3，且至少有一个半导体芯片3的电极31表面与电路板I的第二表面12共平面，请参阅图1a-图ld，图12a等；
[0084]设置于所述电路板I第一表面11的模块对位标识4，所述模块对位标识4表面与电路板I的第二表面12分别对应所述电路板I的最高表面与最低表面；所述模块对位标识4用以实现精确的倒装芯片布置和导电线路互连，全部标识或部分标识同时成为连接线路和提供导电功能；
[0085]半导体芯片3，设置于所述开口或空腔2内，所述芯片3的电极31表面至少自所述电路板第二表面12露出，并与所述第二表面12或所述电路板I的最低表面处于同一平面；所述的半导体芯片电极31是铝基金属顶层，铝基金属包括铝金属、铝硅合金金属、铝硅铜合金金属或者其它含铝的合金金属；
[0086]封装材料6，至少用以覆盖所述电路板I的第一表面11、模块对位标识4及填充所述开口或空腔2内未被所述芯片3占据的空间；
[0087]以及，在半导体芯片的电极31上方设置有对应的UBM结构8。
[0088]其中，所述开口或空腔2在竖直方向上的最高表面和最低表面分别为所述电路板I的最高表面或所述模块对位标识4表面和所述电路板I的第二表面12或其最低表面，而所述开口或空腔2在水平方向上的边界为所述电路板I在第一表面11和第二表面12之间的开口或空腔2之侧壁，同时所述开口或空腔2包括第一空间21和第二空间22，其中所述第一空间21分布在所述电路板I的第一表面11和第二表面12之间，所述第二空间22分布在所述电路板I的第一表面11与所述模块对位标识4表面之间，且所述第一空间21的侧壁为所述电路板第一表面11和第二表面12之间的电路板I连续截面，而所述第二空间21无侧壁。
[0089]进一步的，所述半导体芯片电极31之铝基金属顶层上的UBM结构8可以是非电镀的镍和金的两层金属层，其中镍金属层首先在电极31之铝基金属顶层上通过化镍工艺沉积生成，金金属层在镍金属层上通过浸金工艺完成沉积。
[0090]或者，所述的半导体芯片电极31之铝基金属顶层上的UBM结构8可以是粘合或防扩散金属层和导电金属层的两层金属结构，但不限于此。
[0091]进一步的，所述粘合或防扩散金属层是直接覆盖电极31之铝基金属顶层的，该粘合或防扩散金属层材料可以是镍、钛、镍铬合金或者钛钨合金；而所述导电金属层是直接覆盖粘合或防扩散金属层的，该导电金属层可以是铜或金。
[0092]在所述改良的载板级嵌入式半导体封装结构中，在所述电路板I的第二表面12、半导体芯片3及与第二表面12共平面的封装材料6表面上覆盖有一层积聚层7，所述积聚层7在半导体芯片3的电极31表面上方区域有开口 71，且UBM结构8位于半导体芯片3的电极31表面上且被限制于积聚层开口 71、所述UBM金属层和电极31之铝基金属顶层直接接触，实现电气互通。所述积聚层7材料是ABF绝缘材料、含玻璃纤维的环氧树脂类绝缘材料、或光敏感绝缘材料等。在所述积聚层7表面还设有第一线路层9，且所述第一线路层9经所述积聚层7的开口 71与UBM表面电气连接，所述第一线路层9亦可称为RDL(重布线层)。
[0093]进一步的，所述改良的载板级嵌入式半导体封装结构还可包括焊接掩膜100，用以覆盖所述积聚层7以及积聚层7上的第一线路层9 ;还包括焊点阵列102，其设置在覆盖所述积聚层7和积聚层7上的第一线路层9表面的焊接掩膜开口 101中并与所述积聚层7电连接，所述焊点阵列102包括球栅阵列BGA(Ball Grid Array)或触点阵列LGA(Land GridArray)。
[0094]本实用新型的另一方面还提供了制作所述改良的载板级嵌入式半导体封装结构的方法，其可以多种方式实现。
[0095]例如，其中的一种实现方式可以包括以下步骤:
[0096](I)提供电路板1，所述电路板I上设置有至少一个用于容置半导体芯片3的开口或空腔2，且在所述电路板I的第一表面11上、单独载板级封装模块区域的四周，或单独载板级封装模块内的开口或空腔2四周设置有模块对位标识4，请参阅图1a-图1d及图2 ;
[0097](2)在所述电路板I的第二表面12上贴附粘接膜5，并将所述芯片3以倒置形态置入所述开口或空腔2，且使所述芯片3的电极31与粘接膜5粘接固定，请参阅图3a、图3b ;
[0098](3)至少在所述电路板I的第一表面11、模块对位标识4及所述开口或空腔2上施加封装材料6，使所述电路板I的第一表面11、模块对位标识4被封装材料6覆盖，以及使所述开口或空腔2被封装材料6及所述芯片3完全填充，请参阅图4 ;
[0099]在该步骤中，还可对封装材料6进行平整化处理。
[0100]其中，封装材料6可以是模塑化合物(Molding compound)、环氧树脂、或环氧树脂/填料复合物等，其填充到空腔2以及作为一个平坦堆积层而覆盖第一表面11。
[0101](4)去除所述粘接膜5，并将上述电路板I翻转，请参阅图5 ;
[0102](5)请参阅图6a_图6d，在半导体芯片3的电极31上化学镀镍，镍层81的厚度为5?15 μ m，并在镍层81之上溅射沉积Au，Au层82的厚度为0.05?0.2 μ m，再在所述电路板I的第二表面12、半导体芯片3及与第二表面12共平面的封装材料6表面上覆盖有一层积聚层7，并将半导体芯片电极31上方的积聚层7去除形成开口 71，形成的开口 71方式包括激光打孔、光刻；
[0103](6)请参阅图7a-图7d，在上述步骤(5)中的Au层82和积聚层的开口 71上溅射NiCr或TiW的粘合层83，该粘合层83的厚度为50?lOOnm，并在NiCr或TiW的粘合层83上镀铜形成Cu层84，铜层84的厚度为0.5?2 μ m。
[0104](7)在积聚层7上形成第一线路层9，亦可称为RDL (重布线层)，请参阅图8，其形成方法包括干膜压合、曝光图案、显影、镀铜、去膜、铜蚀刻；或者镀铜、干膜压合、曝光图案、显影、铜刻蚀、去膜；
[0105](8)在所述积聚层7以及积聚层7上的第一线路层9上设置焊接掩膜100，以及在覆盖所述积聚层7和积聚层7上的第一线路层9表面的焊接掩膜开口 101中设置焊点阵列102，并使所述焊点阵列102与第一线路层9电连接，请参阅图12a-图12b。其中，焊接掩膜100可通过涂布或复合、光刻和退火形成，焊点阵列102通过在第一线路层9上的焊接掩膜100光刻形成孔洞、将球状矩阵(BGA)或触点矩阵(LGA)嵌入相应孔洞形成。
[0106]又例如，其中的另一种实现方式可以包括以下步骤:
[0107](I)提供电路板1，所述电路板I上设置有至少一个用于容置半导体芯片的开口或空腔2，且在所述电路板的第一表面11上、单独载板级封装模块区域的四周，或单独载板级封装模块内的开口或空腔四周设置有模块对位标识4，请参阅图1a-图2 ;
[0108](2)在所述电路板的第二表面12上贴附粘接膜5，并将所述芯片3以倒置形态置入所述开口或空腔2，且使所述芯片3的带有电极31的一面与粘接膜5粘接固定，请参阅图3a-图 3b ；
[0109](3)至少在所述电路板I的第一表面11、模块对位标识4及所述开口或空腔2上施加封装材料6，使所述电路板I的第一表面11、模块对位标识4被封装材料