一种多芯片3d二次封装半导体器件的制作方法
【技术领域】
[0001]本实用新型涉及一种封装半导体器件，尤其是一种多芯片3D二次封装半导体器件。
【背景技术】
[0002]在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。
[0003]目前，半导体元器件封装的主要发展趋势为多引脚、窄间距、小型、多功能等，因而对系统集成的要求越来越紧迫，采用单颗芯片封装技术已经逐渐无法满足产业需求，通过二维芯片组件到三维多芯片组件的技术，实现WSI的功能是实现系统集成技术的主要途径之一Ο
[0004]多芯片组件的最简单的定义是在封装中有至少两个芯片，如申请号为2012104088309的专利申请，其揭示了一种三维封装结构及其制造方法，能够减小芯片的封装总尺寸，但该申请的结构及方法仅适用于两个半导体装置的封装，对于更多数量的半导体装置的封装就不能实现。
[0005]而已知的另一种三芯片的三维封装工艺，是在一块基板上将三个元器件或芯片依次叠加或以其他的形式封装成一体，这种叠加的技术虽然能满足多个芯片或元器件的封装，但是仍存在一定问题:
[0006]1.封装后的半导体器件需要进行测试后，才能进入市场，由于共用一块PCB基板进行通信，因此要测试最终产品的性能，就必须要等到整个电路封装完成后才能进行，此时，一旦测试发现三个元器件或芯片中的一个或多个出现问题或不合格时，那么整个电路就报废，也就造成没有问题的元器件或芯片以及其他材料的浪费，这样给企业的生产制造造成巨大的损失，同时对封装工艺的要求也大大提高。
[0007]2.由于三个或更多的元器件或芯片通过一块基板进行通信，因此芯片信号的传输必须在基板上传输一圈才能达到其他的元器件和芯片，这就造成了信号输出速度的损失，增加了最终产品的功率消耗；
[0008]3.多芯片封装采用在同一基板上，因此无论是肩并肩排列或者现有的三维堆叠的连接，其能集成的芯片量或多或少会受到基板面积的限制，无法因应微电子高集成度封装的长期发展趋势。
【发明内容】
[0009]本实用新型的目的就是为了解决现有技术中存在的上述问题，通过两次封装，一次封装形成多个独立的半导体器件，测试后，将多个独立的半导体器件进行二次封装形成最终的产品，从而提供一种多芯片3D 二次封装半导体器件。
[0010]本实用新型的目的通过以下技术方案来实现:
[0011]—种多芯片3D 二次封装半导体器件，包括至少两个相互独立的半导体器件，每个所述半导体器件均包括PCB基板，所述PCB基板上固设有至少一个元器件，所述元器件的分别通过导线连接所述PCB基板，三个所述半导体器件通过互连导线进行连接，并且三个所述半导体器件还通过粘合剂层堆叠成一体;所述多芯片3D 二次封装半导体器件上还设置有引出端焊盘。
[0012]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述半导体器件为3个，且每个半导体器件上设置有一个元器件。
[0013]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述PCB基板是陶瓷基板或是树脂基板或是Si基板或是以上各类材料的复合基板。
[0014]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述PCB基板的顶面设置有第一导线层，其底面设置有第二导线层，且所述第一导线层和第二导线层通过若干填充有金属的导孔连接。
[0015]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述元器件的正负电极分别通过导线和所述PCB基板的第一导线层电性连接。
[0016]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述粘合剂层是环氧树脂粘合剂层。
[0017]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述互连导线分布于三个所述半导体器件的侧壁上。
[0018]优选的，所述的一种多芯片3D二次封装半导体器件，其中:所述引出端焊盘均匀的分布在底层半导体器件的底部。
[0019]本实用新型技术方案的优点主要体现在:
[0020]1.本实用新型设计精巧，结构简单，通过设置多个独立的带有基板的半导体器件，能够在完全封装前对每个半导体器件单独测试以及在三个半导体器件连接时进行综合性能的测试，从而保证了产品的有效性，避免了现有技术中必须将三个半导体器件完全封装后才能测试，可能导致的良率损失和材料浪费的问题。
[0021]2.由于设置了多个基板，且每个基板均为双导线层基板，因此能够避免多芯片封装采用在同一基板上，集成度受基板面积限制的问题，并且在基板面积不变的基础上，整个半导体电路的集成度较已有技术呈现几倍的增长，大大提高了整体的集成度，并且双层基板也解决线路混乱的问题。
[0022]3.由于各元器件或芯片能够通过各自的基板直接进行通信，因此芯片信号不需要在基板上运行一圈才能传输到其他元器件或芯片，从而提高了信号的传输速率，减小了功率消耗。
【附图说明】
[0023]图1是本实用新型的结构示意图。
[0024]图2是本实用新型的侧视图；
[0025]图3是本实用新型的仰视图。
【具体实施方式】
[0026]本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本实用新型技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本实用新型要求保护的范围之内。
[0027]本实用新型揭示的一种多芯片3D二次封装半导体器件，如附图1所示，包括至少两个相互独立的半导体器件1，所述半导体器件1优选为3个，当然也可以是其他数量，如4个、5个或更多个，可以在保证总体封装体积的基础上，根据最终产品要实现的功能进行设置。
[0028]每个所述半导体器件1均包括PCB基板2，所述PCB基板2是陶瓷基板或是树脂基板或是Si基板或是以上所述材料的复合基板，优选为树脂基板。
[0029]并且，所述PCB基板2的顶面上设置有第一导线层31，其底面设置有第二导线层32，且所述第一导线层31和第二导线层32通过若干填充有金属的导孔连接，从而形成双面板，解决了单面板中布线交错的难题，因此能够适用于更复杂的集成电路。所述PCB基板2上固设有至少一个元器件4，本实施例中优选为一个元器件4，当然在其他实施例中也可以是2个、3个或更多个，可视要实现的功能具体添加或减少，并且所述元器件4可以是已知的常用集成电路中的各种电气部件，包括但不限于芯片。
[0030]所述元器件4的电极分别通过导线5连接所述PCB基板2，具体的，所述元器件4均连接到所述第一导线层31或第二导线层32，本实施例中优选所述元器件4均连接到所述第一导线层31上；并且所述导线5可以是已知的可行的各种导电性能良好的金属导线，如金线、铜线、银线等，优选为金线或铜线。
[0031]三个独立的所述半导体器件1通过粘合剂层7堆叠成一体，具体的，将两个半导体器件1通过粘合剂粘接成一体，并使其中一个半导体器件上的元器件4朝向另一半导体器件的第二导线层32，接着在上部的半导体器件上方或下部的半导体器件的下方再通粘合剂粘接一个半导体器件，并使最后粘接的半导体器件上的元器件与已粘接成一体的两个半导体器件上的元器件具有相同的朝向，粘接成一体后，三个所述半导体器件1同一侧的侧壁位于同一平面上。
[0032]当然，上述的竖向堆叠的方式及最终形状并不构成对本实用新型方法的唯一限定，在其他实施例中，最终成型后，三个所述半导体器件1同一侧的侧壁也可以不在同一水平面上，如交错开来。
[0033]所述粘合剂层7的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，优选为环氧树脂塑封胶