专利名称：内含自动复位电路的集成电路芯片的制作方法
技术领域：
本发明涉及数字电路电性能的性能测试装置，尤其涉及半导体集成电 路的自动复位电路，特别是涉及内含自动复位电路的集成电路芯片。
背景技术：
现有技术半导体集成电路一般都包括自动复位电路，目的是防止加电 时电路出现不稳定状态，导致整个或者部分集成电路工作不正常。一般情况下，电源施加于 电路没有达到预定电压时，自动复位电路会提供一个复位信号来初始化半导体集成电路中 的各个模块，当电源电压达到正常工作电压时，即撤销复位信号。自动复位电路的另外一个 作用是使集成电路能够在不稳定的工作电源电压下稳定工作。而随着搭载半导体集成电路 的IC卡的普及，自动复位电路更成为集成电路中不可或缺的部分。IC卡的应用主要是通过 电磁感应方式从外界获得电源电压，不能提供大容量功率的功能应用，并且不能稳定供电， 所以，这种IC卡在开始加电及加电过程中要求复位电路工作高度可靠。图7所示是现有技术RC结构的复位信号产生电路，现有技术集成电路中的复位电 路技术基本上都是基于这种结构设计的。这种复位信号产生电路中，电容的使用会在集成 电路中占用很大的芯片面积，因此，在集成电路设计中，都避免将电容集成在芯片中。图8 所示是现有技术另外一种复位电路结构原理框图。随着半导体集成电路技术的不断发展， 尤其是系统芯片(SYSTEM-ON-A-CHIP，简称SoC)设计概念的提出，实现一种能够集成于芯 片内的自动复位电路变得十分关键和重要，而现有技术复位电路采用电容的设计使其集成 于芯片内比较困难，为了与SoC设计相适应，也为使如前述IC卡的设计应用能够更加简单 方便，设计一种无电容并能集成于芯片内的自动复位电路显得十分迫切。发明内容本发明要解决的技术问题在于避免上述现有技术的不足之处，而对现 有技术做进一步的改进，提出一种无电容且能够集成于芯片内的自动复位电路。本发明为解决所述技术问题而提出的技术方案是，设计一种内含自动复位电路的 集成电路芯片，所述集成电路本体和内含于其中的自动复位电路，该自动复位电路又顺序 电连接的差位电压产生模块、电压检测模块和整形模块；电源电压Vdd作为输入电压施加于 所述差位电压产生模块上，尤其是，加电时，所述差位电压产生模块输出的差位电压Vl随 电源电压Vdd逐渐上升而同步上升，但始终低于所述电源电压Vdd —个差量Δ V,直至所述Vdd 达到稳定值，所述差位电压产生模块输出的差位电压Vl也达到稳定值，但仍小于电源电压 Vdd 一个差量Δ V ；所述差位电压产生模块输出的差位电压Vl作为电压检测模块的输入信 号，在该差位电压Vl增大至一定数值时，所述电压检测模块的输出电压V2由原先达到的电 源电压Vdd值翻转跌落至零；所述电压检测模块的输出电压V2作为整形模块的输入电压，经 过该整形模块整形后，输出电压Vout成为达到使电路稳定工作要求的负阶跃信号。根据需要，本发明还可以包括延时模块，电连接于电压检测模块、整形模块之间。所述延时模块包括偶数个顺序串联的反相器，为保证所需延迟时间，所述反相器 中所用PMOS管和NMOS管都应选用较大规格的。所述差位电压产生模块由至少一个PMOS管Pl和一个电阻R串联组成，该PMOS管 Pl的源级和直流电源Vdd连接，栅极与漏极相连构成二极管连接方式；电阻R连接于PMOS管 Pl的漏极和电源地之间，从所述PMOS管Pl漏极和电阻R的连接处引出该模块的输出端。
所述电压检测模块由PMOS管和NMOS管串联组成；PMOS管的源极和直流电源VDD 连接，NMOS管的源极接电源地；PMOS管的漏极和NMOS管的漏极电连接；所述PMOS管和NMOS 管的栅极并联连接为所述电压检测模块的输入端，并和所述差位电压产生模块的输出端电 连接。所述电压检测模块包括顺序串联连接的至少两个PMOS管P1、P2和至少三个NMOS管Ni、N2、N3 ；所述PMOS管P2的源极和直流电源Vdd连接；所述P2的漏极与P3的源极电 连接；Nl的漏极与P3的漏极电连接，N2的漏极和m的源极电连接，N3的漏极和N2的源极 电连接，N3的源极接电源地，从所述PMOS管P3的漏极和所述NMOS管m的漏极连接处引 出所述电压检测模块的输出端。所述整形模块包括顺序串联的第一级反相器和第二级反相器。所述第一级反相器和第二级反相器均至少包括一个PMOS管和一个NMOS管；所述 第一级反相器包括PMOS管P4和NMOS管N4，PMOS管P4的源极和直流电源Vdd连接，P4的漏 极与N4的漏极电连接并从连接处引出该第一级反相器输出端，P4的栅极与N4的栅极电连 接构成该第一级反相器的输入端并与电压检测模块的输出端电连接，N4的源极接地；所述 第二级反相器包括PMOS管P5和NMOS管N5，PMOS管P5的源极和直流电源Vdd连接，P5的 栅极与N5的栅极电连接构成该第二级反相器的输入端并与第一级反相器输出端电连接， N5的源极接地，P5的漏极与N5的漏极电连接并从该连接处引出复位信号V,es亦即输出信
巧 V0Ut。所述第一、二级反相器所用的PMOS管和NMOS管，都要求是小规格的，以便获得良 好的整形效果。所有所述各模块中使用的PMOS管都要求衬底连接电源输入节点，使用的NMOS管 则要求其衬底连接电源地节点。与现有技术相比较，本发明具有以下有益效果1、所述复位电路可集成于芯片内部。相比现有技术采用R-C的复位电路，本发明 基于CMOS技术设计，没有使用电容，从而解决了难于集成的问题，使得自动复位电路能够 集成到芯片内部，避免从外部接入复位信号的麻烦，满足了半导体电路大规模和超大规模 集成化的需要；2、简化了电路设计，提高了整个电路的稳定性。由于本发明复位电路采用了基于 CMOS技术设计，电路使用的器件比现有技术少，图7所示是现有技术复位电路电原理图，在 最简化的电路结构设计下，仍然采用了两个施密特触发器、三个反相器、两个与门和一个或 门(多于20个MOS管)以及两个电阻和两个电容，相比现有技术，本发明复位电路设计仅 采用十个MOS管和一个电阻，显然，本发明电路结构上相比现有技术简单，进一步简化了电 路设计；且本发明产生的复位信号脉冲的有效宽度大于传统复位信号脉冲的有效宽度，力口 之复位信号的输出经过产生、检测、延时和整形诸过程，整个电路的稳定性大大提高。
图1是本发明集成于芯片内的自动复位电路优选实施例的原理框图；图2是所述本发明的电原理图；图3是现有技术电路输出的理想复位信号时序图4是本发明所述优选实施例输出的复位信号时序图；图5是所述优选实施例各模块输出端电压的仿真时序图；图6是所述优选实施例电路输出电压波动仿真时序图；图7是现有技术RC结构复位电路核心模块电原理图；图8是现有技术另一种复位电路结构的原理框图。
具体实施方式
以下结合附图所示之优选实施例作进一步详述。图1示出了本发明优选实施例可集成于芯片内的自动复位电路的原理框图，为了 达到比较大的延迟，使用了延时模块3，该模块一定情况下也可以不使用。所述自动复位电 路由差位电压产生模块1、电压检测模块2、延时模块3和整形模块4组成，四个模块的输 入、输出端顺序电连接，其中，差位电压产生模块1的输入端连接直流电源Vdd，其输出端和 电压检测模块2的输入端电连接；电压检测模块2的输出端和延时模块3的输入端电连接； 延时模块3的输出端和整形模块4的输入端电连接，最后由整形模块4输出整形后的复位 信号。图2为本发明优选实施例的电原理图。差位电压产生模块1由一个PMOS管Pl和 一个电阻R串联组成，该PMOS管Pl的源级和直流电源Vdd电连接，栅极与漏极相连构成二 极管连接方式；电阻R的一端和PMOS管Pl的漏极连接，另一端接电源地；该模块输出差位 电压VI，PMOS管Pl和电阻R连接处引出输出端。电压检测模块2包括顺序串联连接的两 个PMOS管P1、P2和三个匪OS管m、N2、N3 ；PMOS管P2的源极和直流电源Vdd连接；P2的漏 极与P3的源极电连接；Nl的漏极与P3的漏极电连接，N2的漏极和m的源极电连接，N3的 漏极和N2的源极电连接，N3的源极接电源地；电压检测模块2输出电压V2，P3的漏极和m 的漏极连接处引出电压检测模块2的输出端。延时模块3包括偶数个顺序串联的反相器，本 优选实施方式采用了两个反相器，为了保证所需延迟时间，反相器中所用的PMOS管和NMOS 管都应选用较大规格的，反相器个数可根据具体应用需要的延迟时间来确定，并且，延时模 块还可根据实际应用情况省略，以简化电路设计。整形模块4由包括顺序串联的第一级反 相器41和第二级反相器42 ；第一级反相器41和第二级反相器42均包括一个PMOS管和一 个NMOS管；第一级反相器41包括PMOS管P4和NMOS管N4，PMOS管P4的源极和直流电源 Vdd连接，P4的漏极与N4的漏极电连接并从连接处引出第一级反相器输出端并输出电压V3， P4的栅极与N4的栅极电连接构成该第一级反相器41的输入端并与电压检测模块2的输 出端电连接，N4的源极接电源地；第二级反相器42包括PMOS管P5和NMOS管N5，PMOS管 P5的源极和直流电源Vdd电连接，P5的栅极与N5的栅极电连接构成该第二级反相器42的 输入端并与第一级反相器41的输出端电连接，N5的源极接电源地，P5的漏极与N5的漏极 电连接并从该连接处引出复位信号Vres亦即输出信号V。ut。且为了达到良好的整形效果，第 一、二级反相器41、42使用的PMOS管和NMOS管均应采用小规格的。上述各模块中使用的 PMOS管都要求其衬底连接电源输入节点，使用的NMOS管则要求其衬底连接电源地节点。加电时，所述差位电压产生模块1输出的差位电压Vl随电源电压Vdd逐渐上升而 同步上升，但始终低于所述电源电压Vdd —个差量△ V，直至所述Vdd达到稳定值，所述差位 电压产生模块1输出的差位电压Vl也达到稳定值，但仍小于电源电压Vdd —个差量Δ V ；所 述差位电压产生模块1输出的差位电压Vl作为电压检测模块2的输入信号，在该差位电压 Vl增大至一定数值时，所述电压检测模块2的输出电压V2由原先达到的电源电压Vdd值翻转跌落至零；有延时模块3时，电压检测模块2的输出电压V2输入延时模块3，经延迟后再 输出至整形模块4 ；不使用延时模块3时，电压检测模块2的输出电压V2作为整形模块4的 输入电压，经过该整形模块4整形后，输出电压Vout成为达到使电路稳定工作要求的负阶
跃信号。
复位电路主要应用于为芯片内其他模块提供复位信号。现有技术电路输出理想的 复位信号如图3所示时序图，当电源电压达到一个预定电压值Vt3时触发复位信号，此时，复 位信号的电压值等于t3时刻的电源电压值，当电源电压继续升高至工作电压Vt2时，复位信 号失效，电压为O。然而，在达到预定电压值Vt3之前复位信号电压虽然为0，但由于电源电 压未达到工作电压Vt2，因而，电路还是不能正常工作。本发明优选实施例的自动复位电路产 生的复位信号不同于图3所示的复位信号，产生的时序图如图4所示，在电源电压上升至工 作电压Vt2之前，复位信号电压总是等于电源电压值，当达到工作电压Vt2时复位信号失效， 这种复位信号在保证电路正常工作的前提下的好处在于一是增加复位信号的可靠性，由 于电路中各个模块的全部复位需要一定时间，因此，复位信号的宽度必须满足一定的要求， 从图4和图3的对比中可以发现，图4的有效复位信号宽度大于等于图3中的有效复位信 号宽度；二是可以采用较为简单的结构来实现，本发明优选实施例中仅采用了 5个PMOS管、 5个NMOS管和一个电阻，结构十分简单。图5是上述各个模块输出端电压的仿真时序图。差位电压Vl为前述图2电路原 理图中以二极管方式连接的PMOS管Pl和电阻R “分压”产生，这里所说的“分压”不同于两 个电阻之间的分压，主要是由PMOS管的特性决定的。当电压较低时，Pl处于截止状态，因而 差位电压Vl为0，当Vdd升高到使Pl导通时，则差位电压Vl不再为0，并随Vdd的升高而升 高，直到Vdd达到恒定的值为止，Vl的最终值为Vdd减去Pl的漏极电压，如果需要，可以通过 改变Pi的尺寸来改变Vi的电压值。当电压检测模块输入电压V1达到预定的翻转电压值时 使得输出电压V2反向，图2电原理图中的电压检测模块2采用了 2个PMOS管和3个NMOS 管的目的在于精确控制翻转点电压，因为翻转点电压的位置直接和预设工作电压有关，必 须调节翻转电压到合适位置。图2中整形模块4的第一级反相器41输出电压V3和第二级 反相器42输出的复位信号Vres亦即输出信号V。ut的时序图见图6。图6示出了在电源电压不稳定的情况下的仿真波形，假设电源电压为拥有上升、 下降沿线性延迟的信号Vdd，从图中可以看出，复位输出信号Vms可保证电路正常稳定工作。上面结合附图对本发明的实施例作了详细说明，但是本发明并不限于上述实施 例，本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出 各种变化。例如，电压检测模块2中采用的PMOS管和NMOS管的数目可以根据实际电路情 况来确定，而不仅仅是两个PMOS管和三个NMOS管；延时模块3中的偶数个反相器具体个数 需要根据电路设计要求的总延迟时间和单个反相器的延迟时间确定。
权利要求
一种内含自动复位电路的集成电路芯片，所述集成电路本体和内含于其中的自动复位电路，该自动复位电路又顺序电连接的差位电压产生模块(1)、电压检测模块(2)和整形模块(4)；电源电压Vdd作为输入电压施加于所述差位电压产生模块(1)上，其特征在于加电时，所述差位电压产生模块(1)输出的差位电压V1随电源电压Vdd逐渐上升而同步上升，但始终低于所述电源电压Vdd一个差量ΔV，直至所述Vdd达到稳定值，所述差位电压产生模块(1)输出的差位电压V1也达到稳定值，但仍小于电源电压Vdd一个差量ΔV；所述差位电压产生模块(1)输出的差位电压V1作为电压检测模块(2)的输入信号，在该差位电压V1增大至一定数值时，所述电压检测模块(2)的输出电压V2由原先达到的电源电压Vdd值翻转跌落至零；所述电压检测模块(2)的输出电压V2作为整形模块(4)的输入电压，经过该整形模块(4)整形后，输出电压Vout成为达到使电路稳定工作要求的负阶跃信号。
2.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于还包括延 时模块⑶；电连接于电压检测模块(2)、整形模块⑷之间。
3.根据权利要求2所述的内含自动复位电路的集成电路芯片，其特征在于所述延时 模块(3)包括偶数个顺序串联的反相器，为保证所需延迟时间，所述反相器中所用PM0S管 和NM0S管都应选用较大规格的。
4.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于所述差位 电压产生模块(1)由至少一个PM0S管P1和一个电阻R串联组成，该PM0S管P1的源级和 直流电源Vdd连接，栅极与漏极相连构成二极管连接方式；电阻R连接于PM0S管P1的漏极 和电源地之间，从所述PM0S管P1漏极和电阻R的连接处引出该模块的输出端。
5.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于所述电压 检测模块(2)由PM0S管和NM0S管串联组成；PM0S管的源极和直流电源VDD连接，NM0S管 的源极接电源地；PM0S管的漏极和NM0S管的漏极电连接；所述PM0S管和NM0S管的栅极并 联连接为所述电压检测模块(2)的输入端，并和所述差位电压产生模块(1)的输出端电连 接。
6.根据权利要求5所述的内含自动复位电路的集成电路芯片，其特征在于所述电压 检测模块(2)包括顺序串联连接的至少两个PM0S管P1、P2和至少三个匪OS管m、N2、N3 ； 所述PM0S管P2的源极和直流电源Vdd连接；所述P2的漏极与P3的源极电连接；m的漏极 与P3的漏极电连接，N2的漏极和m的源极电连接，N3的漏极和N2的源极电连接，N3的源 极接电源地，从所述PM0S管P3的漏极和所述NM0S管m的漏极连接处引出所述电压检测 模块(2)的输出端。
7.根据权利要求1所述的内含自动复位电路的集成电路芯片，其特征在于所述整形 模块(4)包括顺序串联的第一级反相器(41)和第二级反相器(42)。
8.根据权利要求7所述的内含自动复位电路的集成电路芯片，其特征在于所述第一 级反相器(41)和第二级反相器(42)均至少包括一个PM0S管和一个NM0S管；所述第一级 反相器(41)包括PM0S管P4和NM0S管N4，PM0S管P4的源极和直流电源Vdd连接，P4的漏 极与N4的漏极电连接并从连接处引出该第一级反相器输出端，P4的栅极与N4的栅极电连 接构成该第一级反相器(41)的输入端并与电压检测模块(2)的输出端电连接，N4的源极 接地；所述第二级反相器(42)包括PM0S管P5和NM0S管N5，PM0S管P5的源极和直流电源Vdd连接，P5的栅极与N5的栅极电连接构成该第二级反相器(42)的输入端并与第一级 反相器(41)输出端电连接，N5的源极接地，P5的漏极与N5的漏极电连接并从该连接处引 出复位信号\es亦即输出信号V。ut。
9.根据权利要求8所述的内含自动复位电路的集成电路芯片，其特征在于所述第一、 二级反相器(41、42)所用的PM0S管和NM0S管，都要求是小规格的，以便获得良好的整形效果。
10.根据权利要求1至8任一项所述的内含自动复位电路的集成电路芯片，其特征在 于所有所述各模块中使用的PM0S管都要求衬底连接电源输入节点，使用的NM0S管则要求 其衬底连接电源地节点。
全文摘要
一种内含自动复位电路的集成电路芯片，包括差位电压产生模块(1)、电压检测模块(2)、延时模块(3)和整形模块(4)；差位电压产生模块(1)的输入端连接直流电源Vdd，其输出端和电压检测模块(2)的输入端电连接；电压检测模块(2)的输出端输出电压至延时模块(3)，延时模块(3)和整形模块(4)电连接输出整形后的复位信号即输出电压Vout成为达到使电路稳定工作要求的负阶跃信号。本发明的有益效果在于，没有采用传统RC结构，没有使用电容，解决了复位电路难于集成的问题，使得自动复位电路能够集成到芯片内部，避免从外部接入复位信号的麻烦，满足了半导体集成电路高度集成化的要求；且简化了电路设计，提高了整个电路的稳定性。
文档编号H03K17/22GK101826861SQ200910238968
公开日2010年9月8日 申请日期2009年12月31日 优先权日2009年12月31日
发明者刘磊, 张海英, 李东岳, 李勇强, 王小松, 陈作添, 黄水龙 申请人:国民技术股份有限公司