振荡器校正电路与方法以及集成电路的制作方法
【专利摘要】本发明实施例提供一种振荡器校正电路与方法以及集成电路，该电路包括振荡器、校正模块、以及刻录模块。振荡器输出振荡时钟脉冲信号，而且包括多个阻抗元件。其中一校正值控制至少一个上述阻抗元件的阻抗值，而上述多个阻抗元件的阻抗值决定振荡时钟脉冲信号的频率。校正模块耦接振荡器，在校正信号设立之后，根据振荡时钟脉冲信号和参考时钟脉冲信号的频率倍数关系，决定并输出校正值。刻录模块耦接校正模块，包括一非易失性存储器。刻录模块在刻录信号设立之后将校正值刻录至非易失性存储器。
【专利说明】振荡器校正电路与方法以及集成电路
【技术领域】
[0001]本发明是有关于一种校正电路与方法以及集成电路(IC integrated circuit),且特别是有关于一种振荡器(oscillator)的校正电路与方法以及具有振荡器校正电路的集成电路。
【背景技术】
[0002]在数字电路中，时钟脉冲信号(clock signal)的重要程度，就像人体的脉搏。很多数字电路包含电阻电容振荡器，用以产生时钟脉冲信号。电阻和电容在集成电路工艺中的偏差(deviation)很大，举例来说，电阻值和目标值的偏差可达到20%?30%，这对振荡器产生的时钟脉冲信号频率有很不利的影响。此外，振荡器操作时的环境温度也是一个变因。所以，集成电路在出厂测试时，必须校正其中的电阻电容振荡器(RC oscillator)。
[0003]上述校正主要是用测试机台来进行，为了节约成本，许多厂商使用较廉价的测试机台。廉价的测试机台因为控制软件的功能有限，或因为连接芯片脚位(pin)的信号通道(channel)有限,一次只能校正一个芯片其中的振荡器，而不能同时校正多个芯片其中的振荡器。但是这样会提高芯片测试成本。
【发明内容】
[0004]本发明实施例提供一种振荡器校正电路与方法以及具有振荡器校正电路的集成电路，可节省芯片测试的时间与成本。
[0005]本发明实施例提出一种振荡器校正电路，包括振荡器、校正模块、以及刻录模块(program module)。振荡器输出振荡时钟脉冲信号,而且包括多个阻抗兀件。其中一校正值控制至少一个上述阻抗元件的阻抗值(impedance),而上述多个阻抗元件的阻抗值决定振荡时钟脉冲信号的频率。校正模块耦接振荡器，在校正信号设立(assert)之后，根据振荡时钟脉冲信号和参考时钟脉冲信号的频率倍数关系，决定并输出校正值。刻录模块耦接校正模块，包括一非易失性存储器(non-volatile memory)。刻录模块在刻录信号设立之后将校正值刻录至非易失性存储器。
[0006]本发明实施例另提出一种集成电路，此集成电路包括一振荡器校正电路,上述振荡器校正电路包括振荡器、校正模块、以及刻录模块。振荡器输出振荡时钟脉冲信号，包括多个阻抗元件。其中一校正值控制至少一个上述阻抗元件的阻抗值，而上述多个阻抗元件的阻抗值决定振荡时钟脉冲信号的频率。校正模块耦接振荡器，在一校正信号设立之后，根据振荡时钟脉冲信号和参考时钟脉冲信号，通过二分搜寻法逐步取代校正值的每一位并输出校正值。其中参考时钟脉冲信号为振荡时钟脉冲信号的频率正确时所对应的时钟脉冲信号。刻录模块耦接校正模块，包括非易失性存储器，在刻录信号设立之后将校正值刻录至非易失性存储器。
[0007]本发明实施例另提出一种振荡器校正方法，用于校正一振荡器，此振荡器依据一校正值输出振荡时钟脉冲信号，其中校正值决定振荡时钟脉冲信号的频率，上述振荡器校正方法包括下列步骤:在校正信号设立之后，根据振荡时钟脉冲信号和参考时钟脉冲信号的频率倍数关系，决定并输出校正值；以及在刻录信号设立之后将校正值刻录至非易失性存储器。
[0008]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0009]图1是依照本发明一实施例的一种振荡器校正电路的不意图；
[0010]图2是依照本发明一实施例的一种振荡器校正电路的信号不意图；
[0011]图3和图4是依照本发明一实施例的一种振荡器校正方法的流程图。
[0012]附图标记
【权利要求】
1.一种振荡器校正电路，其特征在于，所述振荡器校正电路包括: 一振荡器，输出一振荡时钟脉冲信号，包括多个阻抗元件，其中一校正值控制至少一个所述阻抗元件的阻抗值，而所述多个阻抗元件的阻抗值决定所述振荡时钟脉冲信号的频率； 一校正模块，耦接所述振荡器，在一校正信号设立之后，根据所述振荡时钟脉冲信号和一参考时钟脉冲信号的频率倍数关系，决定并输出所述校正值；以及 一刻录模块，耦接所述校正模块，包括一非易失性存储器，在一刻录信号设立之后将所述校正值刻录至所述非易失性存储器。
2.根据权利要求1所述的振荡器校正电路，其特征在于，所述振荡器校正电路内建于一集成电路中，所述参考时钟脉冲信号、所述校正信号、以及所述刻录信号来自所述集成电路之外的一测试机台。
3.根据权利要求1所述的振荡器校正电路，其特征在于，每一所述阻抗元件为电阻或电容，所述多个阻抗元件为电阻与电容的组合。
4.根据权利要求1所述的振荡器校正电路，其特征在于，所述校正模块包括: 一比较模块，耦接所述振荡器，在所述校正信号设立之后根据所述频率倍数关系输出一比较值； 一搜寻控制电路，耦接所述比较模块，输出一校正值，并以所述比较值逐步取代所述校正值的每一位；以及 一第一正反器，耦接所述搜寻控制电路，栓锁并输出所述校正值。
5.根据权利要求4所述的振荡器校正电路，其特征在于，所述比较模块包括: 一期望值单元，提供一期望值； 一频率计数器，耦接所述振荡器，在所述校正信号设立之后，计算所述参考时钟脉冲信号的一个周期之中，所述振荡时钟脉冲信号的周期数，并输出所述周期数；以及 一比较器，耦接所述期望值单元、所述频率计数器、以及所述搜寻控制电路，根据所述周期数和所述期望值的比较结果输出所述比较值。
6.根据权利要求1所述的振荡器校正电路，其特征在于，所述刻录模块在所述振荡器所属的集成电路启动之后输出所述非易失性存储器存储的所述校正值，而且所述振荡器校正电路更包括: 一多工器，耦接所述振荡器、所述校正模块、以及所述刻录模块，根据所述校正信号或一控制信号在所述校正模块和所述刻录模块输出的所述校正值其中择一输入所述振荡器。
7.根据权利要求6所述的振荡器校正电路，其特征在于，所述刻录模块更包括: 一刻录控制电路，耦接所述校正模块和所述非易失性存储器，在所述刻录信号设立之后将所述校正值刻录至所述非易失性存储器；以及 一第二正反器，耦接所述非易失性存储器和所述多工器，在所述集成电路启动之后载入并输出所述非易失性存储器存储的所述校正值。
8.一种集成电路，包括一振荡器校正电路，其特征在于，所述振荡器校正电路包括: 一振荡器，输出一振荡时钟脉冲信号，包括多个阻抗元件，其中一校正值控制至少一个所述阻抗元件的阻抗值，而所述多个阻抗元件的阻抗值决定所述振荡时钟脉冲信号的频率;一校正模块，耦接所述振荡器，在一校正信号设立之后，根据所述振荡时钟脉冲信号和一参考时钟脉冲信号，通过二分搜寻法逐步取代所述校正值的每一位并输出所述校正值，其中所述参考时钟脉冲信号为所述振荡时钟脉冲信号的频率正确时所对应的时钟脉冲信号；以及 一刻录模块，耦接所述校正模块，包括一非易失性存储器，在一刻录信号设立之后将所述校正值刻录至所述非易失性存储器。
9.一种振荡器校正方法,用于校正一振荡器,所述振荡器依据一校正值输出一振荡时钟脉冲信号，其特征在于，所述校正值决定所述振荡时钟脉冲信号的频率，所述振荡器校正方法包括: 在一校正信号设立之后，根据所述振荡时钟脉冲信号和一参考时钟脉冲信号的频率倍数关系决定并输出所述校正值；以及 在校正完成后设立一刻录信号，并将所述校正值刻录至一非易失性存储器。
10.根据权利要求9所述的振荡器校正方法，其特征在于，根据所述频率倍数关系校正所述振荡器并输出所述校正值的步骤包括: 在所述校正信号设立之后根据所述频率倍数关系输出一比较值； 输出所述校正值，并以所述比较值逐步取代所述校正值的每一位；以及 栓锁所述校正值，并输出所述校正值至所述振荡器。
11.根据权利要求9所述的振荡器校正方法，其特征在于，校正所述振荡器并输出所述校正值的步骤包括: 使用二分搜寻法逐步取代所述校正值的每一位并输出所述校正值。
12.根据权利要求10所述的振荡器校正方法，其特征在于，根据所述频率倍数关系输出所述比较值的步骤包括: 在所述校正信号设立之后，计算所述参考时钟脉冲信号的一个周期之中，所述振荡时钟脉冲信号的周期数；以及 根据所述周期数和一期望值的比较输出所述比较值。
13.根据权利要求10所述的振荡器校正方法，其特征在于，所述校正值为k位的二进位数，所述校正值的第O位为最低有效位，所述校正值的第k-ι位为最高有效位，k为预设正整数，而且输出所述校正值并以所述比较值逐步取代所述校正值的每一位的步骤包括: 在所述校正信号设立时，先将所述校正值的第k-ι位设为1，其余位设为O ;以及 在所述参考时钟脉冲信号的第i个周期，将所述比较值设定为所述校正值的第k-1位，其中i为整数而且I < i < k，若i小于k，则将所述校正值的第k-1-ι位设定为I。
14.根据权利要求9所述的振荡器校正方法，其特征在于，所述振荡器校正方法更包括: 在所述振荡器所属的集成电路启动之后，输出所述非易失性存储器存储的所述校正值；以及 根据所述校正信号或一控制信号，在根据所述频率倍数关系所决定的所述校正值和所述非易失性存储器所存储的所述校正值其中择一输入所述振荡器。
15.根据权利要求14所述的振荡器校正方法，其特征在于，在所述校正值其中择一输入所述振荡器的步骤包括:当所述校正 信号设立时，选择根据所述频率倍数关系所决定的所述校正值；以及当所述校正信号重置时，选择所述非易失性存储器所存储的所述校正值。
【文档编号】H03K3/011GK103973266SQ201310131575
【公开日】2014年8月6日 申请日期:2013年4月16日 优先权日:2013年1月31日
【发明者】游宗榜 申请人:新唐科技股份有限公司