4例示了高线性ADC。
[0037]图15㈧是示出由可编程斜坡发生器产生的作为时间的函数的斜坡电压Vramp的曲线图。
[0038]图15⑶是与图15(A) —起示出作为时钟周期的函数的斜坡电压Vramp的曲线图。
[0039]图15(C)是示出作为T(温度)函数的斜坡电压Vramp的图15(A)的曲线图的替换轴。
[0040]图16更详细地例示了可编程斜坡发生器的示例。
[0041]图17更详细地例示了图14所示的斜坡计数器。
[0042]图18是例示了操作其中模拟电压被数字化的非易失性存储器的方法的流程图。
【具体实施方式】
[0043]存储器系统
[0044]图1示意性地例示了适于实现本主题的存储器系统的主要硬件组件。存储器系统90典型地通过主机接口与主机90 —起操作。存储器系统可以是诸如存储卡的可移动存储器的形式，或可以是嵌入式存储器系统的形式。存储器系统90包括由控制器100控制其操作的存储器102。存储器102包括分布在一个或多个集成电路芯片上的一个或多个非易失性存储器单元阵列。控制器100可以包括接口电路110、处理器120、R0M(只读存储器)122、RAM(随机存取存储器)130、可编程非易失性存储器124、以及另外的组件。通常取决于具体应用，控制器典型地被形成为ASIC(专用集成电路)和在这种ASIC中包含的组件。
[0045]关于存储器部分102，半导体存储器设备包括诸如动态随机存取存储器(“DRAM”)或静态随机存取存储器(“SRAM”)设备的易失性存储器设备、诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可编程只读存储器(“EEPR0M”)、快闪存储器(其也可以被认为是EEPR0M的子集)、铁电随机存取存储器(“FRAM")和磁阻随机存取存储器(“MRAM”)的非易失性存储器设备、以及其他能够存储信息的半导体元件。每种类型的存储器设备可以具有不同的配置。例如，快闪存储器设备可以以NAND或N0R配置来配置。
[0046]存储器设备可以由无源和/或有源元件以任何组合形成。通过非限制性的示例，无源半导体存储器元件包括ReRAM设备元件，在一些实施例中其包含电阻率切换存储元件，诸如反熔丝、相变材料等，并且可选地包括操纵元件，诸如二极管等。进一步通过非限制性的示例，有源半导体存储器元件包括EEPR0M和快闪存储器设备元件，在一些实施例中其包括含有电荷存储区域的元件，比如浮置栅极、导电纳米粒子、或电荷存储介电材料。
[0047]多个存储器元件可以被配置以便它们串联连接或者以便每个元件单独可访问。通过非限制性的示例，NAND配置中的快闪存储器设备(NAND存储器)典型地包含串联连接的存储器元件。NAND存储器阵列可以被配置以便阵列由多串存储器组成，其中一串由共享单个位线的多个存储器元件组成并且作为组被访问。可替换地，存储器元件可以被配置以便每个元件单独可访问，例如，N0R存储器阵列。NAND和N0R存储器配置是示例的，并且存储器元件可以以其它方式配置。
[0048]位于基板内和/或基板上的半导体存储器元件可以以二维或三维布置，诸如二维存储器结构或三维存储器结构。
[0049]在二维存储器结构中，半导体存储器元件被布置在单个平面中或单个存储器设备级中。典型地，在二维存储器结构中，存储器元件被布置在大体上平行于支撑存储器元件的基板的主表面而延伸的平面中(例如，在x-z方向的平面中)。基板可以是晶圆(wafer)，存储器元件的层形成在晶圆上或晶圆中，或者基板可以是载体基板，在存储器元件形成之后载体基板被附接至存储器元件。作为非限制性的示例，衬底可以包括诸如硅的半导体。
[0050]存储器元件可以以有序的阵列布置在单个存储器设备级中，比如多个行和/或列中。然而，存储器元件可以以非规则的或非正交的配置而排列。每个存储器元件可以具有两个或更多个电极或者接触线，诸如位线和字线。
[0051]三维存储器阵列被布置以便存储器元件占据多个平面或多个存储器设备级，从而形成三维的结构(即，在X、y和z方向，其中y方向基本垂直于基板的主表面，且X方向和y方向基本上平行于基板的主表面)。
[0052]作为非限制性的示例，三维存储器结构可以被垂直地布置成多个二维存储器级的堆叠。作为另一个非限制性的示例，三维存储器阵列可以被布置成多个垂直列(例如，基本垂直于基板的主表面、即在1方向延伸的列)，每列具有在每一列中的多个存储器元件。列可以被布置在二维配置中，例如，在x-z平面中，得到具有在多个垂直堆叠的存储器平面上的元件的存储器元件的三维布置。在三维中的存储器元件的其它配置也可以构成三维存储器阵列。
[0053]通过非限制性的示例，在三维NAND存储器阵列中，存储器元件可以耦合在一起以形成在单个水平(例如，x-z)存储器设备级内的NAND串。可替换地，存储器元件可以耦合在一起以形成穿过多个水平存储器设备级的垂直的NAND串。可以设想其他的三维配置，其中一些NAND串包含在单个存储器级中的存储器元件，而其他串包含跨越穿过多个存储器级的存储器元件。三维存储器阵列也可以被设计在N0R配置中和ReRAM配置中。
[0054]典型地，在单片三维存储器阵列中，一个或多个存储器设备级形成在单个基板上。可选地，单片三维存储器阵列也可以具有至少部分地在单个基板内的一个或多个存储器层。作为非限制性的示例，基板可以包含诸如硅的半导体。在单片三维阵列中，构成阵列的每个存储器设备级的层典型地形成在阵列的底层存储器设备级的层上。然而，单片三维存储器阵列的相邻的存储器设备级的层可以被共享或者具有在存储器设备级之间的中间层。
[0055]而且，二维阵列可以分别形成，然后封装在一起以形成具有存储器的多个层的非单片存储器设备。例如，可以通过在分别的基板上形成存储器级然后一个在另一个顶上地堆叠存储器级来构建非单片堆叠的存储器。可以在堆叠前使基板变薄或者将其从存储器设备级移除，但是由于存储器设备级最初在分别的基板上形成，得到的存储器阵列不是单片三维存储器阵列。此外，多个二维存储器阵列或三维存储器阵列(单片或非单片)可以在分别的芯片上形成然后封装在一起以形成堆叠芯片存储器设备。
[0056]存储器元件的操纵以及与存储器元件的通信通常需要相关联的电路。作为非限制性的示例，存储器设备可以具有用于控制和驱动存储器元件以完成诸如编程和读取的功能的电路。该相关联的电路可以与存储器兀件在相同的基板上和/或在单独的基板上。例如，用于存储器读-写操作的控制器可以位于单独的控制器芯片上和/或与存储器元件相同的基板上。
[0057]应当认识到，以下并不限于所描述的二维和三维示例性结构，而是覆盖在如本文所述的精神和范围内的所有相关的存储器结构。
[0058]物理存储器结构
[0059]图2示意性地例示了非易失性存储器单元。存储器单元10可以通过具有诸如浮置栅极或电荷俘获(电介质)层的电荷存储单元20的场效应晶体管来实现。存储器单元10还包括源极14、漏极16和控制栅极30。
[0060]存在许多如今正在使用的商业上成功的非易失性固态存储器设备。这些存储器设备可以采用不同类型的存储器单元，每个类型具有一个或多个电荷存储元件。
[0061]典型的非易失性存储器单元包含EEPR0M和快闪EEPR0M。此外，存储器设备的示例利用介电存储元件。
[0062]在实践中，通常通过在参考电压被施加到控制栅极时感测跨过单元的源极和漏极电极的传导电流来读取单元的存储器状态。因此，对于在单元的浮置栅极上的每个给定电荷，可以检测到相对于固定的参考控制栅极电压的相应的传导电流。类似地，可编程到浮置栅极上的电荷的范围限定了相应的阈值电压窗或相应的传导电流窗。
[0063]可替换地，取代检测在划分的电流窗之中的传导电流，能够在控制栅极处对于在测试下的给定存储器状态设置阈值电压，且检测传导电流是否低于或高于阈值电流(单元-读取参考电流)。在一个实现方式中，通过检查传导电流正通过位线的电容放电的速率来完成相对于阈值电流对传导电流的检测。
[0064]图3例示了对于浮置栅极可以在任何一个时间选择性地存储的四个不同的电荷Q1-Q4的源极-漏极电流ID和控制栅极电压VCG之间的关系。利用固定的漏极电压偏置，四条ID对VCG实曲线表示可以在存储器单元的浮置栅极上编程的七个可能的电荷级中的四个，其分别对应于四个可能的存储器状态。作为示例，总体的单元的阈值电压窗的范围可以从0.5V到3.5V。可以通过以每个0.5V的间隔将阈值窗划分为区域来分界七个可能编程的存储器状态“0”、“1”、“2”、“3”、“4”、“5”、“6”以及被擦除的状态(未示出)。例如，如果如所示使用2 μ Α的参考电流、IREF，则用Q1编程的单元可以被认为是处于存储器状态“ 1 ”，因为其曲线在由VCG = 0.5V和1.0V而分界的阈值窗的区域内与IREF相交。类似地，Q4处于存储器状态“5”。
[0065]如从以上的描述中可以看出，使存储器单元存储越多的状态，其阈值窗划分得越精细。例如，存储器设备可以具有含有从-1.5V到5V的范围的阈值窗的存储器单元。这提供了 6.5V的最大宽度。如果存储器单元要存储16