专利名称：发光装置及其驱动方法
技术领域：
本发明涉及一种显示装置，其包括排列成矩阵形式的多个像素并通过在多个像素 的每个中输入视频信号(也称为图像信号或图画信号)显示图像，本发明还涉及一种驱动 该显示装置的方法。具体而言，本发明涉及具有驱动器(在下文中称为源极驱动器)的显 示装置，其利用来自移位寄存器的信号输出对输入的视频信号采样并将信号输出到对应于 每列中的像素的多个源极信号线，本发明还涉及用于驱动这种显示装置的方法。
背景技术：
人们已经尝试降低源极驱动器和显示装置的功耗。例如，已经提出来这样的显示 装置及其驱动方法(参见专利文献1)，其中，当在多个帧周期期间输入到多个像素的每个 的视频信号不变时，即，当显示静止图像时，通过停止源极驱动器中包括的移位寄存器的工 作来降低功耗。作为另一个例子，提出了这样的显示装置及驱动该显示装置的方法(参见专利文 献2)，其中在于选择多个像素中某一行周期输入的视频信号等于在选择前一行周期输入的 视频信号的情况下，通过停止源极驱动器中包括的移位寄存器来降低功耗。[专利文献1]日本专利申请公开No. 2002-169499[专利文献2]日本专利申请公开No.2003-44017在常规源极驱动器中，即使在输入到多个像素中的一行中的所有像素的视频信号 彼此相等的时候，也会对对应于一行中所有像素的视频信号进行采样。
发明内容
本发明的目的在于提供一种显示装置和用于驱动该显示装置的方法，在输入到多 个像素的一行中所有像素的视频信号彼此相等的情况下，可以进一步降低该显示装置的功
^^ ο一种显示装置包括多个设置成矩阵形式的像素、多个向所述多个像素输入视频信 号的源极信号线、以及向所述多个源极信号线的每个输出信号的源极驱动器，在该显示装 置中使用如下所述的驱动方法。(第一驱动方法)一种显示装置具有源极驱动器，该源极驱动器包括移位寄存器和被输入视频信号 的图像信号输入线，在该显示装置中使用以下驱动方法。判断对应于多个像素的一行中像素的所有视频信号是否彼此相等。在对应于所述 多个像素的一行中的像素的视频信号中的对应于至少两个像素的视频信号彼此不同时，与所述移位寄存器输出的抽样脉冲同步依次将输入到所述图像信号输入线的视频信号输出 到所述多个源极信号线。抽样脉冲表示从移位寄存器的多个输出端子依次输出的脉冲。另 一方面，在对应于所述多个像素的一行中的所有像素的视频信号彼此相等的情况下，停止 向所述源极驱动器(源极驱动器中包括的移位寄存器)输入触发脉冲并同时将输入到所述 图像信号输入线的视频信号输出到所述多个源极信号线的全部。注意，当对应于所述多个像素的一行中所有像素的视频信号彼此相等时，可以不 停止向源极驱动器(源极驱动器中包括的移位寄存器)中输入触发脉冲，而代之以停止输 入时钟脉冲。或者，可以停止输入触发脉冲和时钟脉冲二者。注意，视频信号可以是数字视频信号或模拟视频信号。在使用数字视频信号作为 视频信号时，有可能与时间分割灰度级驱动方法结合。时间分割灰度级方法是这样一种灰 度级方法，其中，在一个帧周期中设定对应于数字视频信号的每一位的多个子帧周期，在多 个子帧周期的每个期间，通过数字视频信号的每一位的信号选择是以第一亮度还是第二亮 度显示多个像素的每一个，所述第二亮度暗于所述第一亮度。例如，当把以第一亮度显示设 定为“白”显示，以第二亮度显示设定为“黑”显示时，可以通过控制在每个像素中一个帧周 期期间“白”显示的时间来表达灰度级。(第二驱动方法)源极驱动器可以包括移位寄存器、多个被输入数字视频信号的图像信号输入线、 多个第一锁存器电路、多个在输入锁存脉冲时被输入从多个第一锁存器电路输出的信号的 第二锁存器电路、以及多个被输入多个第二锁存器电路输出的信号的D/A转换器电路。多 个D/A转换器电路为将输入的数字信号转换成模拟信号并输出转换后的模拟信号的电路。 锁存脉冲为确定将存储在多个第一锁存器电路中的信息传输到多个第二锁存器电路的时 刻的信号。源极驱动器可以将输入的数字视频信号转换成对应的模拟视频信号并同时将模 拟视频信号输入到多个源极信号线。具有源极驱动器的显示装置使用以下驱动方法。判断对应于多个像素的一行中所有像素的数字视频信号是否彼此相等。在对应于 所述多个像素的一行中的像素的数字视频信号中的对应于至少两个像素的数字视频信号 彼此不同时，与所述移位寄存器输出的抽样脉冲同步依次将输入到所述多个图像信号输入 线的数字视频信号输出到所述多个第一锁存器电路。另一方面，在对应于所述多个像素的 一行中的所有像素的数字视频信号彼此相等的情况下，停止向所述源极驱动器(源极驱动 器中包括的移位寄存器)输入触发脉冲并同时将输入到所述图像信号输入线的数字视频 信号输出到所述多个第一锁存器电路的全部。注意，当对应于所述多个像素的一行中所有像素的数字视频信号彼此相等时，可 以不停止向源极驱动器(源极驱动器中包括的移位寄存器)中输入触发脉冲，而代之以停 止输入时钟脉冲。或者，可以停止输入触发脉冲和时钟脉冲二者。注意，在第二驱动方法中，可以用一个图像信号输入线取代多个图像信号输入线， 且可以将第二驱动方法与时间分割灰度级方法结合。在这种情况下，上述D/A转换器电路 不是必需的。具体而言，在第二驱动方法中，用一个图像信号输入线取代多个图像信号输入线， 在一个子帧周期期间一位一位地向一个图像信号输入线输入数字视频信号。输入到图像信 号输入线的数字视频信号被存储在多个第一锁存器电路中。在输入锁存脉冲的时候将多个
8第一锁存器电路输出的信号同时输入到多个第二锁存器电路。在未提供D/A转换器电路 时，不向多个源极信号线输出多个第二锁存器电路输出的数字视频信号。于是，在每个子帧 周期期间多个第二锁存器电路向多个源极信号线输出用于一位的数字视频信号。这里，判 断对应于多个像素的一行中所有像素的数字视频信号是否彼此相等。在对应于所述多个像 素的一行中的像素的数字视频信号中的对应于至少两个像素的数字视频信号彼此不同的 情况下，与所述移位寄存器输出的抽样脉冲同步依次将输入到所述图像信号输入线的数字 视频信号输出到所述多个第一锁存器电路。另一方面，在对应于所述多个像素的一行中的 所有像素的数字视频信号彼此相等的情况下，停止向所述源极驱动器(源极驱动器中包括 的移位寄存器)输入触发脉冲并同时将输入到所述图像信号输入线的数字视频信号输出 到所述多个第一锁存器电路的全部。因此，可以将第二驱动方法与时间分割灰度级方法结
I=I O(第三驱动方法)在第一驱动方法中，选择是否与移位寄存器输出的信号同步将输入到图像信号输 入线的视频信号依次输出到多个源极信号线。同样，在第二驱动方法中，确定是否与移位寄 存器输出的信号同步将输入到图像信号输入线的数字视频信号依次输出到多个第一锁存 器电路。不过，本发明不限于第一和第二驱动方法。可以提供与图像信号输入线不同的输出信号线，且可以根据对对应于多个像素的 一行中所有像素的视频信号是否彼此相等的判断，选择是否将源极驱动器输出的信号输出 到多个源极信号线或将输入到输出信号线的预定信号同时输出到多个源极信号线的全部。 亦即，判断对应于多个像素的一行中所有像素的视频信号是否彼此相等。在对应于所述多 个像素的一行中的像素的视频信号中的对应于至少两个像素的视频信号彼此不同的情况 下，与所述源极驱动器中包括的移位寄存器输出的抽样脉冲同步依次将输入到所述图像信 号输入线的视频信号抽样并输出到所述多个源极信号线。另一方面，在对应于所述多个像 素的一行中的所有像素的视频信号彼此相等时，停止向所述源极驱动器(源极驱动器中包 括的移位寄存器)输入触发脉冲和时钟脉冲并同时将输入到输出信号线的预定信号输出 到所述多个源极信号线的全部。注意，在对应于所述多个像素的一行中所有像素的视频信号彼此相等的情况下， 可以不停止向源极驱动器(源极驱动器中包括的移位寄存器)中输入触发脉冲，而代之以 停止输入时钟脉冲。或者，可以停止输入触发脉冲和时钟脉冲二者。注意，视频信号可以是数字视频信号或模拟视频信号。在使用数字视频信号作为 视频信号时，有可能将第三驱动方法与时间分割灰度级驱动方法结合。此外，第一到第三驱动方法的每种都可以与这样的驱动方法(也称为源极线反转 驱动)结合，在该方法中，输入到多个源极信号线的相邻源极信号线的信号极性得到反转。 源极线反转驱动对于使用会因为连续输入具有相同极性的视频信号而劣化的元件作为显 示介质的显示装置是有效的。例如，源极线反转驱动对于具有液晶元件作为显示介质的显 示装置是有效的。在进行源极线反转驱动的情况下，人们认为在被输入到像素中时，某一视频信号 和反转该某一视频信号的极性而产生的视频信号表现出相同的亮度，且人们认为这些视频 信号彼此相等。
9
在第一驱动方法中，在将输入到图像信号输出线的视频信号输出到多个源极信号 线之前，可以转换视频信号的电压幅度或者可以增大信号的电流量。在第二驱动方法中，在将D/A转换器电路输出的信号输出到多个源极信号线之 前，可以转换信号的电压幅度或者可以增大信号的电流量。此外，在第二驱动方法与时间分 割灰度级方法结合的情况下，在将多个第二锁存器电路输出的信号输出到多个源极信号线 之前，可以转换信号的电压幅度或者可以增大信号的电流量。在第三驱动方法中，在将源极驱动器输出的信号输出到多个源极信号线之前，可 以改变信号的电压幅度或者可以增大信号的电流量。以上描述了本发明的显示装置的驱动方法。接下来，将在下文中描述使用上述驱 动方法显示图像的显示装置的结构。(第一电路结构)将描述采用第一驱动方法的显示装置的结构。该显示装置包括设置成矩阵形式的多个像素；多个向所述多个像素输入视频信号 的源极信号线；向所述多个源极信号线的每个输出信号的源极驱动器；以及输出控制信号 并控制源极驱动器中触发脉冲输入的控制电路。所述源极驱动器包括移位寄存器、被输入视频信号的图像信号输入线、多个第一 开关、第二开关、多个第三开关以及保持在预定电势的电源端子。所述多个第三开关的每个 包括控制端子且根据输入到所述控制端子的信号被导通或切断。所述多个第三开关的每个 的所述控制端子通过所述多个第一开关中的单个第一开关连接到所述移位寄存器的输出 端子且还通过所述第二开关连接到所述电源端子。提供所述多个第三开关的每个以对应于 所述多个源极信号线的单个源极信号线。于是，所述图像信号输入线通过所述多个第三开 关之一连接到所述多个源极信号线之一。通过输入到源极驱动器的控制信号导通或切断所 述多个第一开关和所述第二开关。在导通所述多个第一开关时，切断所述第二开关，在切断 所述多个第一开关时，导通所述第二开关。控制电路中包括判决电路，其判断对应于多个像素的一行中所有像素的视频信号 是否彼此相等。在对应于所述多个像素的一行中所有像素的视频信号彼此相等的情况下， 控制电路停止向源极驱动器(源极驱动器中包括的移位寄存器)输入触发脉冲并输出由其 导通第二开关的控制信号。注意，在对应于所述多个像素的一行中所有像素的视频信号彼此相等的情况下， 所述控制电路可以不停止向源极驱动器(源极驱动器中包括的移位寄存器)中输入触发脉 冲，而代之以停止输入时钟脉冲。或者，所述控制电路可以停止输入触发脉冲和时钟脉冲二
者ο注意，视频信号可以是数字视频信号或模拟视频信号。在视频信号为模拟视频信 号的情况下，所述多个第三开关的每个可以是模拟开关。作为模拟开关，例如可以使用选通 门(也称为传输门)，其具有并联η沟道晶体管和P沟道晶体管的结构。注意，不论移位寄 存器是否输出抽样脉冲，即，不论移位寄存器输出的信号是高电势还是低电势，必须根据控 制信号控制多个第一开关的导通或切断。因此，优选使用CMOS开关元件作为第一开关。例 如，优选用选通门作为第一开关，每个选通门都具有其中并联了 η沟道晶体管和P沟道晶体 管的结构。
(第二电路结构)将描述在结合上述第一驱动方法和反转输入到多个源极信号线的相邻源极信号 线的信号极性的驱动方法的情况下的显示装置的电路结构。在第一电路结构中提供了两个图像信号输入线。两个图像信号输入线被称为第一 图像信号输入线和第二图像信号输入线。在执行源极线反转驱动时，在第一图像信号输入 线和第二图像信号输入线之间反转被输入的视频信号的极性。通过所述多个第三开关的单 个第三开关将奇数编号列中的每个源极信号线连接到第一图像信号输入线，而将偶数编号 列中的每个源极信号线连接到第二图像信号输入线。除图像信号输入线结构之外的结构，以及图像信号输入线、多个第三开关以及多 个源极信号线的连接方法与第一电路结构相同，将不再赘述。(第三电路结构)在上述第一驱动方法中，将描述在结合上述第一驱动方法和反转输入到多个源极 信号线的相邻源极信号线的信号极性的驱动方法的情况下的显示装置的电路结构，其不同 于第二电路结构。在第一电路结构中使用了两种控制信号。两种控制信号被称为第一控制信号和第 二控制信号。在第一电路结构中提供至少两个第二开关。通过两个第二开关之一将电源端 子连接到对应于所述多个源极信号线的奇数编号列中的源极信号线的所述多个第三开关 的每个的控制端子。通过两个第二开关的另一个将电源端子连接到对应于所述多个源极信 号线的偶数编号列中的源极信号线的所述多个第三开关的每个的控制端子。将第一控制信 号输入到两个第二开关之一，从而导通或切断第二开关。将第二控制信号输入到两个第二 开关的另一个，从而导通或切断第二开关。此外，在所述多个第一开关中，将第一控制信号 输入到对应于所述多个源极信号线的奇数编号列中的源极信号线的第一开关，而将第二控 制信号输入到对应于所述多个源极信号线的偶数编号列中的源极信号线的第一开关。当对应于所述多个源极信号线中同一个源极信号线的第一开关和第二开关之一 被导通时，另一个被切断。此外，在进行源极线反转驱动的情况下，当对应于所述多个源极 信号线中奇数编号列中的源极信号线的第一开关被导通时，对应于所述多个源极信号线中 偶数编号列中的源极信号线的第一开关被切断。当对应于所述多个源极信号线中奇数编 号列中的源极信号线的第一开关被切断时，对应于所述多个源极信号线中偶数编号列中的 源极信号线的第一开关被导通。除控制信号之外的结构，第二开关的结构，第二开关、多个第三开关和电源端子的 连接方法，向多个第一开关和第二开关输入控制信号的方法，以及导通和切断多个第一开 关和第二开关的关系，与第一电路结构相同，将不再赘述。(第四电路结构)将描述采用上述第二驱动方法的显示装置的结构。该显示装置包括设置成矩阵形式的多个像素；多个向所述多个像素输入视频信号 的源极信号线；向所述多个源极信号线的每个输出信号的源极驱动器；以及输出控制信号 并控制向源极驱动器输入触发脉冲的控制电路。源极驱动器包括移位寄存器、被输入视频信号的多个图像信号输入线、多个第一 开关、第二开关、保持在预定电势的电源端子、多个第一锁存器电路、多个第二锁存器电路以及多个D/A转换器电路。根据输入到控制终端的信号将所述多个第一锁存器电路的每个 的输入端子有选择地连接到所述多个图像信号输入线的每个。所述多个第一锁存器电路的 每个的所述控制端子通过所述多个第一开关中的单个第一开关连接到所述移位寄存器的 输出端子且还通过所述第二开关连接到所述电源端子。当向所述多个第一锁存器电路的单 个第一锁存器电路的输出端子输入锁存脉冲时，所述多个第一锁存器电路的单个第一锁存 器电路的所述输出端子连接到所述多个第二锁存器电路的单个第二锁存器电路的输入端 子。所述多个第二锁存器电路的单个第二锁存器电路的输出端子连接到所述多个D/A转换 器电路的单个D/A转换器电路的输入端子。所述多个D/A转换器电路的单个D/A转换器电 路的输出端子连接到所述多个不同源极信号线的单个源极信号线。通过输入到源极驱动器 的控制信号有选择地导通或切断所述多个第一开关和所述第二开关。在导通所述多个第一 开关时，切断所述第二开关，而在切断所述多个第一开关时，导通所述第二开关。控制电路中包括判决电路，其判断对应于多个像素的一行中所有像素的数字视频 信号是否彼此相等。在对应于所述多个像素的一行中所有像素的数字视频信号彼此相等 的情况下，控制电路停止向源极驱动器(源极驱动器中包括的移位寄存器)输入触发脉冲 并输出由其导通第二开关的控制信号。注意，在对应于所述多个像素的一行中所有像素的数字视频信号彼此相等的情况 下，所述控制电路可以不停止向源极驱动器(源极驱动器中包括的移位寄存器)中输入触 发脉冲，而代之以停止输入时钟脉冲。或者，可以停止输入触发脉冲和时钟脉冲二者。注意，不论移位寄存器是否输出抽样脉冲，S卩，不论移位寄存器输出的信号是高电 势还是低电势，必须根据控制信号控制多个第一开关的导通或切断。因此，优选使用CMOS 开关元件作为第一开关。例如，优选用选通门作为第一开关，每个选通门都具有其中并联了 η沟道晶体管和ρ沟道晶体管的结构。(第五电路结构)将描述在结合第二驱动方法和反转输入到多个源极信号线的相邻源极信号线的 信号极性的驱动方法的情况下的显示装置的电路结构。取代第四电路结构中的多个图像信号输入线，使用两组多个图像信号输入线。将 两组图像信号输入线称为多个第一图像信号输入线和多个第二图像信号输入线。在执行源 极线反转驱动时，在多个第一图像信号输入线和多个第二图像信号输入线之间反转输入的 数字视频信号的极性。对应于所述多个源极信号线的奇数编号列中的源极信号线的多个第 一锁存器电路的输入端子连接到多个第一图像信号输入线，对应于所述多个源极信号线的 偶数编号列中的源极信号线的多个第一锁存器电路的输入端子连接到所述多个第二图像 信号输入线。除多个图像信号输入线的结构之外的结构，以及多个图像信号输入线和多个第一 锁存器电路之间的连接方法与第四电路结构相同，将不再赘述。(第六电路结构)将描述在结合第二驱动方法和反转输入到多个源极信号线的相邻源极信号线的 信号极性的驱动方法的情况下的显示装置的电路结构，其不同于第五电路结构。在第四电路结构中使用了两种控制信号。两种控制信号被称为第一控制信号和 第二控制信号。此外，在第四电路结构中提供至少两个第二开关。通过两个第二开关之一将电源端子连接到对应于所述多个源极信号线的奇数编号列中的源极信号线的第一锁存 器电路的控制端子。通过两个第二开关的另一个将电源端子连接到对应于所述多个源极信 号线的偶数编号列中的源极信号线的第一锁存器电路的控制端子。将第一控制信号输入到 两个第二开关之一，从而导通或切断第二开关。将第二控制信号输入到两个第二开关的另 一个，从而导通或切断第二开关。此外，在所述多个第一开关中，第一控制信号被输入到对 应于所述多个源极信号线的奇数编号列中的源极信号线的第一开关，而第二控制信号被输 入到对应于所述多个源极信号线的偶数编号列中的源极信号线的第一开关。当对应于所述多个源极信号线中同一个源极信号线的第一开关和第二开关之一 被导通时，另一个被切断。此外，在进行源极线反转驱动的情况下，当对应于所述多个源极 信号线的奇数编号列中的源极信号线的第一开关被导通时，对应于所述多个源极信号线的 偶数编号列中的源极信号线的第一开关被切断。当对应于所述多个源极信号线的奇数编号 列中的源极信号线的第一开关被切断时，对应于所述多个源极信号线的偶数编号列中的源 极信号线的第一开关被导通。除控制信号之外的结构，第二开关的结构，第二开关、多个第一锁存器电路的控制 端子和电源端子的连接方法，向多个第一开关和第二开关输入控制信号的方法，以及导通 和切断多个第一开关和第二开关的关系，与第四电路结构相同，将不再赘述。(第七电路结构)将描述采用上述第三驱动方法的显示装置的结构。该显示装置包括设置成矩阵形式的多个像素；多个向所述多个像素输入视频信号 的源极信号线；向所述多个源极信号线的每个输出视频信号的源极驱动器；控制电路；多 个第一开关；第二开关；以及被输入预定信号的输出信号线。控制电路输出控制信号并控 制是否向所述源极驱动器输入触发脉冲。所述多个源极信号线的每个通过所述多个第一开关的单个第一开关连接到所述 源极驱动器的输出端子且还通过所述第二开关连接到所述输出信号线。通过控制信号有选 择地导通或切断所述多个第一开关和第二开关。在导通所述多个第一开关时，切断所述第 二开关，而在切断所述多个第一开关时，导通所述第二开关。控制电路中包括判决电路，其判断对应于多个像素的一行中所有像素的视频信号 是否彼此相等。在对应于所述多个像素的一行中所有像素的视频信号彼此相等的情况下， 控制电路停止向源极驱动器(源极驱动器中包括的移位寄存器)输入触发脉冲并输出由其 导通第二开关的控制信号。注意，在对应于所述多个像素的一行中所有像素的视频信号彼此相等的情况下， 所述控制电路可以不停止向源极驱动器(源极驱动器中包括的移位寄存器)中输入触发脉 冲，而代之以停止输入时钟脉冲。或者，可以停止输入触发脉冲和时钟脉冲二者。注意，不论从源极驱动器是否输出信号，S卩，不论从源极驱动器输出的信号电势如 何，必须根据控制信号控制所述多个第一开关的导通或切断。因此，优选使用CMOS开关元 件作为第一开关。例如，优选用选通门作为第一开关，每个选通门都具有其中并联了 η沟道 晶体管和P沟道晶体管的结构。不论输出信号线的电势如何，都必须根据控制信号控制第二开关的导通或切断。 因此，作为第二开关，优选使用CMOS开关元件。例如，优选用选通门作为第二开关，选通门
13具有其中并联了 η沟道晶体管和P沟道晶体管的结构。(第八电路结构)将描述在结合第三驱动方法和反转输入到多个源极信号线的相邻源极信号线的 信号极性的驱动方法的情况下的显示装置的结构。在第七电路结构中提供了两个输出信号线。两个输出信号线被称为第一输出信号 线和第二输出信号线。在第一输出信号线和第二输出信号线之间反转输入到它们的预定信 号的极性。通过所述多个第二开关的单个第二开关将奇数编号列中的每个源极信号线连接 到第一输出信号线，而将偶数编号列中的每个源极信号线连接到第二输出信号线。除输出信号线结构之外的结构，以及输出信号线、多个第二开关以及多个源极信 号线的连接方法与第七电路结构相同，将不再赘述。(第九电路结构)将描述在结合第三驱动方法和反转输入到多个源极信号线的相邻源极信号线的 信号极性的驱动方法的情况下的显示装置的结构，其不同于第八电路结构。在第七电路结构中使用了两种控制信号。两种控制信号被称为第一控制信号和第 二控制信号。在所述多个第一开关中，第一控制信号被输入到对应于所述多个源极信号线 的奇数编号列中的源极信号线的第一开关。第二控制信号被输入到对应于所述多个源极信 号线的偶数编号列中的源极信号线的第一开关。当对应于所述多个源极信号线中同一个源极信号线的第一开关和第二开关之一 被导通时，另一个被切断。此外，在进行源极线反转驱动的情况下，当对应于所述多个源极 信号线的奇数编号列中的源极信号线的第一开关被导通时，对应于所述多个源极信号线的 偶数编号列中的源极信号线的第一开关被切断。当对应于所述多个源极信号线的奇数编号 列中的源极信号线的第一开关被切断时，对应于所述多个源极信号线的偶数编号列中的源 极信号线的第一开关被导通。除控制信号之外的结构，向所述多个第一开关和第二开关输入控制信号的方法， 以及导通和切断所述多个第一开关和第二开关之间的关系与第七电路结构相同，将不再赘 述。在第一到第三电路结构的每种中，在将输入到图像信号输出线的视频信号输入到 所述多个源极信号线之前，可以提供转换信号电压幅度的电路(电平移动器电路)或在电 流增益为1的情况下其电流增益大于1的电路(缓冲电路)。或者，可以提供电平移动器电 路和缓冲电路二者。在第四到第六电路结构中，在将D/A转换器电路输出的信号输出到多个源极信号 线之前，可以提供电平移动器电路或缓冲电路。或者，可以提供电平移动器电路和缓冲电路二者。在第七到第九电路结构中，在将源极驱动器输出的信号输出到多个源极信号线之 前，可以提供电平移动器电路或缓冲电路。或者，可以提供电平移动器电路和缓冲电路二者。在第一到第九电路结构中，多个像素的每个可以具有液晶元件作为显示介质。此 外，多个像素的每个可以具有发光元件作为显示介质。例如，多个像素的每个可以具有电致 发光(EL)元件或发光二极管。作为多个像素的每个的显示介质，可以自由施加通过电磁作用改变对比度的显示介质。此外，多个像素的每个可以具有开关元件。显示装置可以是EL显示器、液晶显示器(透射型液晶显示器、半透射型液晶显示 器、反射型液晶显示器等)等。此外，显示装置可以是等离子体显示器(PDP)、场致发光显示 器(FED)、表面导电电子发射器显示器(SED)、使用电子墨水的电子纸等。注意，作为开关(开关元件)，可以使用具有多种模式的开关。例如，可以给出电气 开关、机械开关等作为开关(开关元件)。亦即，只要能够控制电流的流动，可以将各种开关 用作开关(开关元件)。例如，开关(开关元件)可以是晶体管、二极管(诸如PN 二极管、 PIN 二极管、肖特基二极管和具有二极管连接的晶体管)等。或者，可以使用组合了上述开 关的逻辑电路。因此，在将晶体管用作开关(开关元件)的情况下，开关简单地作为开关而 工作，因此晶体管的极性(导电类型)不受具体限制。注意，在操作作为开关而工作的晶体 管的源极的电势使之更接近电源电势的低电势侧时，最好使用η沟道晶体管。另一方面，在 操作晶体管的源极的电势使之更接近电源电势的高电势侧的情况下，最好使用P沟道晶体 管。这是因为这样的晶体管容易作为开关而工作，因为可以使栅极和源极之间的电压的绝 对值很大。注意，可以通过使用η沟道晶体管和ρ沟道晶体管二者而使用CMOS开关。对于 CMOS开关而言，可以输入到开关的电势相对于输出电势是高电势和低电势的两种情况下都 可以适当地操作开关。注意，词组“连接”包括电连接的情况和直接连接的情况。因此，除了用于表现出 本发明的有利效果的预定连接关系之外，可以形成电连接的其他元件(例如开关、晶体管、 电容器元件、电感器、电阻元件、二极管等)可以设置于预定连接关系的元件和另一元件之 间。此外，可以使用具有各种模式的晶体管。例如，可以使用使用非晶半导体膜(以非 晶硅和多晶硅为代表)的薄膜晶体管(TFT)、使用半导体基板或SOI基板形成的MOS晶体 管等。此外，可以采用结型晶体管、双极晶体管、使用诸如ZnO和a-InGaZnO的化合物半导 体的晶体管、使用有机半导体或碳纳米管的晶体管等。注意，非晶半导体膜可以含有氢或卤 素。此外，可以使用其上提供有晶体管的各种类型的基板。因此，例如，晶体管可以提供于 单晶基板、SOI基板、玻璃基板、石英基板、树脂基板、纸基板、赛璐玢基板、石基板等之上。 此外，可以在基板上形成晶体管，然后可以将晶体管转移到另一个基板并将其设置于其上。此外，可以使用具有任何结构的晶体管。例如，可以使用具有多栅极结构的晶体 管，多栅极结构等价于其中并联两个或更多晶体管的结构。通过采用多栅极结构，可以降低 关闭电流，可以提高晶体管的经受压力以改善可靠性，或者可以减小在饱和区工作时相对 于漏极和源极之间的电压变化的漏极和源极之间的电流变化。此外，晶体管可以具有在沟 道上方和下方提供有栅电极的结构、在沟道上方提供有栅电极的结构，或在沟道下方提供 有栅电极的结构。此外，晶体管可以具有交错构造或反交错构造。在其结构为在沟道上方和 下方提供有栅电极的晶体管中，由于增大了沟道面积，可以提高电流量或容易形成耗尽层， 从而可以减小S值。此外，在晶体管中，源电极或漏电极可以与沟道(或沟道的一部分)重 叠。使用源电极或漏电极与沟道(或沟道的一部分)重叠的结构，有可能防止由于在沟道 的一部分中的电荷积累导致的晶体管运行的不稳定。此外，可以在晶体管中提供LDD(轻掺 杂漏极)区域。提供LDD区域能够通过改善晶体管的耐压性而改善可靠性并减小在饱和区 工作时相对于漏极和源极之间的电压变化的漏极和源极之间的电流变化。
注意，多个像素的每个对应于一种彩色元件。因此，对于包括R(红色)、G (绿色) 和B (蓝色)元件的彩色显示装置而言，图像的最小单元包括R像素、G像素和B像素三种 像素。此外，彩色元件不限于R、G和B，例如，可以将R、G、B和W(白色)四种像素以及增加 了黄色、青色和品红等的R、G和B用作图像的最小单元。此外，在用多个彩色元件进行彩色显示时，将多个像素设置成矩阵形式的情况包 括将多个像素设置成条的情况、将多个像素设置成S型的情况以及将多个像素设置成 Bayer形的情况。在对应于多个像素的一行中的所有像素的信号彼此相等时，将预定信号输入到一 行中的像素，以便可以停止源极驱动器中的移位寄存器的工作。于是，可以降低源极驱动器 的功耗。具体而言，在第三驱动方法以及第七到第九电路结构中，除了源极驱动器中的移 位寄存器的工作之外，可以停止源极驱动器的总体工作，因此，可以大大减小源极驱动器 的功耗。例如，在源极驱动器具有D/A转换器电路、锁存器电路等的情况下，还可以停止这 些电路的工作。如上所述，可以显著降低显示装置的功耗。
图1为示出了实施模式1的图示；
图2为示出了实施模式1的图示；
图3为示出了实施模式1的图示；
图4为示出了实施模式2的图示；
图5为示出了实施模式2的图示；
图6为示出了实施模式2的图示；
图7为示出了实施模式3的图示；
图8为示出了实施模式3的图示；
图9为示出了实施模式3的图示；
图10为示出了实施模式4的图示；
图11为示出了实施模式4的图示；
图12为示出了实施模式4的图示；
图13为示出了实施模式5的图示；
图14为示出了实施模式5的图示；
图15为示出了实施模式5的图示；
图16为示出了实施模式6的图示；
图17为示出了实施模式6的图示；
图18为示出了实施模式6的图示；
图19为示出了实施模式7的图示；
图20为示出了实施模式7的图示；
图21为示出了实施模式7的图示；
图22为示出了实施模式8的图示；
16
图23为示出了实施模式8的图示；图24为示出了实施模式8的图示；图25为示出了实施模式9的图示；图26为示出了实施模式9的图示；图27为示出了实施模式9的图示；图28A到28C为示出了实施模式1、2和3的图示；图29A和29B为示出了实施模式10的图示；图30A和30B为示出了实施模式11的图示；图3IA到3IC为示出了实施模式12的图示；图32A和32B为示出了实施例1的图示；图33A到33C为示出了实施例6的图示；图34为示出了实施例7的图示；图35A到35D为示出了实施例8的图示；图36A和36B为示出了实施模式13的图示；图37为示出了实施例2的图示；图38A和38B为示出了实施例3的图示；图39A到39C为示出了实施例4的图示；图40A和40B为示出了实施例5的图示；以及图41为示出了实施模式14的图示。
具体实施例方式实施模式以下将描述本发明的实施模式。本领域的技术人员容易理解，可以不背离本发明 的目的和范围以多种方式对这里公开的实施模式和细节进行修改。本发明不应被解释为受 限于如下的对实施模式的描述。实施模式1实施模式1为对应于第一驱动方法和第一电路结构的实施模式。注意，本实施模 式示出了对应于将模拟视频信号用作视频信号的范例。将参考图1、2和3描述实施模式1。 图1为示出了显示装置的源极驱动器结构的图示。图2和3为示出了图1所示的源极驱动 器的驱动方法的时间图。在图1中，源极驱动器包括移位寄存器100、多个第一开关(SWl)、多个第二开关 (SW2)、多个第三开关(ASW1到ASWm)、被输入控制信号的线路2001、电源端子2003和被输 入视频信号的线路2002。源极驱动器向源极信号线(SLine 1到SLine m)。将参考图2和3描述图1中所示的显示装置的驱动方法。将分别描述两种情况， 在一种情况下，在对应于多个像素中的一排的视频信号中的对应于至少两个像素的信号彼 此不同(在下文中称为正常驱动)，在一种情况下，对应于多个像素的一排中的所有像素的 信号彼此相等(在下文中称为功率节省驱动)。图2中示出了正常驱动的时间图，图3中示 出了功率节省驱动的时间图。注意，在图2和3的时间图中，开关被切断或未输入预定视频 信号的情况有阴影，而开关被导通或输入了预定视频信号的情况没有阴影。对应于多个像素的一行的像素的视频信号中的对应于至少两个像素的视频信号彼此不同的情况例如表 示如下的情况在图2中信号1和信号m彼此不同。对应于多个像素的一行中的所有像素 的信号彼此相等的情况例如表示图2中的信号1到m彼此相等(图3中示出了该状态)。将参考图2描述正常驱动。在正常驱动中，通过输入到线路2001中的控制信号导 通第一开关(SWl)，而通过反信号切断第二开关(SW2)，反信号是通过由反相器5002反转输 入到线路2001的控制信号产生的。被输入起始脉冲和时钟脉冲的移位寄存器100依次从 多个输出端子输出脉冲(在附图中，用SRout 1到SRout m(m为自然数)表示)。这些脉冲 被称为抽样脉冲。抽样脉冲通过导通的第一开关(SWl)被输入到第三开关(ASW 1到ASW m)。第三开关(ASW1到ASW m)为具有控制端子的模拟开关，根据输入到控制端子的信号被 导通或切断。注意，图1中所示的每个第三开关(ASW 1到ASWm)都具有两个控制端子，其 中信号被输入到两个控制端子之一，而通过反转信号产生的反信号被输入到另一个。亦即， 通过将抽样脉冲和抽样脉冲的反信号输入到两个控制端子导通或切断图1中所示的每个 第三开关(ASW 1到ASW m)。通过反相器5001反转抽样脉冲。通过由抽样脉冲依次导通第 三开关(ASW 1到ASW m)，可以将输入到线路2002的视频信号(由图2中的1到m表示) 依次输出到源极信号线(SLine 1到SLine m)，线路2002对应于图像信号输入行。依次将 视频信号输出到源极信号线(SLine 1到SLine m)的驱动方法被称为点顺序驱动。接下来，将参考图3描述功率节省驱动。在功率节省驱动中，由控制信号切断第一 开关(SWl)，而由控制信号的反信号导通第二开关(SW2)。通过切断第一开关(SWl)，断开 了移位寄存器100和第三开关(ASW 1到ASW m)的控制端子。在这个条件下，停止了输入 到移位寄存器100的触发脉冲。于是，停止了对移位寄存器100的驱动。停止对移位寄存 器的驱动表示停止了来自移位寄存器的抽样脉冲输出的状态。通过导通第二开关(SW2)，将电源端子2003连接到第三开关(ASW 1到ASW m)的 控制端子。电源端子2003被供以预定电势VDD。因此，通过导通第二开关(SW2)，电势VDD 被输入到所有第三开关(ASW 1到ASW m)的控制端子。这样设定电势VDD，使得在电势VDD 被输入到第三开关(ASW 1到ASW m)的控制端子时导通第三开关(ASW 1到ASW m)。于是， 所有第三开关(ASW IilJASff m)被同时导通，使得视频信号(预定视频信号)能够被同时输 出到所有的源极信号线(SLine 1到SLine m)。注意，可以任意地设定向源极信号线(SLine 1到SLine m)输出信号的期间长度。根据上述操作，可以无需操作移位寄存器100而将相同的视频信号同时输出到所 有的源极信号线(SLine 1到SLine m)。因此，针对操作移位寄存器100所需的功耗可以使 源极驱动器的功耗减小。通过上述正常驱动或功率节省驱动输入到源极信号线(SLine 1到SLine m)的视 频信号被输入到显示装置中所包括的多个像素的一行。以同样的方式通过正常驱动或功率 节省驱动将视频信号输入到所有行中的多个像素，使得可以由多个像素显示图像。注意，在第二开关(SW 2)被导通的时候可以将电势VDD施加到电源端子2003。作 为输入到电源端子2003的信号，例如，可以使用输入到线路2001的控制信号，或者触发脉 冲。图1中示出了具有如下结构的源极驱动器第二开关(SW 2)被提供于每个源极信 号线(SLine 1到SLine m)中；不过，本发明不限于这种结构。多个源极信号线可以共享一个第二开关(SW 2)。将参考图28A描述用于向源极驱动器输入控制信号、视频信号、触发脉冲和时钟 脉冲的装置(在下文中称为源极驱动器控制电路)。源极驱动器控制电路1900包括控制电路1901和存储器1902，并将控制信号、视频 信号、触发脉冲和时钟脉冲输入到源极驱动器1910。视频信号存储于存储器1902中。读出对应于多个像素中一行的像素的视频信 号。将读出的视频信号输入到源极驱动器1910。控制电路1901包括判决电路1903和脉冲输出电路1904。从存储器1902读出的 视频信号也被输入到控制电路1901。控制电路1901中包括的判决电路1903判断对应于多 个像素的一行中的像素的视频信号是否彼此相等。在对应于多个像素的一行中的像素的视 频信号彼此相等的情况下以及在对应于多个像素的一行中的像素的视频信号中的至少两 个视频信号彼此不同的情况下，判决电路1903输出不同的控制信号。控制信号被输入到源 极驱动器1910。此外，从判决电路1903将控制信号输入到脉冲输出电路1904。在对应于多个像素 的一行中的像素的视频信号的至少两个彼此不同的情况下对应的控制信号被输入到脉冲 输出电路1904时，脉冲输出电路1904将普通驱动器的触发脉冲和时钟脉冲供应给源极驱 动器1910。另一方面，当对应于多个像素的一行中的像素的视频信号彼此相等的情况所对 应的控制信号被输入到脉冲输出电路1904时，脉冲输出电路1904停止向源极驱动器1910 输出触发脉冲。注意，脉冲输出电路1904可以具有这样的结构，其中，根据输入到脉冲输出 电路1904的控制信号停止向源极驱动器1910输出时钟脉冲，或者具有这样的结构，其中， 停止向源极驱动器1910输出触发脉冲和时钟脉冲二者。实施模式2实施模式2为对应于第一驱动方法和第二电路结构的实施模式。将参考图4、5和 6描述实施模式2。注意，本实施模式示出了对应于将模拟视频信号用作视频信号的范例。 图4为示出了显示装置的源极驱动器结构的图示。图5和6为示出了图4中所示的源极驱 动器的驱动方法的时间图。在图4、5和6中，与图1、2和3中相同的部分用相同的附图标 记表示，不会进一步加以描述。正常驱动的时间图在图5中示出，功率节省驱动的时间图在 图6中示出。图4中所示的源极驱动器具有如下特征其包括线路2202a和线路2202b，以取代 图1中所示的源极驱动器的线路2002。亦即，与图1中所示的源极驱动器不同的是，图4中 所示的源极驱动器具有对应于图像信号输入线的两个线路。奇数编号列(SLine USLine 3···)中的源极信号线的每个通过多个第三开关(ASW 1到ASW m)的单个第三开关连接 到线路2202a，偶数编号列(SLine 2、SLine 4…)中源极信号线的每个通过多个第三开关 (ASff 1到ASW m)的单个第三开关连接到线路2202b。第一视频信号被输入到线路2202a， 而第二视频信号被输入到线路2202b。通过相对于第一视频信号(在附图中用视频信号1 表示)反转第二视频信号(在附图中用视频信号2表示)的极性，可以执行源极线反转驱 动。将参考图5描述正常驱动。在正常驱动中，由输入到线路2001的控制信号导通第 一开关(SWl)，切断第二开关(SW2)。触发脉冲被输入到移位寄存器110。通过移位寄存器110输出的抽样脉冲，导通第三开关(ASW 1到ASW m)，使第一视频信号和第二视频信号输 出到源极信号线。注意，在本实施模式中所示的源极驱动器中，提供了对应于图像信号输入线的两 个线路(线路2202a和2202b)。于是，可以对对应于奇数编号列中的源极信号线之一(S Line p，其中ρ为小于等于m的奇数)的第一视频信号和对应于偶数编号列中源极信号线 (其与奇数编号列(SLine ρ)中的源极信号线相邻)之一(SLine p+1)的第二视频信号同 时进行采样。亦即，在正常驱动中，可以同时导通或切断对应于源极信号线(SLine ρ)的第 三开关(ASWp)和对应于源极信号线(SLine p+1)的第三开关(ASWp+Ι)。因此，可以为第三 开关(ASWp)和第三开关(ASWp+Ι)提供源极驱动器的一个输出端子。因此，本实施模式中 所示的源极驱动器需要的移位寄存器110的输出端子数大约是实施模式1中所示的源极驱 动器所需的一半。图3示出了这样的范例，其中将m设置为偶数，将移位寄存器110的输出 端子数目设置为SLine 1到SLine m/2。于是，移位寄存器110的驱动频率可以得到降低。通常，可以采用这样的驱动方法(在下文中称为源极线分割驱动，其中k被称为分 割数)，其中将向其输入不同视频信号的图像信号输入线的数目设置为k(k为大于等于2的 自然数)，将多个源极信号线分成均具有k条源极信号线的单元，对应于k条源极信号线的 k个第三开关被同时导通或切断。在本实施模式中，示出了将源极线反转驱动和分割数为2的源极线分割驱动组合 的范例。或者，本发明可以与任意分割数的源极线分割驱动组合。注意，在组合源极线反 转驱动和分割数为k的源极线分割驱动时，k必须要为偶数。此外，可以仅执行任意分割数 的源极线分割驱动。此外，在不执行源极线反转驱动时，不必反转输入到多个图像信号输入 线的视频信号的极性。接下来，将参考图6描述功率节省驱动。在功率节省驱动中，由控制信号切断第一 开关(SWl)而导通第二开关(SW2)。通过切断第一开关(SWl)，断开了移位寄存器110和第 三开关(ASW 1到ASW m)的控制端子。在这个条件下，停止了输入到移位寄存器110的触 发脉冲。于是，停止了对移位寄存器110的驱动。通过导通第二开关(SW2)，将电源端子2003连接到第三开关(ASW 1到ASW m)的 控制端子。电源端子2003被供以预定电势VDD。因此，通过导通第二开关(SW2)，电势VDD 被输入到所有第三开关(ASW 1到ASW m)的控制端子。这样设定电势VDD，使得在电势VDD 被输入到第三开关(ASW 1到ASW m)的控制端子时导通第三开关(ASW 1到ASW m)。于是， 同时导通所有的第三开关(ASW 1到ASW m)，从而能够将第一视频信号输出到奇数编号列 中的源极信号线，而能够将第二视频信号输出到偶数编号列中的源极信号线。于是，可以将 第一视频信号(预定视频信号)或通过反转第一视频信号的极性产生的第二视频信号同 时输出到所有的源极信号线(SLine 1到SLine m)。注意，可以任意地设定向源极信号线 (SLinel到SLine m)输出信号的期间长度。根据上述操作，可以不驱动移位寄存器110而将相同的视频信号(注意，针对每个 源极信号线反转视频信号的极性)同时输出到所有的源极信号线(SLine 1到SLine m)。 因此，可以使源极驱动器的功耗减小操作移位寄存器110所需的功耗。其他结构与图1中所示的源极驱动器相同，在此不会进一步描述。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。将参考图28B描述源极驱动器控制电路。在图28B中，与图28A中相同的部分用 相同的附图标记表示，不会进一步加以描述。与图28A的源极驱动器控制电路1900不同的 是，图28B的源极驱动器控制电路1911具有反转电路1905。在源极驱动器控制电路1911 中，从存储器1902读出的视频信号被输入到反转电路1905，反转视频信号的极性并随后输 出。于是，源极驱动器控制电路1911输出第一视频信号(在附图中用视频信号1表示)和 第二视频信号(在附图中用视频信号2表示)，第二视频信号是通过反转第一视频信号的极 性产生的。实施模式3实施模式3为对应于第一驱动方法和第三电路结构的实施模式。将参考图7、8和 9描述实施模式3。注意，本实施模式示出了对应于将模拟视频信号用作视频信号的情况的 范例。图7为示出了显示装置的源极驱动器结构的图示。图8和9为示出了图7中所示的 源极驱动器的驱动方法的时间图。在图7、8和9中，与图1、2和3中相同的部分用相同的 附图标记表示，不会进一步加以描述。正常驱动的时间图在图8中示出，功率节省驱动的时 间图在图9中示出。图7中所示的源极驱动器具有如下特征其包括线路2301a和线路2301b，以取代 图1中所示的源极驱动器的线路2001。亦即，与图1中所示的源极驱动器不同的是，图7 中所示的源极驱动器具有两个线路，向该两个线路输入控制信号。将第一控制信号(由控 制信号1表示)输入到线路2301a，而将第二控制信号(由控制信号2表示)输入到线路 2301b。输入到线路2301a的第一控制信号被输入到对应于奇数编号列(SLine 1、SLine 3···)中每个源极信号线的第一开关(SWl-a)的控制端子。输入到线路2301a的第一控制 信号的反信号被输入到对应于奇数编号列(SLine USLine 3…)中每个源极信号线的第 二开关(SW2-a)的控制端子。通过反相器5002a反转第一控制信号。输入到线路2301b的 第二控制信号被输入到对应于偶数编号列(SLine 2、SLine 4…)中每个源极信号线的第 一开关(SWl-b)的控制端子。输入到线路2301b的第二控制信号的反信号被输入到对应于 偶数编号列(SLine 2,SLine 4…)中每个源极信号线的第二开关(SW2_b)的控制端子。通 过反相器5002b反转第二控制信号。当第一开关(SWl-a)被导通时，第二开关(SW2_a)被 切断，而当第二开关(SW2-b)被导通时，第一开关(SWl-a)被切断。当第一开关(SWl-b)被 导通时，第二开关(SW2-b)被切断，而当第二开关被导通时，第一开关被切断。此外，在执 行源极线反转驱动时，在第一开关(SWl-a)被导通的情况下，第一开关(SWl-b)被切断。在 第一开关(SWl-a)被切断的情况下，第一开关(SWl-b)被导通。将参考图8描述正常驱动。在正常驱动中，由第一控制信号导通第一开关(SWl-a) 而切断第二开关(SW2-a)。此外，由第二控制信号导通第一开关(SWl-b)而切断第二开关 (SW2-b)。在将触发脉冲输入到移位寄存器120的情况下，通过从移位寄存器120输出的采 样脉冲依次导通第三开关(ASW 1到ASW m)，从而将视频信号依次输出到源极信号线。接下来，将参考图9描述功率节省驱动。将向一行中的像素输出视频信号的期间 (在下文中称为一行周期)分成上半段和下半段。视频信号被输入到对应于上半段和下半
21段之一的奇数编号列的源极信号线，且视频信号被输入到对应于上半段和下半段中另一个 中的偶数编号列的源极信号线。在一行周期的上半段和下半段中，通过改变输入的视频信 号的极性，可以执行源极线反转驱动。在本实施模式中，将描述这样的范例，其中，将视频信 号输入到对应于一行周期的上半段中的奇数编号列的源极信号线，而将视频信号输入到对 应于其下半段中的偶数编号列的源极信号线。在一行周期的上半段中，由第一控制信号切断第一开关(SWl-a)而导通第二开关 (SW2-a)。由第二控制信号导通第一开关(SWl-b)而切断第二开关(SW2-b)。通过切断第 一开关(SWl-a)，移位寄存器的输出端子与对应于奇数编号列中的源极信号线的第三开关 (ASff UASff 3…)的控制端子断开。在这个条件下，停止了输入到移位寄存器120的触发 脉冲。于是，停止了对移位寄存器120的驱动。由于导通了第二开关(SW2_a)，电源端子2003被连接到对应于奇数编号列中的源 极信号线的第三开关(ASW UASff 3…)的控制端子。电源端子2003被供以预定电势VDD。 因此，通过导通第二开关(SW2-a)，将电势VDD输入到对应于奇数编号列中的源极信号线的 第三开关(ASW UASff 3···)的控制端子。这样设定电势VDD，使得在电势VDD被输入到第 三开关(ASW 1到ASW m)的控制端子时导通第三开关(ASW 1到ASW m)。于是，可以同时 导通对应于奇数编号列中的源极信号线的第三开关(ASW UASff 3…)，因此，可以将视频 信号同时输出到奇数编号列中的源极信号线。在这种情况下，由于第一开关(SWl-b)被导 通，将从对应于偶数编号列中的源极信号线的移位寄存器120输出的信号(SRout 2,SRout 4···)输入到对应于偶数编号列中的源极信号线的第三开关(ASW 2、ASW 4…)的控制端子。 由于未将触发脉冲输入到移位寄存器120，移位寄存器120不输出抽样脉冲。因此，切断了 对应于偶数编号列中的源极信号线的第三开关(ASW 2、ASW 4…)。因此，没有向偶数编号 列(SLine2, SLine 4…)中的源极信号线输入信号。在一行周期的下半段中，由第一控制信号导通第一开关(SWl-a)而切断第二开关 (SW2-a)。由第二控制信号切断第一开关(SWl-b)而导通第二开关(SW2-b)。通过切断第一 开关(SWl-b)，移位寄存器120的输出端子与对应于偶数编号列中的源极信号线的第三开 关(ASW UASff 3…)的控制端子断开。在这个条件下，停止了输入到移位寄存器120的触 发脉冲。于是，停止了对移位寄存器120的驱动。由于导通了第二开关(SW2_b)，电源端子2003被连接到对应于偶数编号列中的源 极信号线的第三开关(ASW 2、ASW 4…)的控制端子。电源端子2003被供以预定电势VDD。 因此，通过导通第二开关(SW2-b)，将电势VDD输入到对应于偶数编号列中的源极信号线的 第三开关(ASW 2,ASff 4…)的控制端子。于是，可以同时导通对应于偶数编号列中的源极 信号线的第三开关(ASW 2、ASW 4…)，因此，可以将视频信号同时输出到偶数编号列中的源 极信号线。在这种情况下，由于第一开关(SWl-a)被导通，将从对应于奇数编号列中的源极 信号线的移位寄存器120输出的信号(SRout USRout 3···)输入到对应于奇数编号列中的 源极信号线的第三开关(ASW 1、ASW3···)的控制端子。由于未将触发脉冲输入到移位寄存 器120，移位寄存器120不输出抽样脉冲。因此，切断了对应于奇数编号列中的源极信号线 的第三开关(ASW UASff 3…)。因此，没有向奇数编号列(SLine USLine 3…)中的源极 信号线输入信号。当在一行周期的上半段和下半段之间改变要输入的视频信号的极性时，可以执行源极线反转驱动。注意，可以任意地设定向源极信号线(SLine 1到SLine m)输出信号 的期间长度。图8和9的时间图示出了在如图9所示的功率节省驱动的情况下仅执行源极线反 转驱动的范例；不过，本发明不限于此。也可以在如图8所示的正常驱动中执行源极线反转 驱动。根据上述操作，可以不驱动移位寄存器120而将相同的视频信号(注意在每个源 极信号线中反转其极性)输出到所有源极信号线(SLine a到SLine m)。因此，可以将源极 驱动器的功耗减少驱动移位寄存器120所需的功耗。其他结构与图1中所示的源极驱动器相同，不会进一步描述。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的 视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。将参考图28C描述源极驱动器控制电路。在图28C中，与图28A中相同的部分用 相同的附图标记表示，不会进一步加以描述。与图28A的源极驱动器控制电路1900不同的 是，图28C的源极驱动器控制电路1912所具有的控制电路1906有着与图28A的控制电路 1901不同的结构。在源极驱动器控制电路1912中，从存储器1902读出的视频信号被输入 到控制电路1906。控制电路1906中包括的判决电路1907判断对应于多个像素的一行中的 像素的所有视频信号是否彼此相等。在对应于多个像素的一行中的像素的所有视频信号彼 此相等的情况下和对应于多个像素的一行中的像素的视频信号中的至少两个视频信号彼 此不同的情况下，判决电路1907输出彼此不同的第一控制信号(在附图中用控制信号1表 示)和第二控制信号(在附图中用控制信号2表示)。第一和第二控制信号被输入到源极 驱动器1910。注意，控制电路1906中包括的脉冲输出电路1904的结构与图28A相同，在此 不再赘述。实施模式4实施模式4为对应于第二驱动方法和第四电路结构的实施模式。将参考图10、11 和12描述实施模式4。图10为示出了显示装置的源极驱动器结构的图示。图11和12为 示出了图10中所示的源极驱动器的驱动方法的时间图。图10中所示的源极驱动器具有这样的结构，其中，在实施模式1的图1中所示的 源极驱动器中，将数字视频信号用作视频信号，并为数字视频信号的每个位提供向其输入 视频信号的图像信号输入线。亦即，当数字视频信号为为自然数)位时，提供η个图像 信号输入线。图10中所示的源极驱动器对应于η为4的范例。此外，图10中所示的源极 驱动器包括第一锁存器电路(在附图中用LATl 1到LATl m表示)、第二锁存器电路(在附 图中用LAT2 1到LAT2 m表示)以及用于向第二锁存器电路(LAT2 1到LAT2 m)输入信号 的线路2403。将参考图11描述正常驱动。在正常驱动中，由输入到线路2001的控制信号导通 第一开关(SWl)，而由输入到线路2001的反转控制信号切断第二开关(SW2)。控制信号的 反转是由反相器5002执行的。输入到移位寄存器130的触发脉冲和移位寄存器输出的抽 样脉冲被输入到第一锁存器电路(LAT1 1到LATl m)的控制端子。当抽样脉冲被输入到控 制端子时，每个第一锁存器电路(LAT1 1到LATlm)存储将要被输入到线路2402的数字视频信号(4位数字视频信号)。线路2402对应于多个图像信号输入线。于是，第一锁存器电 路(LAT11到LATl m)依次存储输入到线路2402的数字视频信号。与输入到线路2403的 锁存脉冲同步地将存储在第一锁存器电路(LAT1 1到LATl m)中的4位数字视频信号同时 输入并存储在第二锁存器电路(LAT2 1到LAT2 m)中。存储在第二锁存器电路(LAT2 1到 LAT2m)中的4位数字视频信号被输入到D/A转换器电路(在附图中用DACl到DACm表示) 中。D/A转换器电路(DAC1到DACm)将4位数字视频信号转换成相应的模拟信号。转换成 的模拟信号(模拟视频信号)被同时输出到源极信号线(SLine 1到SLine m)。于是，执行 将信号同时输出到源极信号线(SLine 1到SLine m)的驱动方法(线顺序驱动)。注意，在图11和图12中所示的每个时间图中，源极信号线(SLinel到SLine m) 中的一个源极信号线(SLine p，其中ρ为小于等于m的自然数)的信号状态与对应于源极 信号线(SLine ρ)的第二锁存器电路(LAT2 ρ)被总地表示为SLine/LAT2 ρ。在图11中， SLine/LAT2 ρ表示这样的状态在一行周期之前由抽样脉冲输出存储在第一锁存器电路 (LAT1 ρ)中的数字视频信号或通过将数字视频信号转换成模拟视频信号获得的信号。将参考图12描述功率节省驱动。在功率节省驱动中，由控制信号切断第一开关 (SWl)，而由控制信号的反信号导通第二开关(SW2)。通过切断第一开关(SWl)，移位寄存器 130的输出端子从第一锁存器电路(LAT1 1到LATl m)的控制端子断开。在这个条件下，停 止了输入到移位寄存器130的触发脉冲。于是，停止了对移位寄存器130的驱动。通过导 通第二开关(SW2)，施加到电源端子2003的电势VDD被同时输入到第一锁存器电路(LAT1 1到LATl m)的所有控制端子。如此设置电势VDD，使得在电势VDD被输入到第一锁存器电 路(LAT1 1到LATl m)的控制端子的时候，存储输入到线路2402的数字视频信号。于是，可 以在第一锁存器电路(LAT1 1到LATl m)中同时存储对应于所有源极信号线(SLine 1到 SLine m)的视频信号。因此，不驱动移位寄存器130，可以将对应于所有源极信号线(SLine 1到SLine m)的数字视频信号同时存储在第一锁存器电路(LAT1 1到LATl m)中。将如此 存储的数字视频信号转换成模拟视频信号并可以将其同时输出到源极信号线(SLine 1到 SLine m)。注意，可以任意地设定向源极信号线(SLine 1到SLine m)输出信号的期间长 度。在于参考图10在本实施模式中所述的源极驱动器中执行源极线反转驱动的情况 下，可以由D/转换器电路(DAC1到DACm)在对应于奇数编号列的源极信号线和对应于偶数 编号列的源极信号线之间反转模拟视频信号的极性。根据上述操作，可以无需驱动移位寄存器130而将相同的视频信号同时输出到所 有的源极信号线(SLine 1到SLine m)。因此，可以将源极驱动器的功耗减小操作移位寄存 器130所需的功耗。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的 视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。注意，在第二开关(SW2)被导通的时候可以将电势VDD施加到电源端子2003。作 为输入到电源端子2003的信号，例如，可以使用输入到线路2001的控制信号，或者触发脉 冲。图10中所示的源极驱动器具有这样的结构，其中，在每个源极信号线(SLine 1到SLine m)中提供第二开关(SW2)；不过，本发明不限于此。多个源极信号线可以共享一个第 二开关(SW2)。源极驱动器控制电路具有与实施模式1的图28A中所述的类似的结构。不过，与 图28A中所示的源极驱动器控制电路不同的是，在本实施模式的源极驱动器控制电路中， 视频信号为数字视频信号，对应于数字视频信号的每一位的信号被输入到多个图像信号输 入线。实施模式5实施模式5为对应于第二驱动方法和第五电路结构的实施模式。将参考图13、14 和15描述实施模式5。图13为示出了显示装置的源极驱动器结构的图示。图14和15为 示出了图13中所示的源极驱动器的驱动方法的时间图。在图13、14和15中，与图10、11 和12中相同的部分用相同的附图标记表示，在此不再赘述。图13中所示的源极驱动器具有如下特征提供两个线路2502a和2502b替代图10 中所示的线路2402。具体而言，与图10中所示的源极驱动器不同的是，在图13中所示的源 极驱动器中提供对应于多个图像信号输入线的两单元的线路。通过多个第一锁存器电路中 的一个第一锁存器电路(LAT1 p，其中ρ为小于等于m的自然数)、多个第二锁存器电路的 一个第二锁存器电路(LAT2 ρ)以及多个D/A转换器电路的一个D/A转换器电路，奇数编号 列中的每个源极信号线连接到线路2502a，而偶数编号列中的每个源极信号线连接到线路 2502b。第一数字视频信号输入到线路2502a，而第二数字视频信号输入到线路2502b。通 过相对于第一数字视频信号反转第二数字视频信号的极性，可以执行源极线反转驱动。将参考图14描述正常驱动。在正常驱动中，由输入到线路2001的控制信号导通第 一开关(SWl)，而由输入到线路2001的控制信号的反信号切断第二开关(SW2)。控制信号 的反转是由反相器5002执行的。将触发脉冲输入到移位寄存器140，通过从移位寄存器输 出的抽样脉冲将第一数字视频信号和第二数字视频信号依次存储在第一锁存器电路(LAT1 1到LATl m)中。将存储的数字视频信号转换成模拟视频信号以及将模拟视频信号输出到 源极信号线的操作与实施模式4相同，将不再赘述。注意，在本实施模式中所示的源极驱动器中，提供了对应于多个图像信号输入线 的两单元线路(线路2502a和2502b)。于是，可以对对应于奇数编号列中的源极信号线中 的一个源极信号线(S Line p，其中ρ为小于等于m的奇数)的第一数字视频信号和对应于 偶数编号列中源极信号线中的一个源极信号线(S Line p+1)(其与奇数编号列(SLine ρ) 中的源极信号线相邻)的第二数字视频信号同时进行采样。亦即，在正常驱动中，可以使对 应于源极信号线(SLine ρ)的第一锁存器电路(LAT Ip)与对应于源极信号线(SLine p+1) 的第一锁存器电路(LAT1 p+1)同时进入可以存储数字视频信号的状态。因此，可以为第一 锁存器电路(LAT1 ρ)和第一锁存器电路(LAT1 p+1)提供源极驱动器的一个输出端子。因 此，本实施模式中所示的源极驱动器需要的移位寄存器140的输出端子数大约是实施模式 4中所示的源极驱动器所需的一半。图13示出了这样的范例，其中将m设置为偶数，将移位 寄存器140的输出端子数目设置为SLine 1到SLine m/2。于是，可以降低移位寄存器140 的驱动频率。通常，可以采用这样的驱动方法(在下文中称为源极线分割驱动，其中k被称为分 割数)，其中提供向其输入不同视频信号的多个图像信号输入线的k(k为大于等于2的自然数)个单元，将多个源极信号线分成均具有k条源极信号线的单元，并使对应于k条源极信 号线的k个第一锁存器电路同时进入可以将数字视频信号输入到第一锁存器电路的状态。在本实施模式中，示出了将源极线反转驱动和分割数为2的源极线分割驱动组合 的范例。或者，本发明可以与任意分割数的源极线分割驱动组合。注意，在组合源极线反转 驱动和分割数为k的源极线分割驱动时，k必须要为偶数。此外，可以仅执行任意分割数的 源极线分割驱动。此外，在不执行源极线反转驱动时，不必反转输入到多个单元的图像信号 输入线的视频信号的极性。接下来，将参考图15描述功率节省驱动。在功率节省驱动中，由控制信号切断第 一开关(SWl)，而由控制信号的反信号导通第二开关(SW2)。通过切断第一开关(SWl)，断开 了移位寄存器140和第一锁存器电路(LAT1 1到LATl m)的控制端子。在这个条件下，停 止了输入到移位寄存器140的起始脉冲。于是，停止了对移位寄存器140的驱动。通过导通第二开关(SW2)，电源端子2003被连接到第一锁存器电路(LAT1 1到 LATl m)的控制端子。电源端子2003被供以预定电势VDD。因此，通过导通第二开关(SW2)， 将电势VDD输入到所有第一锁存器电路(LAT1 1到LATl m)的控制端子。如此设置电势 VDD，使得在电势VDD被输入到第一锁存器电路(LAT1 1到LATl m)的控制端子的时候，使 第一锁存器电路(LAT1 1到LATl m)进入可以存储数字视频信号的状态。于是，可以在所 有第一锁存器电路(LAT1 1到LATl m)中同时存储数字视频信号。于是，可以在所有源极 信号线(SLine 1到SLine m)中同时输出通过转换第一数字视频信号产生的模拟信号或极 性被反转的信号。注意，可以任意地设定向源极信号线(SLine 1到SLine m)输出信号的 期间长度。根据上述操作，可以不驱动移位寄存器140而将对应于相同视频信号的模拟视频 信号(注意，针对每个源极信号线反转信号的极性)同时输出到所有的源极信号线(SLine 1到SLine m)。因此，可以将源极驱动器的功耗减小操作移位寄存器140所需的功耗。其他结构与图10中所示的源极驱动器相同，在此不再赘述。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的 视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。源极驱动器控制电路具有与实施模式2的图28B中所述的类似的结构。不过，与 图28B中所示的源极驱动器控制电路不同的是，在本实施模式的源极驱动器控制电路中， 视频信号为数字视频信号，对应于数字视频信号的每一位的信号被输入到多个图像信号输 入线。实施模式6实施模式6为对应于第二驱动方法和第六电路结构的实施模式。将参考图16、17 和18描述实施模式6。图16为示出了显示装置的源极驱动器结构的图示。图17和18为 示出了图16中所示的源极驱动器的驱动方法的时间图。在图16、17和18中，与图10、11 和12中相同的部分用相同的附图标记表示，在此不再赘述。图16中所示的源极驱动器具有如下特征其包括线路2601a和线路2601b，以取 代图10中所示的源极驱动器的线路2001。亦即，与图10中所示的源极驱动器不同的是，图 16中所示的源极驱动器具有两个线路，向该两个线路输入控制信号。将第一控制信号(在
26附图中由控制信号1表示)输入到线路2601a，而将第二控制信号(在附图中由控制信号2 表示)输入到线路2601b。输入到线路2601a的第一控制信号被输入到对应于奇数编号列(SLine 1、SLine 3···)中每个源极信号线的第一开关(SWl-a)的控制端子。输入到线路2601a的第一控制信 号的反信号被输入到对应于奇数编号列(SLine U SLine 3…)中每个源极信号线的第二 开关(SW2-a)的控制端子。第一控制信号的反转是通过反相器5002a执行的。输入到线路 2601b的第二控制信号被输入到对应于偶数编号列(SLine 2,SLine 4…)中每个源极信号 线的第一开关(SWl-b)的控制端子。输入到线路2601b的第二控制信号的反信号被输入到 对应于偶数编号列(SLine 2,SLine 4···)中每个源极信号线的第二开关(SW2_b)的控制端 子。第二控制信号的反转是通过反相器5002b执行的。当第一开关(SWl-a)被导通时，第 二开关(SW2_a)被切断，而当第二开关(SW2_a)被导通时，第一开关(SWl_a)被切断。当第 一开关(SWl-b)被导通时，第二开关(SW2-b)被切断，而当第二开关(SW2-b)被导通时，第 一开关(SWl-b)被切断。此外，在执行源极线反转驱动时，在第一开关(SWl-a)被导通的情 况下，第一开关(SWl-b)被切断。在第一开关(SWl-a)被切断的情况下，第一开关(SWl-b) 被导通。将参考图17描述正常驱动。在正常驱动中，由第一控制信号导通第一开关 (SWl-a)，而由第一控制信号的反信号切断第二开关(SW2_a)。此外，由第二控制信号导通 第一开关(SWl-b)，而由第二控制信号的反信号切断第二开关(SW2-b)。将触发脉冲输入到 移位寄存器150，通过从移位寄存器输出的抽样脉冲在第一锁存器电路(LAT1 1到LATl m) 中依次存储数字视频信号。将存储的数字视频信号转换成模拟视频信号以及将模拟视频信 号输出到源极信号线的操作与实施模式4相同，将不再赘述。接下来，将参考图18描述功率节省驱动。将对应于一行中的像素的数字视频信号 输出到第一锁存器电路(LAT1 1到LATl m)中的周期(在下文中称为一行抽样周期)被分 成上半段和下半段。数字视频信号被存储在对应于上半段和下半段之一的奇数编号列的第 一锁存器电路中，且数字视频信号被存储在对应于上半段和下半段中另一个中的偶数编号 列的第一锁存器电路中。在一行抽样周期的上半段和下半段中，通过改变输入的视频信号 的极性，可以执行源极线反转驱动。在本实施模式中，将描述这样的范例，其中，将数字视频 信号存储在对应于一行抽样周期的上半段中的奇数编号列的源极信号线的第一锁存器电 路中，而将数字视频信号存储在对应于其下半段中的偶数编号列的源极信号线的第一锁存 器电路中。在一行抽样周期的上半段中，由第一控制信号切断第一开关(SWl-a)而由第一控 制信号的反信号导通第二开关(SW2-a)。由第二控制信号导通第一开关(SWl-b)，而由第二 控制信号的反信号切断第二开关(SW2-b)。通过切断第一开关(SWl-a)，移位寄存器150的 输出端子与对应于奇数编号列中的源极信号线的第一锁存器电路(LAT1 1到LATl m)的控 制端子断开。在这个条件下，停止了输入到移位寄存器150的触发脉冲。于是，停止了对移 位寄存器150的驱动。由于第二开关(SW2_a)被导通，电源端子2003被连接到对应于奇数编号列中的 源极信号线的第一锁存器电路(LAT1 LLATl 3，…)的控制端子。电源端子2003被供以 预定电势VDD。因此，通过导通第二开关(SW2-a)，将电势VDD输入到对应于奇数编号列中
27的源极信号线的第一锁存器电路(LAT1 ULATl 3…)的控制端子。如此设置电势VDD，使 得在电势VDD被输入到第一锁存器电路(LAT1 1到LATl m)的控制端子的时候，η能够存 储输入到线路2402的数字视频信号。于是，数字视频信号可以同时存储在对应于奇数编 号列中的源极信号线的第一锁存器电路(LAT1 1, LATl 3…)中。在这种情况下，由于第 一开关(SWl-b)被导通，从对应于偶数编号列中的源极信号线的移位寄存器150输出的信 号(SRout 2，SRout 4…)被输入到对应于偶数编号列中的源极信号线的第一锁存器电路 (LAT1 LLATl 2…)的控制端子。由于未将触发脉冲输入到移位寄存器150，移位寄存器 150不输出抽样脉冲。因此，在对应于偶数编号列中的源极信号线的第一锁存器电路(LAT1 2，LATl 4…)中不存储新的视频信号。因此，仅有在一行抽样周期之前抽样的数字视频信 号被存储在对应于偶数编号列中的源极信号线的第一锁存器电路(LAT1 2，LAT14···)中。在一行周期的下半段中，由第一控制信号导通第一开关(SWl-a)而由第一控制信 号的反信号切断第二开关(SW2-a)。由第二控制信号切断第一开关(SWl-b)，而由第二控制 信号的反信号导通第二开关(SW2-b)。通过切断第一开关(SWl-b)，移位寄存器150的输出 端子与对应于偶数编号列中的源极信号线的第一锁存器电路(LAT1 2，LATl 4…)的控制 端子断开。在这个条件下，停止了输入到移位寄存器150的触发脉冲。于是，停止了对移位 寄存器150的驱动。由于第二开关(SW2_b)被导通，电源端子2003被连接到对应于偶数编号列中的源 极信号线的第一锁存器电路(LAT1 2，LATl 4，…)的控制端子。电源端子2003被供以预 定电势VDD。因此，通过导通第二开关(SW2-b)，将电势VDD输入到对应于偶数编号列中的 源极信号线的第一锁存器电路(LAT1 2, LATl 4…)的控制端子。于是，数字视频信号可以 同时存储在对应于偶数编号列中的源极信号线的第一锁存器电路(LAT1 2，LATl 4…)中。 在这种情况下，由于第一开关(SWl-a)被导通，从对应于奇数编号列中的源极信号线的移 位寄存器150输出的信号(SRout LSRout 3···)被输入到对应于奇数编号列中的源极信号 线的第一锁存器电路(LAT1 LLATl 3···)的控制端子。由于未将触发脉冲输入到移位寄存 器150，移位寄存器150不输出抽样脉冲。因此，在对应于奇数编号列中的源极信号线的第 一锁存器电路(LAT1 LLATl 3…)中不存储新的数字视频信号。因此，仅有在一行抽样周 期的上半段中抽样的数字视频信号被存储在对应于奇数编号列中的源极信号线的第一锁 存器电路(LAT1 1，LATl 3…)中。当在一行抽样周期的上半段和下半段之间改变被输入的数字视频信号的极性时， 可以执行源极线反转驱动。注意，可以任意地设定向源极信号线(SLine 1到SLine m)输 出信号的期间长度。图17和18的时间图示出了在如图18所示的功率节省驱动的情况下仅执行源极 线反转驱动的范例；不过，本发明不限于此。也可以在如图17所示的正常驱动中执行源极 线反转驱动。根据上述操作，可以不驱动移位寄存器150而将对应于相同数字视频信号的模拟 信号(注意，针对每个源极信号线反转信号的极性)同时输出到所有的源极信号线(SLine a到SLine m)。因此，针对驱动移位寄存器150所需的功耗可以将源极驱动器的功耗减少。其他结构与图10中所示的源极驱动器相同，在此不再赘述。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。源极驱动器控制电路具有与实施模式3的图28C中所示的类似的结构。不过，与 图28C中所示的源极驱动器控制电路不同的是，在本实施模式的源极驱动器控制电路中， 视频信号为数字视频信号，对应于数字视频信号的每一位的信号被输入到多个图像信号输 入线。实施模式7实施模式7为对应于第三驱动方法和第七电路结构的实施模式。将参考图19、20 和21描述实施模式7。图19为示出了显示装置的源极驱动器结构以及有选择地将源极驱 动器输出的信号输出到多个源极信号线的开关电路的图示。图20和21为示出了图19中 所示的源极驱动器和开关电路的驱动方法的时间图。在图19中所示的本实施模式的结构中，在具有任意结构的源极驱动器200的输出 部分中提供开关电路2700。在本实施模式的结构中，在向多个像素中一行中的所有像素输 入相同视频信号的情况下，不论是线顺序驱动或点顺序驱动，都无需驱动源极驱动器200， 把视频信号写入源极信号线中。作为一个范例，在图20和21的每副图中示出了点顺序驱 动的情况下的时间图。从源极驱动器200输出的视频信号可以是数字视频信号或模拟视频 信号。将参考图20描述正常驱动。在正常驱动中，由输入到线路2701的控制信号导通 第一开关(SWl)，而由控制信号的反信号切断第二开关(SW2)。控制信号的反转由反相器 5003执行。通过导通第一开关(SWl)，将源极驱动器的输出端子(在附图中由SDout 1到 SDoutm表示)连接到源极信号线(SLine 1到SLine m)。通过切断第二开关(SW2)，将被 保持在预定电势的线路2702从源极信号线(SLine 1到SLine m)断开。线路2702也被称 为输出信号线。触发脉冲被输入到源极驱动器200中包括的移位寄存器中，从源极驱动器 200的输出端子(SDout 1到SDout m)依次输出视频信号。所输出的视频信号被输入到源 极信号线(SLine 1到SLine m)。将参考图21描述功率节省驱动。在功率节省驱动中，由控制信号切断第一开关 (SWl)，而由控制信号的反信号导通第二开关(SW2)。通过切断第一开关(SWl)，使源极驱动 器200的输出端子从源极信号线(SLine 1到SLine m)断开。在这个条件下，停止了被输 入到源极驱动器200中包括的移位寄存器的触发脉冲。于是，停止了对源极驱动器200的 驱动。通过导通第二开关(SW2)，将施加到线路2702的预定电势同时输入到所有的源极信 号线(SLine 1到SLine m)。当把预定电势设置成在一行中的像素中对应于彼此相等的视 频信号时，可以将相同的视频信号同时输入到所有的源极信号线(SLine 1到SLine m)。注 意，可以任意地设定向源极信号线(SLinel到SLine m)输出信号的期间长度。根据上述操作，可以无需驱动源极驱动器200而将相同的视频信号同时输出到所 有的源极信号线(SLine 1到SLine m)。因此，可以将功耗减少驱动源极驱动器200所需的 功耗。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的 视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。
29
用于控制本实施模式的开关电路2700的控制电路具有类似于实施模式1的图28A 中所示的源极驱动器控制电路的结构。不过，与图28A中所示的源极驱动器控制电路不同 的是，在本实施模式的开关电路2700中，从判决电路1903输出的控制信号被输入到开关电 路2700而不是源极驱动器200，且对应于视频信号的输出信号被输入到开关电路2700的线 路 2702。实施模式8实施模式8为对应于第三驱动方法和第八电路结构的实施模式。将参考图22、23 和24描述实施模式8。图22为示出了显示装置的源极驱动器210的结构以及有选择地将 源极驱动器210的信号输出输出到多个源极信号线的开关电路2800的图示。图23和24 为示出了图22中所示的源极驱动器210和开关电路2800的驱动方法的时间图。在图22、 23和24中，与图19、20和21相同的部分用相同附图标记表示，将不再赘述。在图22中所示的本实施模式的结构中，在具有任意结构的源极驱动器210的输出 部分中提供开关电路2800。在本实施模式的结构中，在向多个像素中一行中的所有像素输 入相同视频信号的情况下，不论是线顺序驱动或点顺序驱动，都无需驱动源极驱动器210， 把视频信号写入源极信号线中。作为一个范例，在图23和24的每幅图中示出了点顺序驱动 的情况下的时间图。从源极驱动器输出的视频信号可以是数字视频信号或模拟视频信号。图22中所示的开关电路2800具有这样的特征，即，提供两个线路2802a和2802b 代替图19中所示的开关电路2700的线路2702。具体而言，与图19中所示的开关电路2700 不同的是，在图22中所示的开关电路2800中提供对应于输出信号线的两个线路。通过第二 开关(SW2)将奇数编号列中的每个源极信号线(SLine 1，SLine 3…)连接到线路2802a， 而将偶数编号列中的每个源极信号线(SLine 2, SLine 4…)连接到线路2802b。将参考图23描述正常驱动。在正常驱动中，由输入到线路2701的控制信号导通第 一开关(SWl)，而由输入到线路2701的控制信号的反信号切断第二开关(SW2)。控制信号 的反转由反相器5003执行。通过导通第一开关(SWl)，将源极驱动器210的输出端子(在 附图中由SDout 1到SDout m表示)连接到源极信号线(SLine 1到SLine m)。通过切 断第二开关(SW2)，将被保持在预定电势的线路2802a或2802b从源极信号线(SLine 1到 SLine m)断开。触发脉冲被输入到源极驱动器210中的移位寄存器中，从源极驱动器210 的输出端子(SDout 1到SDout m)依次输出视频信号。所输出的视频信号被输入到源极信 号线(SLine 1 到 SLine m)。将参考图24描述功率节省驱动。在功率节省驱动中，由控制信号切断第一开关 (SWl)，而由控制信号的反信号导通第二开关(SW2)。通过切断第一开关(SWl)，使源极驱动 器210的输出端子从源极信号线(SLine 1到SLine m)断开。在这个条件下，停止了被输 入到源极驱动器210中包括的移位寄存器的触发脉冲。于是，停止了对源极驱动器210的 驱动。提高导通第二开关(SW2)，施加到线路2802a的预定第一电势被同时输入到奇数编 号列中的源极信号线，而施加到线路2802b的预定第二电势被同时输入到偶数编号列中的 源极信号线。当使预定第二电势具有预定第一电势的反极性且将预定第一电势设置成对应 于在一行中的像素中相等的视频信号时，可以同时将相同的视频信号输入到所有源极信号 线(SLine 1到SLine m)中且可以执行源极线反转驱动。注意，可以任意地设定向源极信 号线(SLine 1到SLine m)输出信号的期间长度。
根据上述操作，可以不驱动源极驱动器210而将相同的视频信号(注意在每个源 极信号线中反转其极性)输出到所有源极信号线(SLine 1到SLine m)。因此，可以将功耗 减少驱动源极驱动器210所需的功耗。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的 视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。在本实施模式中，用于控制开关电路2800的控制电路具有类似于实施模式2的图 28B中所示的源极驱动器控制电路的结构。不过，与图28B中所示的源极驱动器控制电路不 同的是，在本实施模式的开关电路2800中，从判决电路1903输出的控制信号被输入到开关 电路2800而不是源极驱动器，且对应于视频信号的输出信号被输入到开关电路2800的线 路 2802a和 2802b。实施模式9实施模式9为对应于第三驱动方法和第九电路结构的实施模式。将参考图25、26 和27描述实施模式9。图25为示出了显示装置的源极驱动器220的结构以及有选择地将 源极驱动器220的信号输出输出到多个源极信号线的开关电路2900的图示。图26和27 为示出了图25中所示的源极驱动器220和开关电路2900的驱动方法的时间图。在图25、 26和27中，与图19、20和21相同的部分用相同附图标记表示，将不再赘述。在图25中所示的本实施模式的结构中，在具有任意结构的源极驱动器220的输出 部分中提供开关电路2900。在本实施模式的结构中，在向多个像素中一行中的所有像素输 入相同视频信号的情况下，不论是行顺序驱动或点顺序驱动，都无需驱动源极驱动器220， 把视频信号输入到源极信号线中。作为一个范例，在图26和27的每副图中示出了点顺序 驱动的情况下的时间图。从源极驱动器220输出的视频信号可以是数字视频信号或模拟视 频信号。图25中所示的开关电路2900具有这样的特征，即提供两个线路2901a和2901b 代替图19中所示的开关电路2700的线路2701，向线路2901a和2901b输入控制信号。输入到线路2901a的第一控制信号被输入到对应于奇数编号列中每个源极信号 线(SLine USLine 3…)的第一开关(SWl_a)的控制端子。输入到线路2901a的第一控制 信号的反信号被输入到对应于奇数编号列中每个源极信号线(SLine U SLine 3…)的第 二开关(SW2-a)的控制端子。第一控制信号的反转是通过反相器5003a执行的。输入到线 路2901b的第二控制信号被输入到对应于偶数编号列中每个源极信号线(SLine 2、SLine 4···)的第一开关(SWl-b)的控制端子。输入到线路2901b的第二控制信号的反信号被输入 到对应于偶数编号列中每个源极信号线(SLine 2,SLine 4···)的第二开关(SW2_b)的控制 端子。第二控制信号的反转是通过反相器5003b执行的。当第一开关(SWl-a)被导通时，第 二开关(SW2_a)被切断，而当第二开关(SW2_a)被导通时，第一开关(SWl_a)被切断。当第 一开关(SWl-b)被导通时，第二开关(SW2-b)被切断，而当第二开关(SW2-b)被导通时，第 一开关(SWl-b)被切断。此外，在执行源极线反转驱动时，在第一开关(SWl-a)被导通的情 况下，第一开关(SWl-b)被切断。在第一开关(SWl-a)被切断的情况下，第一开关(SWl-b) 被导通。将参考图26描述正常驱动。在正常驱动中，由第一控制信号导通第一开关
31(SWl-a)，而由第一控制信号的反信号切断第二开关(SW2_a)。此外，由第二控制信号导通第 一开关(SWl-b)，而由第二控制信号的反信号切断第二开关(SW2_b)。将触发脉冲输入到 源极驱动器220的移位寄存器。源极驱动器220依次从输出端子(SDout 1到SDout m)输 出视频信号。所输出的视频信号被输入到源极信号线(SLine 1到SLine m)。接下来，将参考图27描述功率节省驱动。一行周期被分成上半段和下半段。在 上半段和下半段之一中将视频信号输出到奇数编号列中的源极信号线(SLine 1，SLine 3···)，而在另一个中将视频信号输出到偶数编号列中的源极信号线(SLine 2, SLine 4…)。 在一行周期的上半段和下半段中，通过改变输入到线路2901a和2901b的视频信号的极性， 可以执行源极线反转驱动。在本实施模式中，将描述这样的范例，其中，在一行周期的上半 段中将视频信号输出到奇数编号列中的源极信号线(SLine 1, SLine 3…)，而在其下半段 中将视频信号输出到偶数编号列中的源极信号线(SLine 2, SLine 4…)。在一行周期的上半段中，由第一控制信号切断第一开关(SWl-a)而由第一控制信 号的反信号导通第二开关(SW2-a)。由第二控制信号导通第一开关(SWl-b)，而由第二控制 信号的反信号切断第二开关(SW2-b)。通过切断第一开关(SWl-a)，将源极驱动器220的输 出端子从奇数编号列中的源极信号线(SLine LSLine 3…)断开。在这个条件下，停止了 被输入到源极驱动器220中的移位寄存器的触发脉冲。于是，停止了对源极驱动器220的 驱动。由于第二开关(SW2_a)被导通，线路2702被连接到奇数编号列中的源极信号线 (SLine LSLine 3…)。施加到线路2702的预定电势被同时输入到奇数编号列中的源极信 号线。当把预定电势设置成在一行中的像素中对应于相等的视频信号时，可以将相同的视 频信号同时输入到奇数编号列中的源极信号线(SLine LSLine 3…)。在这种情况下，由于第一开关(SWl-b)被导通，从对应于偶数编号列中的源极信 号线的输出端子输出的信号(SDout 2，SDout 4…)被输入到偶数编号列中的源极信号线 (SLine 2, SLine 4…)。由于不向源极驱动器220的移位寄存器输入触发脉冲，移位寄存器 220不输出抽样脉冲。因此，不向偶数编号列中的源极信号线输出新的视频信号。在一行周期的下半段中，由第一控制信号导通第一开关(SWl-a)而由第一控制信 号的反信号切断第二开关(SW2-a)。由第二控制信号切断第一开关(SWl-b)，而由第二控制 信号的反信号导通第二开关(SW2-b)。通过切断第一开关(SWl-b)，将源极驱动器220的输 出端子从偶数编号列中的源极信号线(SLine 2, SLine 4…)断开。在这个条件下，停止了 被输入到源极驱动器220中的移位寄存器的触发脉冲。于是，停止了对源极驱动器220的 驱动。由于第二开关(SW2_b)被导通，线路2702被连接到偶数编号列中的源极信号线 (SLine 2, SLine 4…)。施加到线路2702的预定电势被同时输入到偶数编号列中的源极信 号线。当把预定电势设置成在一行中的像素中对应于相等的视频信号时，可以将相同的视 频信号同时输入到偶数编号列中的源极信号线(SLine 2, SLine 4…)。在这种情况下，由于第一开关(SWl-a)被导通，从对应于奇数编号列中的源极信 号线的输出端子输出的信号(SDout 1, SDout 3…)被输入到奇数编号列中的源极信号线 (SLine LSLine 3…)。由于不向源极驱动器220的移位寄存器输入触发脉冲，移位寄存器 不输出抽样脉冲。因此，不向奇数编号列中的源极信号线输出新的视频信号。
当在一行周期的上半段和下半段之间改变输入到线路2702的预定电势的极性 时，可以执行源极线反转驱动。注意，可以任意地设定向源极信号线(SLine 1到SLine m) 输出信号的期间长度。图26和27的时间图示出了在如图27所示的功率节省驱动的情况下仅执行源极 线反转驱动的范例；不过，本发明不限于此。也可以在如图26所示的正常驱动中执行源极 线反转驱动。根据上述操作，可以不驱动源极驱动器220而将相同的视频信号(注意在每个源 极信号线中反转其极性)输出到所有源极信号线(SLine 1到SLine m)。因此，可以将功耗 减少驱动源极驱动器220所需的功耗。通过上述正常驱动或功率节省驱动，输入到源极信号线(SLine 1到SLine m)的 视频信号被输入到显示装置中所包括的多个像素的一行中的像素。以同样的方式通过正常 驱动或功率节省驱动将视频信号输入到所有行中的多个像素，使得多个像素显示图像。在本实施模式中，用于控制开关电路2900的控制电路具有类似于实施模式3的图 28C中所示的源极驱动器控制电路的结构。不过，与图28C中所示的源极驱动器控制电路 不同的是，在本实施模式的开关电路2900中，从判决电路1907输出的第一和第二控制信号 被输入到开关电路2900而不是源极驱动器220，且对应于视频信号的输出信号被输入到开 关电路2900的线路2702。实施模式10将参考图29A和29B在实施模式10中描述其上形成有多个像素的屏板的范例。在 图29A中，屏板101包括像素部分501，像素部分501包括设置成矩阵形式的多个像素500。 像素部分501可以具有有源矩阵结构，在该结构中在每个像素500中提供诸如薄膜晶体管 的开关元件。作为像素500的显示介质，可以提供诸如电致发光元件的发光元件，或者可以 提供液晶元件。 此外，如图29B所示，可以在其上形成像素部分501的同一基板上方提供用于驱动 像素部分501的驱动电路。在图29B中，与图29A中相同的部分用相同的附图标记表示，将 不再赘述。在图29B中，提供源极驱动器503和栅极驱动器504作为驱动电路。此外，本发 明不限于此，除了源极驱动器503和栅极驱动器504之外还可以提供其他驱动电路。可以 在其他基板上提供驱动电路，且可以在其上形成像素部分501的基板上安装驱动电路。例 如，可以利用薄膜晶体管在玻璃基板上形成像素部分501，而可以在单晶基板上形成驱动电 路，可以通过COG(玻璃上芯片)技术将驱动电路的IC芯片连接至玻璃基板。或者，可以通 过TAB(带式自动接合)技术或利用印刷线路板将IC芯片连接至玻璃基板。此外，可以利用由和像素500中包括的薄膜晶体管相同的工艺形成的薄膜晶体 管，在其上形成有像素部分501的同一基板上形成驱动电路。可以利用多晶半导体或非晶 半导体形成每个薄膜晶体管的沟道形成区。可以与实施模式1到实施模式9自由组合来实施本实施模式。实施模式11图30A中示出了在图29A和29B的每幅中所示出的像素部分501的结构范例(在 下文中称为第一像素结构)。像素部分501包括多个源极信号线S1到Sp (ρ为自然数)；与 多个源极信号线S1到Sp交叉提供的多个扫描线G1到Gq(q为自然数)；以及像素600，每个像素提供于源极信号线S1到Sp和扫描线G1到Gq的每个交点中。图30A的每一像素600的结构在图30B中示出。图30B示出了形成于多个源极信 号线S1到Sp中的一个信号线Sx (X为小于等于ρ的自然数)与多个扫描线G1到Gq中的一 个扫描线 (7为小于等于q的自然数)的交点处的一个像素600。像素600包括第一晶体 管601、第二晶体管602、电容器元件603和发光元件604。在本实施模式中，例如，将具有一 对电极且通过在该对电极之间馈送电流而发光的元件用作发光元件604。此外，可以将第二 晶体管602的寄生电容等积极地用作电容器元件603。第一晶体管601和第二晶体管602 的每一个都可以是η沟道晶体管或ρ沟道晶体管。作为像素600中包括的晶体管，可以使 用薄膜晶体管。第一晶体管601的栅极连接到扫描线Gy。第一晶体管601的源极和漏极之一连接 到源极信号线Sx，而另一个连接到第二晶体管602的栅极和电容器元件603的电极之一。 电容器元件603的另一个电极连接到被施加了电势V3的端子605。第二晶体管602的源极 和漏极之一连接到发光元件604的电极之一，第二晶体管602的源极和漏极的另一个连接 到被供以电势V2的端子606。发光元件604的另一个电极连接到被施加了电势V1的端子 607。将描述图30A和30B中所示的像素部分501的显示方法。选择多个扫描线G1到Gq之一，在选择扫描线的同时，将图像信号输入到多个源极 信号线S1到Sp的全部。于是，图像信号被输入到像素部分501的一行中的像素中。依次选 择多个扫描线G1到Gq，执行同样的操作以向像素部分501的所有像素600输入图像信号。将描述像素600的如下操作选择多个扫描线G1到Gq中的一个扫描线Gy，并从多 个源极信号线S1到Sp中的一个源极信号线Sx输入图像信号。在选择扫描线Gy的时候，第 一晶体管601变成导通状态。晶体管的导通状态表示源极和漏极处于导电状态的状态。晶 体管的截止状态表示源极和漏极处于非导电状态的状态。当第一晶体管601变成导通状态 时，输入到源极信号线Sx的图像信号通过第一晶体管601被输入到第二晶体管602的栅极。 基于输入到第二晶体管602的图像信号选择第二晶体管602的导通状态或截止状态。当第 二晶体管602变成导通状态时，第二晶体管602的漏极电流流经发光元件604，使得发光元 件604发光。保持电势V2和电势V3,使得当第二晶体管602变成导通状态时，始终保持恒定的 电势差。可以将电势V2设置成等于电势V3。当把电势V2设置成等于电势V3时，可以将端 子605和端子606连接至相同的线路。在选择发光元件604发光时，可以将电势V1和电势 V2设定为具有特定电势差。于是，向发光元件604馈送电流，使发光元件604发光。可以与实施模式1到实施模式10自由组合来实施本实施模式。实施模式12图31A中示出了与实施模式11中所示的第一像素结构不同的、图29A和29B的每 幅中所示的像素部分501的结构范例(在下文中称为第二像素结构)。像素部分501包括 多个源极信号线S1到Sp(ρ为自然数)；与所述多个源极信号线S1到Sp交叉提供的多个扫 描线G1到Gq (q为自然数)和多个扫描线R1到Rq ；以及每个均在源极信号线S1到Sp和扫描 线G1到Gq的每个交点提供的像素700。图31A的每一像素700的结构在图31B中示出。图31B示出了形成于多个源极信号线S1到Sp中的一个信号线Sx (χ为小于等于P的自然数)与多个扫描线G1到Gq和多个扫 描线R1到Rq中的一个扫描线Gy(y为小于等于q的自然数)的交点处的一个像素700。注 意，图31B所示的像素中，与图30A的像素中相同的部分用相同的附图标记表示，将不再赘 述。与图30B中所示的像素600不同的是，图31B中所示的像素700具有第三晶体管701。 晶体管701可以是η沟道晶体管或ρ沟道晶体管。作为像素700中包括的晶体管，可以使 用薄膜晶体管。第三晶体管701的栅极连接到扫描线Ry。第三晶体管701的源极和漏极之一连接 到第二晶体管602的栅极和电容器元件603的一个电极，第三晶体管701的另一个连接到 被施加了电势V4的端子702。将描述图31A和31B中所示的像素部分501的显示方法。使发光元件604发光的方法与实施模式11中所述的方法相同。图31A和31B的 每幅中所示的像素结构具有一个特征，即，由于每一像素700都具有扫描线Ry和第三晶体 管701，因此可以不管是否从源极信号线Sx输入了图像信号，使像素700的发光元件604不 发光。通过输入到扫描线Ry的信号可以设置像素700的发光元件604的发光时间。于是， 通过依次选择扫描线G1到Gq，可以设置短于选择全部扫描线G1到Gq的期间的发光周期。因 此，在通过时间分割灰度级方法显示图像的情况下，可以设置短的子帧周期，因此，可以表 达高灰度级。可以这样设置电势V4，使得在第三晶体管701变成导通状态时，第二晶体管602变 成截止状态。例如，可以如此设置电势V4，使得当第三晶体管701变成导通状态时，使电势 V4与电势V3相等。通过使电势V4等于电势V3，可以释放存储在电容器元件603中的电荷， 通过将第二晶体管602的源极和栅极之间的电压设置成零，可以使第二晶体管602处于截 止状态。此外，在使电势V3等于电势V4的时候，可以使端子605和端子702连接至相同线 路。第三晶体管701不限于图31B中所示的位置。例如，可以将第三晶体管701放置 为与第二晶体管602串联。在这种结构中，通过输入到扫描线Ry的信号使第三晶体管701 处于截止状态，停止了流经发光元件604的电流，从而可以使发光元件604不发光。可以用二极管替代图31B中所示的第三晶体管701。用二极管替代第三晶体管701 的像素结构在图31C中示出。在图31C中，与图31B中相同的部分用相同的附图标记表示， 将不再赘述。二极管771的一个电极连接到扫描线Ry，二极管771的另一个电极连接到第 二晶体管602的栅极和电容器元件603的一个电极。在二极管771中，电流从一个电极到另一个电极流经该二极管。将第二晶体管602 设置成P沟道晶体管。通过增大二极管771的一个电极的电势，增大了第二晶体管602的 栅极的电势，从而可以使第二晶体管602处于截止状态。图31C示出了二极管771的结构，其中，电流从连接至扫描线Ry的一个电极流到连 接至第二晶体管602的栅极的另一个电极，且第二晶体管602为ρ沟道晶体管；不过，本发 明不限于这一结构。二极管771可以具有这样的结构，其中，电流从连接至第二晶体管602 的栅极的一个电极流到连接至扫描线Ry的另一个电极，且第二晶体管602为η沟道晶体管。 在第二晶体管602为η沟道晶体管的情况下，通过降低二极管771的电极之一的电势，降低 了第二晶体管602的栅极的电势，因此，可以使第二晶体管602处于截止状态。
作为二极管771，可以使用具有二极管连接的晶体管。具有二极管连接的二极管表 示漏极和栅极彼此连接的晶体管。作为具有二极管连接的晶体管，可以使用P沟道晶体管 或η沟道晶体管。可以与实施模式1到实施模式11自由组合来实施本实施模式。实施模式13图36Α中示出了图29Α和29Β的每幅中所示的像素部分501的结构范例(在下文 中称为第三像素结构)。像素部分501包括多个源极信号线S1到Sp(ρ为自然数)；与所述 多个源极信号线S1到Sp交叉提供的多个扫描线G1到Gq(q为自然数)；以及每个均在源极 信号线S1到Sp和扫描线G1到Gq的每个交点提供的像素600。图36A的每一像素600的结构在图36B中示出。图36B示出了形成于多个源极信 号线S1到Sp中的一个信号线Sx (X为小于等于ρ的自然数)与多个扫描线G1到Gq中的一 个扫描线Gy(y为小于等于q的自然数)的交点处的一个像素600。注意，在每行中提供电 容线Q1。像素600包括晶体管4601、液晶元件4602和电容器元件4603。晶体管4601可以 是η沟道晶体管或P沟道晶体管。作为像素600中包括的晶体管，可以使用薄膜晶体管。第一晶体管4601的栅极连接到扫描线Gy。第一晶体管4601的源极和漏极之一连 接到源极信号线Sx，而另一个连接到液晶元件4602的电极之一和电容器元件4603的电极 之一。液晶元件4602的另一个电极连接到被施加了电势Vtl的端子4604。电容器元件4603 的另一个电极连接到电容线Q。电容线Ctl被施加以与施加到端子4604的电势Vtl相同的电 势。将描述图36A和36B中所示的像素部分501的显示方法。选择多个扫描线G1到Gq之一，在选择扫描线的同时，将图像信号输入到多个源极 信号线S1到Sp的全部。于是，图像信号被输入到像素部分501的一行中的像素中。依次选 择多个扫描线G1到Gq，执行同样的操作以向像素部分501的所有像素600输入图像信号。将描述一个像素600的如下操作选择多个扫描线G1到Gq中的一个扫描线Gy，并 从多个源极信号线S1到Sp中的一个源极信号线Sx输入图像信号。在选择扫描线Gy的时 候，第一晶体管4601变成导通状态。晶体管的导通状态表示源极和漏极处于导电状态的 状态。晶体管的截止状态表示源极和漏极处于非导电状态的状态。当晶体管4601变成导 通状态时，输入到源极信号线Sx的图像信号通过晶体管4601被输入到液晶元件4602的一 个电极和电容器元件4603的一个电极。于是，向液晶元件4602的一对电极施加电压(其 对应于输入图像信号的电势和端子4604的电势Vtl之间的电势差)，因此，改变了液晶元件 4602的透射率。可以与实施模式1到实施模式10自由组合而实施本发明。实施模式14将展示根据本发明的显示装置的源极驱动器的一部分的布局范例。具体而言，在 图41中示出了图1中所示的电路图的源极驱动器的一部分的布局范例。在源极驱动器中，设置了晶体管4101、晶体管4102、晶体管4103、晶体管4104、晶 体管4105和晶体管4106。晶体管4101对应于图1的第一开关SW1。晶体管4102对应于 图1的第二开关SW2。晶体管4103和晶体管4104构成了图1的反相器5001。晶体管4105 和晶体管4106构成了模拟开关，该模拟开关对应于图1的第三开关(ASW 1到ASW m)。
将描述图41中所示的源极驱动器的连接关系。注意，在每个晶体管中，源极和漏 极之一被称为第一端子，另一个被称为第二端子。晶体管4101的第一端子连接到输入端子 4107，晶体管4101的第二端子连接到晶体管4102的第二端子、晶体管4103的第二端子、晶 体管4104的第二端子和晶体管4106的栅极。晶体管4101的栅极连接到线路4108。晶体 管4102的第一端子连接到线路4110，晶体管4102的栅极连接到线路4109。晶体管4103 的第一端子连接到线路4110，晶体管4103的第二端子连接到晶体管4104的第二端子和晶 体管4105的栅极。晶体管4104的第一端子连接到线路4111。晶体管4105的第一端子连 接到线路4112，晶体管4105的第二端子连接到晶体管4106的第二端子和输出端子4113。 晶体管4106的第一端子连接到线路4112。注意，输入端子4107连接到图1的移位寄存器100的输出端子。线路4108对应 于图1的线路2001。线路4109对应于图1中通过反相器5002连接至线路2001的线路。 线路4110对应于图1的电源端子2003。此外，在图41中，线路4110还充当着供应图1的 反相器5001的高功率电势的线路。线路4111充当着供应图1的反相器5001的小功率电 势的线路。线路4112对应于图1的线路2002。输出端子4113连接到图1的源极信号线 (SLine 1 到 SLine m)。当源极驱动器中包括的每个晶体管都具有顶部栅极结构时，在绝缘表面上方按照 如下顺序堆叠半导体层4114、栅极绝缘膜、充当着栅电极的线路4115、层间绝缘膜和充当 着源电极和漏电极的线路4116。当源极驱动器中包括的每个晶体管都具有底部栅极结构 时，在绝缘表面上方按照如下顺序堆叠充当着栅电极的线路4115、栅极绝缘膜、半导体层 4114、层间绝缘膜和充当着源电极和漏电极的线路4116。注意，在顶栅极结构或底栅极结构 的任一种情况下，通过接触4117将半导体层4114和线路4116彼此连接。注意，晶体管4101可以是ρ沟道型或η沟道型。晶体管4102可以是ρ沟道型或 η沟道型。晶体管4103为ρ沟道型，晶体管4104为η沟道型。晶体管4105可以是ρ沟道 型或η沟道型。在晶体管4105为ρ沟道型的情况下，晶体管4106为η沟道型，而在晶体管 4105为η沟道型的情况下，晶体管4106为ρ沟道型。注意，可以将线路4110的宽度设置为大于线路4111的宽度。当正常驱动变为功 率节省驱动时，导通所有的晶体管4102，因此，通过线路4110瞬时流过大量电流。因此，通 过使线路4110的宽度大于线路4111的宽度，可以减小线路4110的电阻，从而能够有利地 将正常驱动变为功率节省驱动。此外，在线路4112和移位寄存器100之间提供线路4111。于是，线路4111充当着 屏蔽材料，以便防止移位寄存器100受到提供给线路4112的视频信号的电势的变化造成的 不利影响。此外，可以与实施模式1到实施模式13自由组合来实施本实施模式。实施例1在该实施例中将描述实际形成像素的范例。图32Α和32Β为实施模式11和实施 模式12中所述的像素的横截面图。将展示这样的范例，其使用TFT作为布置于像素中的 开关元件，使用发光元件作为布置于像素中的显示介质。在图32Α和32Β的每幅中，附图标记1000表示基板，1001表示基膜，1002表示半 导体层，1102表示半导体层，1003表示第一绝缘膜，1004表示栅电极，1104表示电极，1005表示第二绝缘膜，1006表示电极，1007表示第一电极，1008表示第三绝缘膜，1009表示发光 层，1010表示第二电极。附图标记1100表示TFT，1011表示发光元件，1101表示电容器元 件。在图32A和32B的每幅中，TFT 1100和电容器元件1101被示意性地显示为构成像素 的元件。将描述图32A的结构。作为基板1000，例如可以使用钡硼硅玻璃或铝硼硅玻璃的玻璃基板；石英基板； 陶瓷基板等。此外，可以使用含有不锈钢的金属基板或其上形成有绝缘膜的半导体基板。可 以通过诸如CMP技术的抛光平坦化基板1000的表面。作为基膜1001，可以使用诸如氧化硅、氮化硅和氧氮化硅的绝缘膜。提供基膜 1001允许防止基板1000中所含的诸如Na或碱土金属的碱金属扩散到半导体层1002中并 防止TFT 1100的特性受到碱金属或碱土金属的不利影响。在图32A和32B的每幅中，基膜 1001包括单层结构。或者，可以将基膜1001形成为具有两个或更多层。此外，在使用石英 基板等(其不受杂质扩散的不利影响)的情况下，不必在其上提供基膜1001。作为半导体层1002和半导体层1102，可以使用已经被处理为预定形状的晶态半 导体膜或非晶半导体膜。可以通过晶化非晶半导体膜获得晶态半导体膜。作为结晶方法， 可以使用激光结晶方法、使用RTA或退火炉的热结晶方法、使用促进结晶的金属元素的热 结晶方法等。半导体层1002包括沟道形成区和一对杂质区，杂质区添加了赋予一种导电类 型的杂质元素。此外，可以在沟道形成区和一对杂质区之间提供添加了低浓度杂质元素的 杂质区(LDD区)。于是，半导体层1102可以具有这样的结构，其中，整体加入用于赋予一种 导电性的杂质元素。作为第一绝缘膜1003，可以使用氧化硅、氮化硅、氧氮化硅等。可以使用单层或堆 叠多层形成第一绝缘膜1003。注意，可以将含氢膜用作第一绝缘膜1003，从而氢化半导体层1002。作为栅电极1004和电极1104，可以使用由从Ta、W、Ti、Mo、Al、Cu、Cr和Nd中选 择的一种元素或含有这些元素的合金或化合物。此外，可以将栅电极1004和电极1104的 每个形成为具有单层结构或叠层结构。TFT 1100包括半导体层1002、栅电极1004和插置在半导体层1002和栅电极1004 之间的第一绝缘膜1003。在图32A和32B的每幅中，作为构成像素的TFT，仅示出了连接到 发光元件1011的第一电极1007的TFT 1100。或者，像素可以包括多个TFT。此外，在该实 施例中将顶栅极晶体管示为TFT 1100;不过，TFT 1100可以是具有半导体层下方的栅电极 的底栅极晶体管或具有半导体层上方和下方的栅电极的双栅极晶体管。电容器元件1101使用第一绝缘膜1003作为介电体且包括半导体层1102和电极 1104，它们作为一对电极彼此面对，同时在其间夹置有第一绝缘膜1003。此外，图32A和 32B的每幅都示出了这样的范例，其中，将与TFT 1100的半导体层1002同时形成的半导体 层1102用作像素的电容器元件的一对电极之一且将与TFT 1100的栅电极1004同时形成 的电极1104用作一对电极的另一个；不过，本发明不限于此结构。作为第二绝缘膜1005，可以使用单层或叠层的无机绝缘膜或有机绝缘膜。作为无 机绝缘膜，可以使用通过CVD形成的氧化硅膜，通过SOG(玻璃上旋涂)方法形成的氧化硅 膜等。作为有机绝缘膜，可以使用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正性光 敏有机树脂、负性光敏有机树脂等形成的膜。
作为第二绝缘膜1005，可以使用包括由硅(Si)和氧(0)键构成的框架结构的材 料。作为这种材料的替代，使用至少含有氢的有机基团(例如烷基和芳香烃)。作为替代， 可以使用氟代基。此外，作为替代，可以采用至少含有氢的有机基和氟代基两者。此外，可以用高密度等离子体处理第二绝缘膜1005的表面以使之氮化。通过用 例如2. 45GHz的高频微波产生高密度等离子体。注意，作为高密度等离子体，使用电子密 度为IO11CnT3或更高、电子温度为0. 2eV或更高且2. OeV或更低(更优选地，0. 5eV或更高 且1.5eV或更低)的高密度等离子体。由于具有上述低电子温度特征的高密度等离子体具 有低动能活性中心，可以以比常规等离子体处理更少的等离子体损伤形成具有更少缺陷的 膜。在高浓度等离子体处理中，将基板1000的温度设置为350到450°C。此外，在产生高密 度等离子体的设备中，将用于产生微波的天线和基板1000之间的距离设置成20mm或更大 且80mm或更小(优选地，20mm或更大且60mm或更小)。在含有氮气(N)和稀有气体(包括He、Ne、Ar、Kr和Xe的至少任一种)的气氛； 或含有氮气、氢气(H)和稀有气体的气氛，或含有NH3和稀有气体的气氛下，执行上述等离 子体处理以氮化第二绝缘膜1005的表面。在通过高密度等离子体氮化处理形成的第二绝 缘膜1005的表面中，混合了 H或诸如He、Ne、Ar、Kr或Xe的元素。例如，氧化硅膜或氮氧 化硅膜被用作第二绝缘膜1005并经受高密度等离子体的氮化处理以形成氮化硅膜。可以 利用这样形成的氮化硅膜中所含的氢来氢化TFT 1100的半导体层1002。此外，可以将氢化 处理与上述使用第一绝缘膜1003中所含的氢的氢化处理结合。此外，可以在通过上述高密度等离子体处理形成的氮化物膜上形成绝缘膜以用作 第二绝缘膜1005。作为电极1006，可以使用从Al、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中选择的元素；或含 有这些元素的合金。此外，电极1006可以形成为具有单层结构或叠层结构。可以将第一电极1007和第二电极1010之一或两者形成为透明电极。作为透明电 极，可以使用含有氧化钨的氧化铟(IWO)、含有氧化钨的氧化铟锌(IWZO)、含有氧化钛的氧 化铟(ITiO)、含有氧化钛的氧化铟锡(ITTiO)等。当然，也可以使用氧化铟锡(ITO)、氧化 铟锌(IZO)、加有氧化硅的氧化铟锡(ITSO)等。此外，发光元件被分为通过施加直流电压而发光的发光元件(在下文中称为直流 驱动发光元件)和通过施加交流电压而发光的发光元件(在下文中称为交流驱动发光元 件)。优选利用多个具有不同功能的层，例如空穴注入/输运层、发光层和电子注入/输 运层形成直流驱动发光元件。空穴注入/输运层优选使用具有空穴输运特性的有机化合物材料以及相对于有 机化合物材料表现出电子接收特性的无机化合物材料形成。通过这样的结构，在通常几乎 没有内部载流子的有机化合物中产生很多空穴载流子，从而可以获得极为优异的空穴注入 /输运特性。这一有利效应使得能够与常规发光元件相比降低驱动电压。此外，可以增大空 穴注入/输运层的厚度而不增大驱动电压，由此防止由于粉尘等造成发光元件短路。作为具有空穴输运特性的有机化合物，可以给出4，4'，4〃 -三[N-(3-甲基苯 基)-N-苯基胺基]三苯胺(缩写MTDATA)、1，3，5-三[N，N- 二(m-甲苯基)氨基]苯(缩 写m-MTDAB)、N，N' - 二苯基-N，N'-双(3-甲基苯基)-1，Γ - 二苯基-4，4' -二胺
39(缩写TPD)、4，4'-双[N-(1-萘基)-N-苯基胺基]二苯基(缩写NPB)等。不过，本发 明不仅限于此。作为具有电子接收特性的无机化合物材料，可以给出氧化钛、氧化锆、氧化钒、氧 化钼、氧化钨、氧化铼、氧化钌、氧化锌等。具体而言，由于氧化钒、氧化钼、氧化钨和氧化铼 可以容易地在真空蒸镀中处理，它们更为优选。使用具有电子输运特性的有机化合物材料形成电子注入/输运层。具体而言，可 以给出三(8-羟基喹啉)铝(缩写=Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写=Almq3)等； 不过，本发明不限于此。对于直流驱动发光元件，可以使用以下材料形成发光层9，10_ 二(2-萘基)蒽 (缩写DNA) ；9，10-二(2-萘基)-2-特-丁基蒽(缩写t_BuDNA) ；4,4'-双(2，2-二 苯基乙烯基)二苯基(缩写DPVBi)；香豆素30 ；香豆素6 ；香豆素545 ；香豆素545T ；二 萘嵌苯；红荧烯；perif Ianthene ；2，5，8，11-四(特-buthyl) 二 萘嵌苯(缩写TBP)； 9，10_ 二苯蒽(缩写DPA) ；5，12-二苯并四苯；4_(氰基亚甲基)_2_甲基_[p_( 二甲基 胺基)苯乙烯基]-4H-吡喃(缩写DCM1) ；4-(氰基亚甲基)-2_甲基_6_[2_(久洛尼 定-9-yl)乙烯基]-4H-吡喃(缩写DCM2) ；4-(氰基亚甲基)-2，6-双[ρ-(二甲基胺 基)苯乙烯基]-4Η-吡喃(缩写=BisDCM)等。此外，也可以使用能够发射磷光的以下化合 物双[2-(4 ‘，6' -二氟苯基)嘧啶-N，C2']铱(吡啶)(缩写FIrpic)；双{2-[3'， 5'-双(三氟甲基)苯基]嘧啶-N，C2' }铱(吡啶)(缩写Ir(CF3ppy)2(pic))； 三(2-苯基嘧啶-N，C2')铱(缩写Ir(ppy)3)；双(2-苯基嘧啶-N，C2')铱(乙 酰丙酮)(缩写Ir(ppy)2(aCaC))；双[2-(2'-噻吩基)嘧啶-N，C3 ‘]铱(乙酰丙 酮)(缩写Ir(thp)2(acac))；双(2-苯基羟基喹啉-N，C2')铱(乙酰丙酮)(缩写 Ir(pq)2(acac))))；双[2-(2'-苯噻嗯基)嘧啶-N，C3']铱(乙酰丙酮)(缩写 Ir (btp)2(acac))等。此外，作为可用于形成发光层的高分子电致发光材料，可以给出聚对苯撑乙烯撑、 聚对苯撑、聚噻吩、polyflorene等。可以使用不具有透光性的材料形成第一电极1007或第二电极1010。例如，可以 使用如Li或Cs的碱金属、如Mg、Ca或Sr的碱土金属，含有这些元素的合金(例如Mg:Ag、 Al:Li、Mg: In等)、这些元素的化合物(例如CaF2、氮化钙等)。此外，可以使用如Yb或Er 的稀土金属。可以使用与第二绝缘膜1005相同的材料形成第三绝缘膜1008。形成第三绝缘膜 1008以覆盖第一电极1007周围的第一电极1007的边缘，从而通过第三绝缘膜使相邻像素 的发光层1009彼此隔离。发光层1009包括单层或多层。在发光层1009包括多层的情况下，从载流子输运 特性方面可以将多层分成空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等。注 意，各层的边界线未必是清晰可分的。在有的情况下，各层中包括的材料可以部分地混合， 且各层之间的边界线难以区分。可以使用有机材料和无机材料形成每层。作为有机材料， 可以使用高分子材料或低分子材料。发光元件1011包括发光层1009、第一电极1007和第二电极1010，发光层1009插 置于第一电极和第二电极之间。第一电极1007和第二电极1010之一对应于阳极，而另一个对应于阴极。当在发光元件1011的阳极和阴极之间施加大于阈值电压的正向偏压时，电 流从阳极流到阴极从而发光。另一方面，交流驱动发光元件在一对电极之间具有分为两层的绝缘结构，该结构 具有夹置于两绝缘膜之间的发光层。通过向一对电极施加交流电压，可以获得光发射。在 交流驱动发光元件中，可以使用ZnS、SrS, BaAl2S4等形成发光层。作为期间夹置发光层的 两个绝缘膜，可以使用Ta205、Si02、Y203、BaTi03、SrTiO3、氮化硅等。将描述图32B的结构。注意，与图32A相同的部分用相同的附图标记表示，将不 再赘述。图32B示出了这样的结构，其中，在图32A的第二绝缘膜1005和第三绝缘膜1008 之间提供绝缘膜1108。通过提供于绝缘膜1108中的接触孔由电极1106将电极1006和第 一电极1007彼此连接。注意，未必要提供电极1106。亦即，可以将第一电极1007直接连接至电极1006而 不通过电极1106。在这种情况下，可以减少形成电极1106所需的步骤数，从而可以降低成本。此外，在第一电极1007不通过电极1106而是直接连接至电极1006的情况下，取 决于第一电极1007的材料和形成方法，有时第一电极1007的覆盖可能会劣化，有些情况下 可能会产生断路。在这种情况下，如图32B所示，更优选通过提供于绝缘膜1108中的接触 孔由电极1106将电极1006和第一电极1007彼此连接。可以形成绝缘膜1108使之具有与第二绝缘膜1005相同的结构。可以形成电极 1106使之具有与电极1006相同的结构。可以与本发明的实施模式自由组合而实施本实施例。实施例2在该实施例中将描述实际形成像素的范例。图37为在实施模式11和实施模式12 中所述的屏板像素的横截面图。将展示这样的范例，其使用TFT作为布置于像素中的开关 元件，使用发光元件作为布置于像素中的显示介质。注意，与图32A和32B相同的部分用相 同的附图标记表示，将不再赘述。在图37所示的像素中，TFT 1100和电容器元件1101是与图32A中不同之处。图示 了将底栅极TFT用作TFT 1100的范例。TFT 1100包括栅电极2703 ；具有沟道形成区2706、 LDD区2707和杂质区2708的半导体层；以及插置于栅电极2703和半导体层之间的第一绝 缘膜2705。第一绝缘膜2705起到TFT 1100的栅极绝缘膜的功能。杂质区2708成为TFT 1100的源极区和漏极区。电容器元件1101使用第一绝缘膜2705作为介电体且包括半导体层和电极2704， 它们作为一对电极彼此面对，同时在其间夹置有第一绝缘膜2705。半导体层包括沟道形成 区2709、LDD区2710和杂质区2711。此外，图37示出了这样的范例，其中，将与半导体层 (将成为TFT 1100的有源层)同时形成的半导体层用作像素的电容器元件的一对电极之 一且将与TFT 1100的栅电极2703同时形成的电极2704用作该一对电极的另一电极；但本 发明不限于此结构。可以用与图32A和32B中的半导体层1002和半导体层1102相同的材料形成具有 沟道形成区2706、LDD区2707和杂质区2708的半导体层；以及具有沟道形成区2709、LDD区2710和杂质区2711的半导体层。可以使用与图32A和32B的每幅中所示的第一绝缘膜 1003相同的材料形成第一绝缘膜2705。可以用与图32A和32B中的栅电极1004相同的材 料形成栅电极2703和电极2704。可以向沟道形成区2706和2709中添加赋予一种导电类型的杂质元素。可以与本发明的实施模式和实施例1自由组合而实施本实施例。实施例3在该实施例中将描述实际形成像素的范例。图38A和38B为实施模式11和实施 模式12中所述的像素的横截面图。将展示这样的范例，其使用TFT作为布置于像素中的开 关元件，使用发光元件作为布置于像素中的显示介质。注意，与图32A和32B相同的部分用 相同的附图标记表示，将不再赘述。在图38A和38B中所示的像素中，TFT 1100和电容器元件1101的结构是与实施例 1中图32A所示的不同之处。图38A中示出了用具有沟道蚀刻结构的底栅极TFT作为TFT 1100的范例。图38B中示出了用具有沟道保护结构的底栅极TFT作为TFT 1100的范例。 与图38A中所示的具有沟道蚀刻结构的TFT 1100不同的是，在图38B中所示的具有沟道保 护结构的TFT 1100中，在提供半导体层2906的沟道的区域上提供将充当蚀刻掩模的绝缘 体 3001。在图38A和38B的每幅中，TFT 1100包括栅电极2903 ；提供于栅电极2903上的 第一绝缘膜2905 ；提供于第一绝缘膜2905上的半导体层2906 ；以及提供于半导体层2906 上的N型半导体层2908和N型半导体层2909。第一绝缘膜2905起到TFT 1100的栅极绝 缘膜的功能。N型半导体层2908和N型半导体层2909变成TFT 1100的源极和漏极。在N 型半导体层2908和N型半导体层2909上分别形成电极2911和电极2912。电极2911的边 缘部分延伸到不存在半导体层2906的区域，且电极1006被形成为在不存在半导体层2906 的区域中与电极2911的上部接触。电容器元件1101用第一绝缘膜2905作为介电体并包括作为一个电极的电极 2904 ；以及半导体层2907，其面对电极2904同时在其间夹置第一绝缘膜2905 ；提供于半导 体层2907上的N型半导体层2910 ；以及作为另一个电极的电极2913。可以与栅电极2903 同时形成电极2904。可以与半导体层2906同时形成半导体层2907。可以与N型半导体层 2908和2909同时形成N型半导体层2910。可以与电极2911和2912同时形成电极2913。可以用与图32A和32B中所示的栅电极1004相同的材料形成栅电极2903和电极 2904。可以用非晶半导体膜形成半导体层2906和2907。可以使用与图32A和32B中所示 的第一绝缘膜1003相同的材料形成第一绝缘膜2905。可以用与电极1006相同的材料形 成电极2911、2912和2913。可以用含有N型杂质元素的半导体膜形成N型半导体层2908、 2909 和 2910。可以与本发明的实施模式、实施例1和实施例2自由组合而实施本实施例。实施例4在该实施例中将描述实际形成像素的范例。图39A到39C为实施模式13中所述 的屏板像素的横截面图。将展示这样的范例，其使用TFT作为布置于像素中的开关元件，使 用液晶元件作为布置于像素中的显示介质。图39A到39C中所示的每个像素示出了这样的范例，其中，提供液晶元件来代替
42实施例1的图32A和32B中所示的结构以及实施例2的图37中所示的结构中的发光元件 1011。与图32A和32B以及图37相同的部分用相同的附图标记表示，将不再赘述。液晶元件包括第一电极4000，形成于第一电极4000上方的配向膜4001，液晶层 4002，配向膜4003和第二电极4004。通过向第一电极4000和第二电极4004施加电压，改 变液晶的配向状态，从而改变液晶元件的透射率。在相对基板4005上形成第二电极4004 和配向膜4003。可以将第一电极4000和第二电极4004之一或两者形成为透明电极。作为透明电 极，可以使用含有氧化钨的氧化铟(IWO)、含有氧化钨的氧化铟锌(IWZO)、含有氧化钛的 氧化铟(ITiO)、含有氧化钛的氧化铟锡(ITTiO)等。当然，可以使用氧化铟锡(ITO)、氧化 铟锌(IZO)、加有氧化硅的氧化铟锡(ITSO)等。可以使用不具有透光性的材料形成第一电 极4000或第二电极4004。例如，可以使用如Li和Cs的碱金属、如Mg、Ca和Sr的碱土金 属，含有这些元素的合金(例如Mg:Ag、Al:Li、Mg:In等)、这些元素的化合物(例如CaF2、 氮化钙等)。此外，可以使用诸如Yb和Er的稀土金属。作为液晶层4002，可以自由使用已知的液晶。例如，可以将铁电液晶或反铁电液晶 用作液晶4002。作为液晶的驱动方法，可以自由使用TN(扭转向列)模式、MVA(多域垂直 配向)模式、ASM(轴向对称排列微单元)模式、OCB (光学补偿弯曲)模式等。本实施例中示出了这样的范例在不同的基板上形成一对电极(第一电极4000和 第二电极4004)，通过该对电极向液晶4002施加电压；不过本发明不限于此。可以在基板 1000上提供第二电极4004。作为液晶的驱动方法，可以使用IPS(平面内切换)模式。此 外，根据液晶4002，可以不提供配向膜4001和配向膜4003之一或两者。可以与本发明的实施模式和实施例1到3自由组合而实施本实施例。实施例5在该实施例中将描述实际形成像素的范例。图40A和40B为实施模式13中所述 的屏板像素的横截面图。将展示这样的范例，其使用TFT作为布置于像素中的开关元件，使 用液晶元件作为布置于像素中的显示介质。图40A和40B中所示的每个像素示出了这样的范例，其中，提供液晶元件来代替实 施例3的图38A和38B中所示的结构中的发光元件1011。与图38A和38B相同的部分用相 同的附图标记表示，将不再赘述。此外，液晶元件的结构等与图39A到39C中所示的液晶元 件相同，将不再赘述。可以与本发明的实施模式和实施例1到4自由组合而实施本实施例。实施例6将参考图33A到33C在该实施例中描述密封其上形成像素的基板的结构。图33A 示出了通过密封其上形成有像素的基板而形成的屏板的顶视图。图33B和33C为沿着图 33A的线A-A'的横截面图。图33B和33C示出了这样的范例，其中通过不同的方法密封其 上形成有像素的基板。在图33A到33C的每幅中，在基板1301上提供具有多个像素的像素部分1302，提 供密封剂1306以包围像素部分1302并将密封材料1307贴附于其上。作为像素结构，可以 使用实施模式和实施例1到3中所示的结构。在图33B的显示屏板中，图33A的密封材料对应于相对基板1321。使用密封剂1306作为粘结层来贴附透明的相对基板1321。通过基板1301、相对基板1321和密封剂 1306提供气密密封的空间1322。在相对基板1321上提供滤色器1320和保护滤色器的保护 膜1323。通过滤色器1320将放置在像素部分1302中的发光元件所产生的光发射到外部。 用非活性树脂或液体填充气密密封的空间1322。注意，可以用具有透光特性的树脂(其中 散布了吸湿性材料)作为树脂来填充气密密封的空间1322。此外，可以使用相同材料作为 密封剂1306和填充到气密密封的空间1322中的材料来同时执行相对基板1321的贴附和 像素部分1302的密封。在图33C中所示的显示屏板中，图33A的密封材料1307对应于密封材料1324。 使用密封剂1306作为粘结层贴附密封材料1324，通过基板1301、密封剂1306和密封材料 1324形成气密密封的空间1308。预先在密封材料1324的沉降部分中提供吸湿性材料1309。 在气密密封的空间1308的内部，吸湿性材料1309吸收湿气、氧气等，保持洁净的气氛以防 止发光元件劣化。用细目覆盖料1310覆盖该沉降部分。空气或湿气通过覆盖料1310 ；不 过，空气或湿气不通过吸湿性材料1309。此外，可以用诸如氮和氩的稀有气体填充气密密封 的空间1308，可以用非活性树脂或液体填充其。在基板1301上，提供用于向像素部分等传输信号的输入端子部分1311。通过 FPC(柔性印制电路)1312将诸如图像信号的信号传输到输入端子部分1311。在输入端子 部分1311中，使用其中分散有导体的树脂(各向异性导电树脂:ACF)将形成于基板1301上 的线路和形成于FPC(柔性印制电路)1312上的线路彼此电连接。还可以在其上形成有像素部分1302的基板1301上形成向像素部分1302输入信 号的驱动电路。可以用IC芯片形成用于向像素部分1302输入信号的驱动电路，该IC芯片 可以通过COG(玻璃上芯片)技术连接至基板1301，或者可以通过TAB(带式自动接合)技 术或使用印制电路板将该IC芯片提供于基板1301上。可以与本发明的实施模式和实施例1到5自由组合而实施本实施例。实施例7本发明可以应用于安装有用于向屏板输入信号的电路的屏板或显示模块。图34示出了其中组合了屏板900和电路衬底904的显示模块。图34中示出了这 样的范例，其中，在电路基板904上形成了控制器905、信号分割电路906等。形成有电路 基板904上的电路不限于此。可以形成任何电路，只要其是产生控制屏板的信号的电路即可。从形成有电路基板904上的电路输出的信号被通过连接线路907输入到屏板900。屏板900包括像素部分901、源极驱动器902和栅极驱动器903。屏板900的结构 可以和实施例1到6中所示的结构相同。图34中示出了这样的范例，其中，在与像素部分 901相同的基板上形成源极驱动器902和栅极驱动器903。不过，本发明的显示模块不限于 此。可以在与像素部分901相同的基板上仅形成栅极驱动器903，且可以在电路基板上形成 源极驱动器902。此外，可以在电路基板上形成源极驱动器和栅极驱动器二者。可以通过结合这些显示模块形成各种电子设备的显示部分。可以与本发明的实施模式和实施例1到6自由组合而实施本实施例。实施例8本发明可以用于各种电子设备。作为电子设备，可以给出的有相机(例如摄影机、数字照相机等)；投影仪；头戴式显示器(例如护目镜型显示器)；导航系统；汽车音频 部件；个人计算机、游戏机；便携式信息终端(例如便携式电脑，移动电话，电子图书等)； 装备着记录介质的图像复现装置等。作为装备着记录介质的图像复现装置，具体地可以给 出具有显示部分的装置，该显示部分可以复制诸如树脂多用盘(DVD)的记录介质且可以 显示其图像。图35A到35D示出了这些电子设备的具体范例。图35A示出了一种膝上型个人计算机，其包括主体911、外壳912、显示部分913、键 盘914、外部连接端口 915、定点鼠标916等。本发明可以用于显示部分913。利用本发明， 能够降低显示部分的功耗。图35B示出了装备着记录介质(具体而言为DVD复现装置)的图像复现装置，其 包括主体921、外壳922、第一显示部分923、第二显示部分924、记录介质(例如DVD等)读 取部分925、操作键926、扬声器部分927等。第一显示部分923主要显示图像信息，而第二 显示部分924主要显示字符信息。将本发明应用于第一显示部分923和第二显示部分924。 利用本发明，能够降低显示部分的功耗。图35C示出了一种移动电话，其包括主体931、音频输出部分932、音频输入部分 933、显示部分934、操作开关935、天线936等。将本发明应用于显示部分934。利用本发 明，能够降低显示部分的功耗。图35D示出了一架相机，其包括主体941、显示部分942、外壳943、外部连接端口 944、遥控器接收部分945、图像接收部分946、电池947、音频输入部分948、操作键949等。 利用本发明，能够降低显示部分的功耗。可以与本发明的实施模式和实施例1到7自由组合而实施本实施例。本申请以2005年4月26日在日本专利局提交的日本专利申请No. 2005-127390 为基础，在此将其全文引入以供参考。附图标记说明
101 屏板，100 移位寄存器，110 移位寄存器，120 移位寄存器，130 移位寄存器， 140 移位寄存器，150 移位寄存器，200 源极驱动器，210 源极驱动器，220 源极驱动器， 500 像素，501 像素部分，503 源极驱动器，504 栅极驱动器，600 像素，601 第一晶体 管，602 第二晶体管，603 电容器元件，604 发光元件，605 端子，606 端子，607 端子， 700 像素，701 第三晶体管，702 端子，771 二极管，900 屏板，901 像素部分，902 源极 驱动器，903 栅极驱动器，904 电路基板，905 控制器，906 信号分割电路，907 连接线路， 911 主体，912 外壳，913 显示部分，914 键盘，915 外部连接端口，916 定点鼠标，921 主体，922:外壳，923:第一显示部分，924:第二显示部分，925:记录介质(例如DVD)读取 部分，926 操作按键，927 扬声器部分，931 主体，932 音频输出部分，933 音频输入部分， 934 显示部分，935 操作开关，936 天线，941 主体，942 显示部分，943 外壳，944 外部 连接端口，945 遥控接收部分，946 图像接收部分，947 电池，948 音频输入部分，949 操 作按键，1000 基板，1001 基膜，1002 半导体层，1003 第一绝缘膜，1004 栅电极，1005 第二绝缘膜，1006 电极，1007 第一电极，1008 第三绝缘膜，1009 发光层，1010 第二电 极，1011 发光元件，1100 TFT, 1101 电容器元件，1102 半导体层，1104 电极，1106 电 极，1108 绝缘膜，1301 基板，1302 像素部分，1306 密封剂，1307 密封材料，1308 气密 密封的空间，1309 吸湿材料，1310 覆盖材料，1311 输入端子部分，1312 :FPC(柔性印刷 电路)，1320 滤色器，1321 相对基板，1322 气密密封的空间，1323 保护膜，1324 密封材料，1900 源极驱动器控制电路，1901 控制电路，1902 存储器，1903 判决电路，1904 脉 冲输出电路，1905 反转电路，1906 控制电路，1907 判决电路，1910 源极驱动器，1911 源极驱动器控制电路，1912 源极驱动器控制电路，2001 线路，2002 线路，2003 电源端 子，2202a 线路，2202b 线路，2301a 线路，2301b 线路，2402 线路，2403 线路，2502a 线 路，2502b 线路，2601a 线路，2601b 线路，2700 开关电路，2701 线路，2702 线路，2703 栅电极，2704 电极，2705 第一绝缘膜，2706 沟道形成区，2707 =LDD区域，2708 杂质区， 2709 沟道形成区，2710 =LDD区域，2711 杂质区，2800 开关电路，2802a 线路，2802b 线 路，2900 开关电路，2901a 线路，2901b 线路，2903 栅电极，2904 电极，2905 第一绝缘 11,2906 半导体层，2907 半导体层，2908 :N型半导体层，2909 :N型半导体层，2910 :N型半 导体层，2911 电极，2912 电极，2913 电极，3001 绝缘体，4000 第一电极，4001 配向膜， 4002 液晶，4003 配向膜，4004 第二电极，4005 相对基板，4101 晶体管，4102 晶体管， 4103 晶体管，4104 晶体管，4105 晶体管，4106 晶体管，4107 输入端子，4108 线路， 4109 线路，4110 线路，4111 线路，4112 线路，4113 输出端子，4114 半导体层，4115 线 路，4116 线路，4117 接触，4601 晶体管，4602 液晶元件，4603 电容器元件，4604 端子， 5001 反相器，5002 反相器，5002a 反相器，5002b 反相器，5003 反相器，5003a 反相器， 5003b 反相器。
权利要求
一种显示装置，包括多个像素；多个源极信号线，用于向所述多个像素输入视频信号；源极驱动器，连接到所述多个源极信号线；以及用于控制是否向所述源极驱动器输入触发脉冲的部件，其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括使用ZnO化合物半导体的晶体管。
2.—种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲的部件，其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用a-InGaZnO化合物半导体的晶体管。
3.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲与时钟脉冲的部件， 其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用ZnO化合物半导体的晶体管。
4.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲与时钟脉冲的部件， 其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用a-InGaZnO化合物半导体的晶体管。
5.一种显示装置，包括多个像素，设置成矩阵形式；多个源极信号线，用于向所述多个像素输入视频信号；源极驱动器，连接到所述多个源极信号线；以及 控制电路，输出控制信号并确定是否向所述源极驱动器输入触发脉冲， 其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用ZnO化合物半导体的晶体管。
6.一种显示装置，包括多个像素，设置成矩阵形式；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 控制电路，输出控制信号并确定是否向所述源极驱动器输入触发脉冲， 其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用a-InGaZnO化合物半导体的晶体管。
7.一种显示装置，包括多个像素，设置成矩阵形式；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及控制电路，输出控制信号并确定是否向所述源极驱动器输入触发脉冲与时钟脉冲， 其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用ZnO化合物半导体的晶体管。
8.一种显示装置，包括多个像素，设置成矩阵形式；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及控制电路，输出控制信号并确定是否向所述源极驱动器输入触发脉冲与时钟脉冲， 其中，所述源极驱动器包括移位寄存器、向其输入所述视频信号的图像信号输入线、多 个第一开关、第二开关、多个第三开关以及保持在预定电势的电源端子，以及其中，所述多个第一开关、所述第二开关与所述多个第三开关中的至少一个开关包括 使用a-InGaZnO化合物半导体的晶体管。
9.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲的部件，其中，所述源极驱动器包括移位寄存器、向其输入数字视频信号的多个图像信号输入线、多个第一开关、第二开关、保持在预定电势的电源端子、多个第一锁存器电路、多个第二 锁存器电路以及多个D/A转换器电路，以及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用ZnO化合物半导 体的晶体管。
10.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲的部件，其中，所述源极驱动器包括移位寄存器、向其输入数字视频信号的多个图像信号输入 线、多个第一开关、第二开关、保持在预定电势的电源端子、多个第一锁存器电路、多个第二 锁存器电路以及多个D/A转换器电路，以及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用a-InGaZnO化合 物半导体的晶体管。
11.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲与时钟脉冲的部件， 其中，所述源极驱动器包括移位寄存器、向其输入数字视频信号的多个图像信号输入 线、多个第一开关、第二开关、保持在预定电势的电源端子、多个第一锁存器电路、多个第二 锁存器电路以及多个D/A转换器电路，以及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用ZnO化合物半导 体的晶体管。
12.—种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线；以及 用于控制是否向所述源极驱动器输入触发脉冲与时钟脉冲的部件， 其中，所述源极驱动器包括移位寄存器、向其输入数字视频信号的多个图像信号输入 线、多个第一开关、第二开关、保持在预定电势的电源端子、多个第一锁存器电路、多个第二 锁存器电路以及多个D/A转换器电路，以及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用a-InGaZnO化合 物半导体的晶体管。
13.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线； 用于控制是否向所述源极驱动器输入触发脉冲的部件；多个第一开关； 第二开关；以及保持在预定电势的输出信号线，其中，所述多个源极信号线中的每个源极信号线经所述多个第一开关中的第一开关连 接到所述源极驱动器的输出端子，并且还经所述第二开关连接到所述输出信号线，以及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用ZnO化合物半导 体的晶体管。
14.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号； 源极驱动器，连接到所述多个源极信号线； 用于控制是否向所述源极驱动器输入触发脉冲的部件； 多个第一开关； 第二开关；以及保持在预定电势的输出信号线，其中，所述多个源极信号线中的每个源极信号线经所述多个第一开关中的第一开关连 接到所述源极驱动器的输出端子，并且还经所述第二开关连接到所述输出信号线，以及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用a-InGaZnO化合 物半导体的晶体管。
15.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号；源极驱动器，连接到所述多个源极信号线；用于控制是否向所述源极驱动器输入触发脉冲与时钟脉冲的部件；多个第一开关；第二开关；以及保持在预定电势的输出信号线，其中，所述多个源极信号线中的每个源极信号线经所述多个第一开关中的单个第一开 关连接到所述源极驱动器的输出端子，并且还经所述第二开关连接到所述输出信号线，以 及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用ZnO化合物半导 体的晶体管。
16.一种显示装置，包括 多个像素；多个源极信号线，用于向所述多个像素输入视频信号；源极驱动器，连接到所述多个源极信号线；用于控制是否向所述源极驱动器输入触发脉冲与时钟脉冲的部件；多个第一开关；第二开关；以及保持在预定电势的输出信号线，其中，所述多个源极信号线中的每个源极信号线经所述多个第一开关中的单个第一开 关连接到所述源极驱动器的输出端子，并且还经所述第二开关连接到所述输出信号线，以 及其中，所述多个第一开关与所述第二开关中的至少一个开关包括使用a-InGaZnO化合 物半导体的晶体管。
17.如权利要求1-16所述的显示装置，其中所述多个像素中的每个像素包括发光二极管。
18.如权利要求1-16所述的显示装置，其中所述多个像素中的每个像素包括EL元件。
19.如权利要求1-16所述的显示装置，其中所述多个像素中的每个像素包括液晶元件。
20.如权利要求1-16所述的显示装置，其中所述显示装置被应用到显示模块。
全文摘要
本发明的目的是提供消耗更低功率量的显示装置。显示装置判断对应于多个像素的一行中所有像素的视频信号是否彼此相等。在对应于所述多个像素的一行中的像素的视频信号中的对应于至少两个像素的视频信号彼此不同的情况下，与移位寄存器输出的抽样脉冲同步依次将输入到图像信号输入线的视频信号输出到多个源极信号线。另一方面，在对应于所述多个像素的一行中的所有像素的视频信号彼此相等的情况下，停止向所述源极驱动器输入触发脉冲并同时将输入到所述图像信号输入线的视频信号输出到所述多个源极信号线。
文档编号G09G3/36GK101958095SQ20101012182
公开日2011年1月26日 申请日期2006年4月21日 优先权日2005年4月26日
发明者梅崎敦司 申请人:株式会社半导体能源研究所