专利名称：一种栅极驱动电路、阵列基板及显示装置的制作方法
技术领域：
本发明涉及显示装置的栅极驱动技术，特别是一种栅极驱动电路、阵列基板及显
示装置。
背景技术：
在液晶面板中，每个子像素都具有一个TFT，其栅极连接到水平方向的栅极扫描线上。通过在某一条扫描线上施加足够的电压，会使得该条栅极扫描线对应的所有TFT打开，进而通过数据线来控制像素电极的电压实现显示。GOA (Gate Driver on Array,阵列基板行驱动)技术通过将栅极驱动电路制作在阵列基板上，来代替外接的驱动芯片。GOA技术的应用可减少生产工艺程序，降低产品工艺成本，提闻液晶面板的集成度。然而，将栅极驱动电路集成到阵列基板，必然会占用原来能够用于显示区域的部分，此时会造成阵列基板的外围面积加大，造成显示器边框加大等各类问题。
发明内容
本发明实施例的目的在于一种栅极驱动电路、阵列基板及显示装置，降低栅极驱动电路的面积。为了实现上述目的，本发明实施例提供了 一种栅极驱动电路，用于为阵列基板的N根栅极扫描线依序提供单脉冲信号，所述栅极驱动电路包括N/M个产生M脉冲信号的移位寄存器单元，所述栅极驱动电路还包括N/2M个信号分解单元，每一个信号分解单元的输入端与两个相邻的移位寄存器单元连接，输出端与2M条相邻的栅极扫描线连接，用于将所述两个相邻的移位寄存器单元产生并输出的信号进行分解得到2M个单脉冲信号，并按照时序关系将所述2M个单脉冲信号发送给所述2M条相邻的栅极扫描线；其中N、M以及N/2M均为正整数，且M大于1，且小于或等于N/2。上述的栅极驱动电路，其中，每一个信号分解单元由2M个开关单元实现。上述的栅极驱动电路，其中，第I个信号分解单元包括输出端与从第2(I_1)M+1条栅极扫描线开始的2M条栅极扫描线 对应连接的2M个开关单元；所述2M个开关单元的输入端与第21-1个移位寄存器单元的输出端或第21个移位寄存器单元的输出端电连接，任意两个相邻的开关单元的输入端连接到不同的移位寄存器单元的输出端；所述2M个开关单元在控制端输入的控制信号的作用下，依次导通，将所述第21-1个移位寄存器单元和第21个移位寄存器单元产生的M脉冲信号分解成2M个单脉冲信号，并依序给所述从第2(1-1)M+1条栅极扫描线开始的2M条栅极扫描线中的每一条输出一个单脉冲信号；
其中，I大于或等于1，小于或等于N/2M。上述的栅极驱动电路，其中，所述M脉冲信号中的每一个脉冲的脉冲宽度为一条栅极扫描线打开的时间T，且脉冲之间的间隔时间为T，所述第21-1个移位寄存器单元产生的M脉冲信号和第21个移位寄存器单兀产生的M脉冲信号的偏移量为T ；所述2M个开关单元的控制端输入的控制信号均为PWM信号，占空比为1/M，且脉冲宽度为2T，相邻的开关单元中，且前一开关单元的控制信号与后一开关单元的控制信号之间的偏移量为T。上述的栅极驱动电路，其中，所述栅极驱动电路设置于所述阵列基板上。为了实现上述目的，本发明实施例还提供了一种阵列基板，所述阵列基板上设置有N根栅极扫描线，所述阵列基板上设置有上述任意的栅极驱动电路。为了实现上述目的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。本发明实施例至少具有以下有益效果本发明技术实施例的栅极驱动电路中，只需要设置N/M个移位寄存器单元以及N/2M个信号分解单元，由于信号分解单元可以通过非常简单的几个TFT来实现，其元件面积远小于省去的移位寄存器单元的面积。因此，本发明实施例大大降低了栅极驱动电路的面积。
图1表示M = 2时本发明实施例的栅极驱动电路的结构示意图；图2表示M = 2时本发明实施例的控制信号和移位寄存器单元产生的双脉冲信号的时序图；图3表示M = 2时本发明实施例的栅极驱动电路的输出信号时序图；图4表示M = 3时本发明实施例的栅极驱动电路的结构示意图；图5表不M = 3时本发明实施例的控制信号和移位寄存器单兀产生的双脉冲信号的时序图；图6表示M = 3时本发明实施例的栅极驱动电路的输出信号时序图。
具体实施例方式本发明实施例的栅极驱动电路、阵列基板及显示装置中，通过利用能够产生多脉冲信号的移位寄存器，并通过合适的时序控制将移位寄存器产生的多脉冲信号分解成单脉冲信号并输出给对应的栅极扫描线，减少了移位寄存器单元的数量，进而降低了栅极驱动电路的面积。本发明实施例的栅极驱动电路，用于为阵列基板的N根栅极扫描线依序提供单脉冲信号，所述栅极驱动电路包括N/M个产生M脉冲信号的移位寄存器单元，所述栅极驱动电路还包括N/2M个信号分解单元，每一个信号分解单元的输入端与两个相邻的移位寄存器单元连接，输出端与2M条相邻的栅极扫描线连接，用于将所述两个相邻的移位寄存器单元产生并输出的信号进行分解得到2M个单脉冲信号，并按照时序关系将所述2M个单脉冲信号发送给所述2M条相邻的栅极扫描线；
其中N、M以及N/2M均为正整数，且M大于1，且小于或等于N/2。现有技术的技术方案中，如果存在N根栅极扫描线，则需要设置N个移位寄存器单元，而本发明技术实施例的栅极驱动电路中，则只需要设置N/M个移位寄存器单元以及N/2M个信号分解单元，总的元件数量为3N/2M，当M为2时，则总元件数量为3N/4，小于N。而且由于信号分解单元可以通过非常简单的几个TFT来实现，其元件面积远小于一个移位寄存器单元的面积。因此，本发明实施例的栅极驱动电路的面积大大降低。在本发明的具体实施例中，将所有的N/M个移位寄存器单元按照两个相邻移位寄存器单元分为一组的方式，从第一个移位寄存器单元开始进行分组，此时可以得到N/2M个移位寄存器单元分组，每一个移位寄存器单元分组对应于一个信号分解单元。
而每一个信号分解单元连接到对应的2M根栅极扫描线，为其按照时序依序输出单脉冲信号。该信号分解单元的作用在于将对应的移位寄存器单元分组产生的2个M脉冲信号分解成2M个单脉冲信号，并输出给2M根栅极扫描线。该信号分解单元可以通过各种方式来实现，但考虑到实现的方便性和简单性，在本发明的具体实施例中，每一个信号分解单元由2M个开关单元来实现，对此详细说明如下。在本发明的具体实施例中，每一个开关单元都具有一控制输入端，用于接收一控制信号，在该控制信号的控制下，这2M个开关单元依次导通，从所述第21-1个移位寄存器单元和第21个移位寄存器单元产生的M脉冲信号中分离出一个单脉冲信号，并输出给对应的栅极扫描线。下面以第1(1 = 1、2、……，N/2M)个信号分解单元为例详细说明如下。组成第1(1 = 1、2、……，N/2M)个信号分解单元的2M个开关单元的输出端与从第2(1-1)M+1条栅极扫描线开始的2M条栅极扫描线一一对应连接；而输入端的连接满足如下的关系1、每一个开关单元的输入端与第21-1个移位寄存器单元的输出端或第21个移位寄存器单元的输出端电连接；2、相邻开关单元的输入端连接到不同的移位寄存器单元的输出端。这2M个开关单元作为一个整体能够将所述第21-1个移位寄存器单元和第21个移位寄存器单元产生的M脉冲信号分解成2M个单脉冲信号，并依序给所述从第2 (1-1) M+1条栅极扫描线开始的2M条栅极扫描线中的每一条输出一个单脉冲信号。对于M脉冲信号以及相应的时序控制信号有多种实现方式。在本发明的具体实施例中，考虑到实现的简便性，所述M脉冲信号中的每一个脉冲的脉冲宽度为一条栅极扫描线打开的时间T，且脉冲之间的间隔时间为T，所述第21-1个移位寄存器单元产生的M脉冲信号和第21个移位寄存器单元产生的M脉冲信号的偏移量为T ;而所述2M个开关单元的控制端输入的控制信号均为PWM信号，占空比为1/M，且脉冲宽度为2T，相邻的开关单元中，且前一开关单元的控制信号与后一开关单元的控制信号之间的偏移量为T。在本发明的具体实施例中，该栅极驱动电路可以是独立于阵列基板的驱动电路，也可以是基于GOA技术集成于阵列基板的GOA驱动电路。
不管是哪种方式的电路，都能够减小驱动电路的面积。下面以M = 2和3为例，对本发明具体实施例的栅极驱动电路进行详细说明。如图1所示,为M = 2时,本发明实施例的栅极驱动电路的结构示意图。如图1所示，当M = 2时，整个栅极驱动电路实际上被分为了 N/4个子系统，每个子系统均包括两个移位寄存器单元组成的移位寄存器组101、4个TFT组成的开关组102以及开关组102的4个输出端子组成的输出端子组103。从图1可以发现，开关组102中的每一个开关的输入端会与与之对应的移位寄存器组101中的其中一个移位寄存器单元的输出端连接，而开关组102中的任意两个相邻的开关单元的输入端会连接到对应的移位寄存器组101中不同的移位寄存器单元的输出端。而所有的子系统中，移位寄存器单元、开关单元以及输出端子之间的连接关系均 相同。如图1所示的结构中，开关组102中的开关单元在各自的控制信号的控制下，协同工作，将对应的移位寄存器组中的两个移位寄存器单元产生的双脉冲信号分解成4个单脉冲信号，并按照时序关系依序给4条栅极扫描线中的每一条输出一个单脉冲信号，实现对栅极的驱动。如图2所示，为图1所示的栅极驱动电路的对应信号时序图，结合图1和图2所示，当Tl时刻-T2时刻，第21_1个移位寄存器单元SR2h的输出高电平的单脉冲时，开关组中第一个和第四个开关在高电平的控制下导通，而开关组中第二个和第三个开关在低电平的控制下关闭，然而，虽然第四个开关导通，但第四个开关的输入端与第21个移位寄存器单元SR21的输出端连接，在Tl时刻-T2时刻，第21个移位寄存器单元SR21输出低电平，因此，在Tl时刻-T2时刻，只有G4I_3输出高电平，而其他三个端口均处于低电平。结合图1和图2所示，当T2时刻-T3时刻，第21个移位寄存器单元SR21输出高电平时，开关组中第一个和第二个开关在高电平的控制下导通，而开关组中第三个和第四个开关在低电平的控制下关闭，然而，虽然第一个开关导通，但第一个开关的输入端与第21-1个移位寄存器单元SR2h的输出端连接，在T2时刻-T3时刻，第21-1个移位寄存器单元SR2^输出低电平，因此，在T2时刻-T3时刻，只有G4I_2输出高电平，而其他三个端口均处于低电平。结合图1和图2所示，当T3时刻-T4时刻，第21_1个移位寄存器单元SR2h输出高电平时，开关组中第二个和第三个开关在高电平的控制下导通，而开关组中第一个和第四个开关在低电平的控制下关闭，然而，虽然第二个开关导通，但第二个开关的输入端与第21个移位寄存器单元SR21的输出端连接，在T3时刻-T4时刻，第21个移位寄存器单元SR21输出低电平，因此，在T3时刻-T4时刻，只有G4h输出高电平，而其他三个端口均处于低电平。结合图1和图2所示，当T4时刻-T5时刻，第21个移位寄存器单元SR21输出高电平时，开关组中第三个和第四个开关在高电平的控制下导通，而开关组中第一个和第二个开关在低电平的控制下关闭，然而，虽然第三个开关导通，但第三个开关的输入端与第21-1个移位寄存器单元SR2h的输出端连接，在T4时刻-T5时刻，第21-1个移位寄存器单元SR2^输出低电平，因此，在T4时刻-T5时刻，只有G41输出高电平，而其他三个端口均处于低电平。上述过程中4个输出端口的输出信号如图3所示，可以发现，利用本发明实施例的栅极驱动电路，实现了在4个输出端口上的单脉冲信号的依序输出。如图4所示,为M = 3时,本发明实施例的栅极驱动电路的结构示意图。如图4所示，当M = 2时，整个栅极驱动电路实际上被分为了 N/6个子系统，每个子系统均包括两个移位寄存器单元组成的移位寄存器组201、6个TFT组成的开关组202以及开关组202的6个输出端子组成的输出端子组203，该输出端子与栅扫描线一一对应连接。从图4可以发现，开关组202中的每一个开关的输入端会与与之对应的移位寄存器组201中的其中一个移位寄存器单元的输出端连接，而开关组202中的任意两个相邻的开关单元的输入端会连接到对应的移位寄存器组101中不同的移位寄存器单元的输出端。
而所有的子系统中，移位寄存器单元、开关单元以及输出端子之间的连接关系均相同。如图4所示的结构中，开关组202中的开关单元在各自的控制信号的控制下，协同工作，将对应的移位寄存器组中的两个移位寄存器单元产生的三脉冲信号分解成6个单脉冲信号，并按照时序关系依序给6条栅极扫描线中的每一条输出一个单脉冲信号，实现对栅极的驱动。如图6所示，为图4所示的栅极驱动电路的对应信号时序图，结合图4和图5所示，当Tl时刻-T2时刻，第21_1个移位寄存器单元SR2h的输出高电平的单脉冲时，开关组中第一个和第六个开关在高电平的控制下导通，而开关组中其他开关在低电平的控制下关闭，然而，虽然第六个开关导通，但第六个开关的输入端与第21个移位寄存器单元SR21的输出端连接，在Tl时刻-T2时刻，第21个移位寄存器单元SR21输出低电平，因此，在Tl时刻-T2时刻，只有G6I_5输出高电平，而其他五个端口均处于低电平。结合图4和图5所示，当T2时刻-T3时刻，第21个移位寄存器单元SR21输出高电平时，开关组中第一个和第二个开关在高电平的控制下导通，而开关组中其他开关在低电平的控制下关闭，然而，虽然第一个开关导通，但第一个开关的输入端与第21-1个移位寄存器单元SR2h的输出端连接，在T2时刻-T3时刻，第21-1个移位寄存器单元SR2^输出低电平，因此，在T2时刻-T3时刻，只有G6I_4输出高电平，而其他五个端口均处于低电平。结合图4和图5所示，当T3时刻-T4时刻，第21_1个移位寄存器单元SR2h输出高电平时，开关组中第二个和第三个开关在高电平的控制下导通，而开关组中其他开关在低电平的控制下关闭，然而，虽然第二个开关导通，但第二个开关的输入端与第21个移位寄存器单元SR21的输出端连接，在T3时刻-T4时刻，第21个移位寄存器单元SR21输出低电平，因此，在T3时刻-T4时刻，只有G6I_3输出高电平，而其他五个端口均处于低电平。结合图4和图5所示，当T4时刻-T5时刻，第21个移位寄存器单元SR21输出高电平时，开关组中第三个和第四个开关在高电平的控制下导通，而开关组中其他开关在低电平的控制下关闭，
然而，虽然第三个开关导通，但第三个开关的输入端与第21-1个移位寄存器单元SR2h的输出端连接，在T4时刻-T5时刻，第21-1个移位寄存器单元SR2^输出低电平，因此，在T4时刻-T5时刻，只有G6I_2输出高电平，而其他五个端口均处于低电平。结合图4和图5所示，当T5时刻-T6时刻，第21_1个移位寄存器单元SR2h输出高电平时，开关组中第四个和第五个开关在高电平的控制下导通，而开关组中其他开关在低电平的控制下关闭，然而，虽然第四个开关导通，但第四个开关的输入端与第21个移位寄存器单元SR21的输出端连接，在T5时刻-T6时刻，第21个移位寄存器单元SR21输出低电平，因此，在T5时刻-T6时刻，只有G6h输出高电平，而其他五个端口均处于低电平。结合图4和图5所示，当T6时刻-17时刻，第21个移位寄存器单元SR21输出高电平时，开关组中第五个和第六个开关在高电平的控制下导通，而开关组中其他开关在低电平的控制下关闭，然而，虽然第五个开关导通，但第五个开关的输入端与第21-1个移位寄存器单元SR2h的输出端连接，在T6时刻-17时刻，第21-1个移位寄存器单元SR2^输出低电平，因此，在T6时刻-17时刻，只有G61输出高电平，而其他五个端口均处于低电平。上述过程中6个输出端口的输出信号如图6所示，可以发现，利用本发明实施例的栅极驱动电路，实现了在6个输出端口上的单脉冲信号的依序输出。上述以M = 2和M = 3进行了举例说明，而当M为其他数值时，只要按照之前提到的信号设计准则以及器件连接准则进行连接和控制，则可以将2个M脉冲信号分解为2M个单脉冲信号，并将其按照时序关系依次输出给2M条栅极扫描线，在实现栅极扫描线驱动的同时减少栅极驱动电路的面积。在本发明的具体实施例中，对于如何生成多脉冲信号不做详细描述，其可以采用已有的任意方式来设计移位寄存器单元。而在本发明的具体实施例中，相邻的移位寄存器单元中，同样还是将第I个移位寄存器单元的输出作为第1-1个移位寄存器单元的重置信号，而作为第1 + 1个移位寄存器单元的触发信号。本发明的具体实施例中还提供了一种阵列基板，所述阵列基板上设置有N根栅极扫描线，所述阵列基板包括上述任意的栅极驱动电路。本发明的具体实施例中还提供了一种显示装置，该显示装置包括上述的阵列基板。以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种栅极驱动电路，用于为阵列基板的N根栅极扫描线依序提供单脉冲信号，其特征在于，所述栅极驱动电路包括N/M个产生M脉冲信号的移位寄存器单元，所述栅极驱动电路还包括N/2M个信号分解单元，每一个信号分解单元的输入端与两个相邻的移位寄存器单元连接，输出端与2M条相邻的栅极扫描线连接，用于将所述两个相邻的移位寄存器单元产生并输出的信号进行分解得到2M个单脉冲信号，并按照时序关系将所述2M个单脉冲信号发送给所述2M条相邻的栅极扫描线；其中N、M以及N/2M均为正整数，且M大于1，且小于或等于N/2。
2.根据权利要求1所述的栅极驱动电路，其特征在于，每一个信号分解单元由2M个开关单元实现。
3.根据权利要求2所述的栅极驱动电路，其特征在于，第I个信号分解单元包括输出端与从第2 (1-1)M+1条栅极扫描线开始的2M条栅极扫描线一一对应连接的2M个开关单元；所述2M个开关单元的输入端与第21-1个移位寄存器单元的输出端或第21个移位寄存器单元的输出端电连接，任意两个相邻的开关单元的输入端连接到不同的移位寄存器单兀的输出端；所述2M个开关单元在控制端输入的控制信号的作用下，依次导通，将所述第21-1个移位寄存器单元和第21个移位寄存器单元产生的M脉冲信号分解成2M个单脉冲信号，并依序给所述从第2 (1-1)M+1条栅极扫描线开始的2M条栅极扫描线中的每一条输出一个单脉冲信号；其中，I大于或等于1，小于或等于N/2M。
4.根据权利要求3所述的栅极驱动电路，其特征在于，所述M脉冲信号中的每一个脉冲的脉冲宽度为一条栅极扫描线打开的时间T，且脉冲之间的间隔时间为T，所述第21-1个移位寄存器单元产生的M脉冲信号和第21个移位寄存器单元产生的M脉冲信号的偏移量为 T ；所述2M个开关单元的控制端输入的控制信号均为PWM信号，占空比为1/M，且脉冲宽度为2T，相邻的开关单元中，且前一开关单元的控制信号与后一开关单元的控制信号之间的偏移量为T。
5.根据权利要求3所述的栅极驱动电路，其特征在于，所述栅极驱动电路设置于所述阵列基板上。
6.一种阵列基板，所述阵列基板上设置有N根栅极扫描线，其特征在于，所述阵列基板上设置有权利要求1-5中任意一项所述的栅极驱动电路。
7.—种显示装置，其特征在于，包括如权利要求6所述的阵列基板。
全文摘要
本发明公开了一种栅极驱动电路、阵列基板及显示装置，该栅极驱动电路用于为阵列基板的N根栅极扫描线依序提供单脉冲信号，所述栅极驱动电路包括N/M个产生M脉冲信号的移位寄存器单元，所述栅极驱动电路还包括N/2M个信号分解单元，每一个信号分解单元的输入端与两个相邻的移位寄存器单元连接，输出端与2M条相邻的栅极扫描线连接，用于将所述两个相邻的移位寄存器单元产生并输出的信号进行分解得到2M个单脉冲信号，并按照时序关系将所述2M个单脉冲信号发送给所述2M条相邻的栅极扫描线；其中N、M以及N/2M均为正整数，且M大于1，且小于或等于N/2。本发明减小了驱动电路的面积。
文档编号G09G3/20GK103000121SQ20121054647
公开日2013年3月27日 申请日期2012年12月14日 优先权日2012年12月14日
发明者张玉婷 申请人:京东方科技集团股份有限公司