漏极、所述第十一漏极以及所述第十二漏极耦接在一起以产生本级反相级传信号XQ(N)，所述第十二源极接收所述高电压信号。5.根据权利要求4所述的阵列基板上栅极驱动电路，其特征在于，至少三级依序连接的栅极驱动单元分别定义为前级栅极驱动单元、本级栅极驱动单元以及后级栅极驱动单元，所述前级栅极驱动单元形成所述前级级传信号Q(N-1)以及前级反相级传信号XQ(N-1)，所述后级栅极驱动单元的锁存模块还设有一第二反相器，包括第二输入端以及第二输出端，所述第二输入端用以接收所述第一时钟信号以产生反相第一时钟信号，并且所述第二输出端输出反相第一时钟信号至所述第十源极以及所述第十一源极。6.根据权利要求1所述的阵列基板上栅极驱动电路，其特征在于，所述信号处理模块包括: 一第三反相器，包括第三输入端以及第三输出端，所述第三输入端用以接收所述本级反相级传信号XQ(N)以产生所述本级级传信号Q(N); 一第十三晶体管，包括第十三源极、第十三栅级以及第十三漏极； 一第十四晶体管，包括第十四源极、第十四栅级以及第十四漏极； 一第十五晶体管，包括第十五源极、第十五栅级以及第十五漏极； 一第十六晶体管，包括第十六源极、第十六栅级以及第十六漏极； 一第十七晶体管，包括第十七源极、第十七栅级以及第十七漏极； 一第十八晶体管，包括第十八源极、第十八栅级以及第十八漏极； 一第一组反相单元，包括若干依序串接的第四反相器，耦接所述第十三晶体管、第十五晶体管以及第十七晶体管；以及 一第二组反相单元，包括若干依序串接的第五反相器，耦接所述第十四晶体管、第十六晶体管以及第十八晶体管； 其中，所述第三输入端耦接所述第十五栅级、所述第十六栅级、所述第十七栅级以及所述第十八栅级，所述第三输出端输出所述本级级传信号Q(N)至所述第十三栅级以及所述第十四栅级，所述第十三源极耦接所述第十五源极以接收所述第二时钟信号以产生第N级栅极信号G(N)，所述第十四源极耦接所述第十六源极以接收所述第三时钟信号以产生第N+1级栅极信号G(N+1); 其中，所述第十三漏极、所述第十五漏极、所述第十七源极以及所述第一组反相单元的输入端耦接在一起，使所述第一组反相单元输出所述第N级栅极信号G(N)，所述第十四漏极、所述第十六漏极、所述第十八源极以及所述第二组反相单元的输入端耦接在一起，使所述第二组反相单元输出所述第N+1级栅极信号G(N+1)，所述第十七漏极以及所述第十八漏极接收所述低电压信号。7.根据权利要求1所述的阵列基板上栅极驱动电路，其特征在于，所述信号处理模块包括: 一第三反相器，包括第三输入端以及第三输出端，所述第三输入端用以接收所述本级反相级传信号XQ(N)以产生所述本级级传信号Q(N); 一第一逻辑单元，耦接所述第三反相器，包括第一与非门以及连接所述第一与非门的第三组反相单元，所述第一与非门的两个输入端分别接收所述本级级传信号Q(N)以及所述第二时钟信号，以使所述第三组反相单元产生所述第N级栅极信号G(N);以及 一第二逻辑单元，耦接所述第三反相器，包括第二与非门以及连接所述第二与非门的第四组反相单元，所述第二与非门的两个输入端分别接收所述本级级传信号Q(N)以及所述第三时钟信号，以使所述第四组反相单元产生所述第N+1级栅极信号G(N+1)。8.根据权利要求1所述的阵列基板上栅极驱动电路，其特征在于，当N等于I时: 在时间区段tl，当所述前级级传信号Q(N-1)产生时，所述本级栅极驱动单元的所述中继信号TP(N)变成低电平，所述控制信号为高电平，所述锁存模块打开，所述本级反相级传信号XQ(N)为高电平； 当时间区段tl的前级级传信号Q(N-1)作用完毕之后进入时间区段t2，所述第一时钟信号CKl变成低电平，所述本级反相级传信号XQ(N)变成低电平，所述本级级传信号Q(I)变成高电平，此时所述本级栅极驱动单元的信号处理模块打开，所述第二时钟信号CK2和第三时钟信号CK3的作用产生第一级栅极信号G(I)以及第二级栅极信号G(2); 当所述时间区段t2的所述本级级传信号Q(I)为高电平时，后级栅极驱动单元的中继信号TP(N+1)变成低电平，所述控制信号为高电平，所述后级栅极驱动单元的锁存模块打开，所述第一时钟信号CKl经过反相器输出所述本级反相级传信号XQ(N)，此时XQ(N)为低电平；以及 当所述时间区段t2的本级级传信号Q(N)作用完毕之后进入时间区段t3，所述第一时钟信号CKl变成高电平，所述后级反相级传信号XQ(N+1)变成低电平，所述后级级传信号Q(N+I)变成高电平，此时所述后级栅极驱动单元的锁存模块打开，所述第二时钟信号CK2和第三时钟信号CK3的作用产生第三级栅极信号G(3)以及第四级栅极信号G(4)。9.一种阵列基板上栅极驱动电路，适用于液晶面板，其特征在于，包括: 一输入模块，用以接收前级级传信号Q(N-l)、前级反相级传信号XQ(N-1)以及低电压信号，使所述输入模块产生本级中继信号TP(N)以及本级级传信号Q(N)，其中N为正整数，其中所述前级级传信号Q(N-1)为所述阵列基板上栅极驱动电路的启动信号； 一复位模块，电性连接所述输入模块，用以接收一复位信号、高电压信号以及低电压信号，使所述中继信号TP(N)以及本级级传信号Q(N)在初始状时清零复位，并且所述复位模块依据所述高电压信号以及所述中继信号TP(N)产生一控制信号； 一锁存模块，电性连接所述复位模块，用以接收所述控制信号、第一时钟信号以及所述高电压信号，并且所述锁存模块依据所述控制信号以及第一时钟信号产生本级反相级传信号XQ(N);以及 一信号处理模块，电性连接所述锁存模块，用以接收所述本级反相级传信号XQ(N)、第二时钟信号以及第三时钟信号，所述信号处理模块以所述本级级传信号Q(N)控制若干组晶体管的开启状态，使第一组晶体管通过所述第二时钟信号产生第一级栅极信号G(l)，以及使其余各组晶体管通过所述第三时钟信号分别产生第二级栅极信号G(2)至第N级栅极信号G(N)010.根据权利要求9所述的阵列基板上栅极驱动电路，其特征在于，所述信号处理模块包括: 一第三反相器，包括第三输入端以及第三输出端，所述第三输入端用以接收所述本级反相级传信号XQ(N)以产生所述本级级传信号Q(N); 若干对晶体管，每一对晶体管包括第一型晶体管以及第二型晶体管，每一第一型晶体管以及每一第二型晶体管分别包括源极、栅级以及漏极；以及 若干组反相单元，分别耦接所述若干对晶体管，每一组反相单元包括若干依序串接的第四反相器； 其中，所述第二输入端传送所述本级反相级传信号XQ(N)至每一第二型晶体管的栅级，所述第二输出端输出所述本级级传信号Q(N)至每一第一型晶体管的栅级，每对晶体管的第一型晶体管以及第二型晶体管的两个源极耦接在一起，并且每对晶体管的第一型晶体管以及第二型晶体管的两个漏极与每一组反相单元耦接在一起，其中第一对晶体管通过所述第二时钟信号CK2使第一组反相单元产生第一级栅极信号G(1)，其余各对晶体管通过所述第三时钟信号使其余各组反相单元依序产生第二级栅极信号G(2)至第N级栅极信号G(N)。
【专利摘要】本发明涉及一种阵列基板上栅极驱动电路及使用所述电路的液晶显示器，所述阵列基板上栅极驱动电路设有若干依序连接的栅极驱动单元，每一级栅极驱动单元包括输入模块、复位模块、锁存模块以及信号处理模块。信号处理模块用以接收所述本级反相级传信号XQ(N)、所述低电压信号、第二时钟信号以及第三时钟信号，所述信号处理模块以所述本级级传信号Q(N)控制两个晶体管的开启状态，使所述两个晶体管分别通过所述第二时钟信号以及所述第三时钟信号以产生第N级栅极信号G(N)以及第N+1级栅极信号G(N+1)。本发明使用较少的时钟(CK)信号线和晶体管，有利于窄边框的液晶显示器设计。
【IPC分类】G09G3/36
【公开号】CN105448267
【申请号】CN201610008000
【发明人】赵莽, 李亚锋
【申请人】武汉华星光电技术有限公司
【公开日】2016年3月30日
【申请日】2016年1月7日