专利名称：阵列基板及液晶显示器的制作方法
技术领域：
本实用新型涉及液晶显示技术，尤其涉及一种阵列基板及液晶显示器。
背景技术：
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)由于具有体积小、功耗低、无辐射等优点，而成为液晶显示器中的主流产品。通常TFT-LCD包括液晶面板、驱动电路和背光源。 液晶面板是TFT-LCD中的主要部件，由阵列基板和彩膜基板对盒而成，其间填充有液晶层； 通过控制驱动电路提供的电压使液晶分子有序发生偏转，产生光的明暗变化，其中电压的控制是由薄膜晶体管完成的。现有阵列基板的结构包括衬底基板，衬底基板上形成有纵横交叉的数据线和栅线，数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关和像素电极；TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极，有源层形成在源电极和漏电极与栅电极之间。其中，数据线、栅线、TFT开关的栅电极、源电极、漏电极和有源层，以及像素电极可统称为导电图案。为保持各导电图案的绝缘，可将同层设置的导电图案间隔设置，或通过绝缘层间隔异层设置导电图案，例如，栅线和栅电极上覆盖栅极绝缘层，与TFT开关和数据线保持绝缘；TFT开关和数据线上覆盖有钝化层，与像素电极保持绝缘，像素电极可通过钝化层过孔与漏电极相连。上述阵列基板的结构是通过若干次薄膜沉积和光刻工艺形成图案来完成的，一次光刻工艺形成一层图案。要形成一层图案，首先要在衬底基板上沉积一层薄膜；然后在薄膜表面涂覆一层光敏材料，通过掩膜板对光敏材料进行曝光显影；然后通过光刻工艺进行刻蚀形成最终图案；最后，将光敏感材料剥离，并形成下一层薄膜图案。其中，每一层图案都要在精确的位置准确的罩在另一层图案上；每层图案可以具有相同或不同的材料，且厚度一般为几百纳米到几个微米。通常，在阵列基板的制造过程中所用掩膜板的数量和次数越少，生产效率越高，生产成本就越低。目前，阵列基板的制作工艺已经由原来的七次光刻工艺发展到四次光刻工艺，甚至还有少数厂商已经开始使用三次光刻工艺。其中，为了减少光刻工艺的次数，一般采用半色调或灰色调掩膜板，通过一次光刻工艺同时形成包括多个结构的图案。而通过一次光刻工艺将透明像素电极与其他图案层一次成型是比较常见的工艺，例如通过一次光刻工艺同时形成透明像素电极和栅电极，或者同时形成透明像素电极和源电极与漏电极等。上述一次光刻工艺同时形成透明像素电极和栅电极，或透明像素电极和源电极与漏电极的过程一般是先沉积透明像素薄膜，然后在透明像素薄膜上直接沉积栅金属薄膜或者源漏金属薄膜；在上述薄膜上涂覆光刻胶，并经曝光显影形成光刻胶图案；接下来，进行刻蚀、灰化以及再刻蚀操作，并最终形成包括透明像素电极和栅电极，或者包括透明像素电极和源电极与漏电极的图案。通常，业界会选择透光性较好的氧化铟锡andium Tin Oxides ；简称为ΙΤ0)作为透明像素电极。根据ITO的制作工艺，ITO可分为非晶ITO和多晶ΙΤ0。而由于非晶ITO可以在常温下制作，且具有制作工艺简单、刻蚀速度快、生产效率高等优点而被广泛采用。但是，在上述刻蚀过程中的高温工艺或者退火工艺的作用下，非晶ITO会转变成多晶ΙΤ0，透明像素薄膜的应力也会由非晶ITO的压应力变为多晶ITO的张应力。透明像素薄膜应力的改变往往会导致与相邻薄膜间产生缝隙，即透明像素薄膜和栅金属薄膜间，或者透明像素薄膜和源漏金属薄膜间会产生缝隙，使栅金属薄膜或源漏金属薄膜与透明像素薄膜的粘附性变差，使最终形成的栅线、栅电极或源电极、漏电极易发生脱落，产生TFT的不良。
实用新型内容本实用新型提供一种阵列基板及液晶显示器，以解决现有阵列基板中因制造过程中栅金属薄膜或源漏金属薄膜与透明像素薄膜间产生缝隙而导致的栅线、栅电极或源电极、漏电极易发生脱落的问题，以提高阵列基板的性能。本实用新型提供一种阵列基板，包括衬底基板，所述衬底基板上形成有导电图案和绝缘层，所述绝缘层至少包括像素薄膜缓冲层，形成于像素电极和与所述像素电极相邻的导电图案之间。 如上所述阵列基板，其中，所述导电图案和绝缘层还包括所述像素电极与栅线和栅电极；所述像素薄膜缓冲层，形成于所述像素电极与所述栅线和栅电极之间。如上所述阵列基板，其中，所述像素电极，形成在所述衬底基板上；所述栅线和栅电极，形成在所述像素薄膜缓冲层上；所述像素电极、所述像素薄膜缓冲层与所述栅线和栅电极一次成型。如上所述阵列基板，其中，所述导电图案和绝缘层还包括栅绝缘层，形成于所述栅线和栅电极上方且覆盖所述衬底基板；第一接触过孔，形成于所述像素薄膜缓冲层和所述栅绝缘层上，且贯穿所述像素薄膜缓冲层和所述栅绝缘层；数据线，形成在所述栅绝缘层上；源电极和漏电极，形成在所述栅绝缘层上，所述漏电极通过所述第一接触过孔与所述像素电极连接；有源层，形成于所述源电极和漏电极之上，并与所述源电极和漏电极连接；钝化层，形成在所述有源层、所述源电极和漏电极上方且覆盖所述衬底基板。如上所述阵列基板，其中，所述导电图案和绝缘层还包括所述像素电极与漏电极；所述像素薄膜缓冲层，形成于所述像素电极与所述漏电极之间，且所述像素薄膜缓冲层上形成有第二接触过孔；所述漏电极通过所述第二接触过孔与所述像素电极连接。如上所述阵列基板，其中，所述漏电极，形成于所述像素薄膜缓冲层上方；所述像素薄膜缓冲层，形成于所述像素电极上方；所述像素电极、所述像素薄膜缓冲层和所述第二接触过孔一次成型。如上所述阵列基板，其中，所述导电图案和绝缘层还包括栅线和栅电极，形成在所述衬底基板上；栅绝缘层，形成于所述栅线和栅电极之上；有源层，形成于源电极和所述漏电极之上，并与所述源电极和所述漏电极连接；钝化层，形成于所述有源层、所述源电极和所述漏电极上且覆盖所述衬底基板；所述像素电极形成在所述栅绝缘层上。如上所述阵列基板，其中，所述像素薄膜缓冲层为厚度为1000 4000 A的无机绝缘层。
4[0018]如上所述阵列基板，其中，所述像素薄膜缓冲层为厚度为1500 5000 A的有机
绝缘层。本实用新型提供一种液晶显示器，包括本实用新型提供的任一阵列基板。本实用新型提供的阵列基板及液晶显示器，采用在像素电极和与像素电极相邻的导电图案之间设置像素薄膜缓冲层的技术方案，通过像素薄膜缓冲层的缓冲作用避免了阵列基板制造过程中透明像素电极薄膜发生应力变化时，在像素电极和与像素电极相邻的导电图案之间形成缝隙，增加像素电极与其相邻导电图案之间的粘附性，解决相邻导电图案因与像素电极之间产生缝隙而在后续出现易于脱落的问题，并最终提高了阵列基板的性能。
图1为本实用新型实施例一提供的阵列基板的局部俯视结构示意图；图2A为本实用新型实施例二提供的阵列基板的局部俯视结构示意图；图2B为图2A中沿A-A线的侧视剖切结构示意图；图2C为本实用新型实施例二的阵列基板的制作方法的流程图；图3A为本实用新型实施例三提供的阵列基板的局部俯视结构示意图；图;3B为图3A中沿A-A线的侧视剖切结构示意图；图3C为本实用新型实施例三的阵列基板的制作方法的流程图。附图标记1-衬底基板；2-栅线；3-栅电极；[0030]4-栅绝缘层；5-数据线；6-有源层；[0031]7-源电极；8-漏电极；9-钝化层；[0032] ο-第一接触过孔；11-像素电极；20-像素薄膜缓冲层[0033]30-第二接触过孔。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。实施例一图1为本实用新型实施例一提供的阵列基板的局部俯视结构示意图。如图1所示，本实施例提供的阵列基板包括衬底基板1，衬底基板1上形成有导电图案和绝缘层；其中，导电图案包括数据线5、栅线2、TFT开关的栅电极3、源电极7、漏电极8和有源层6，以及像素电极11。其中，数据线5和栅线2纵横交叉，围设形成像素单元。像素单元包括TFT 开关和像素电极11 ；本实施例的绝缘层至少包括像素薄膜缓冲层(在图1中未示出)，该像素薄膜缓冲层形成于像素电极11和与像素电极11相邻的导电图案之间，避免了在阵列基板制作过程中因像素电极薄膜的应力变化使像素电极11和与像素电极11相邻的导电图案之间产生缝隙。当像素电极的材料为非晶ITO时，由于在阵列基板的制作过程中，非晶ITO会因高温工艺或者退火工艺的影响而变为多晶ΙΤ0，使得透明像素薄膜的应力由张应力变为压应力，导致其与其相邻薄膜之间产生缝隙，降低透明像素薄膜与其相邻薄膜之间的粘附力，并最终导致所形成的像素电极和像素电极相邻的导电图案之间的粘附力变差，相邻导电图案易于与像素电极发生脱落，产生TFT不良。本实施例的阵列基板，通过在阵列基板的制作工艺中形成设置于像素电极与其相邻导电图案之间的像素薄膜缓冲层，通过像素薄膜缓冲层的缓冲作用避免像素电极因应力改变而在其与其相邻导电图案之间产生缝隙，克服了现有技术中的缺陷，保证了像素电极和与像素电极相邻导电图案之间的粘附力，提高了 TFT的良率。在上述技术方案中，对像素薄膜缓冲层的材料并不做限制。像素薄膜缓冲层可以采用有机绝缘材料也可以采用无机绝缘材料。其中，若为有机绝缘材料，例如可以采用苯并环丁烯树脂(BCB)，其厚度通常为1500 5000 A ；若采用无机绝缘材料，例如可以采用氧化物、氮化物或者氧氮化合物，其对应的反应气体可以为硅烷(SiH4)，氨气(NH3),氮气(N2) 或二氯氢硅(SiH2Cl2)，氨气(NH3),氮气(N2),其厚度可以为1000 4000 A。进一步，结合现有技术中为减少光刻工艺，最为常见的通过一次光刻工艺同时形成透明像素电极和栅电极，或者同时形成透明像素电极和源电极与漏电极的制作工艺，本实施例提供的阵列基板中的像素薄膜缓冲层设置于像素电极与栅线和栅电极之间，或者设置于像素电极与源电极和漏电极之间，并覆盖整个衬底基板。下面实施例基于上述技术方案，将分别针对上述两种情况来说明本实用新型阵列基板的结构以及制造方法。实施例二图2A为本实用新型实施例二提供的阵列基板的局部俯视结构示意图。图2B为图 2A中沿A-A线的侧视剖切结构示意图。如图2A和图2B所示，本实施例的阵列基板包括衬底基板1，衬底基板1上形成像素电极11、像素薄膜缓冲层20、栅线2、数据线5、栅电极3、 栅绝缘层4、有源层6、源电极7、漏电极8、钝化层9和第一接触过孔10。其中，像素电极11直接形成于衬底基板1上，像素薄膜缓冲层20形成在像素电极 11之上；栅线2和栅电极3形成在像素薄膜缓冲层20上；为了简化制造工艺，像素电极11、 像素薄膜缓冲层20与栅线2和栅电极3可一次成型，即通过一次构图工艺同时形成像素电极U、像素薄膜缓冲层20与栅线2和栅电极3。进一步，本实施例的阵列基板还包括栅绝缘层4、第一接触过孔10、数据线5、有源层6、源电极7、漏电极8和钝化层9。其中，栅绝缘层4形成在栅线2和栅电极3之上； 第一接触过孔10形成在栅绝缘层4和像素薄膜缓冲层20上，并贯穿栅绝缘层4和像素薄膜缓冲层20，露出部分像素电极11。数据线5形成在栅绝缘层4上；有源层6、源电极7和漏电极8形成在栅绝缘层4上，其中，有源层6形成于源电极7和漏电极8之上，并分别与源电极7和漏电极8连接，以形成TFT沟道，源电极7与数据线5连接，漏电极8通过第一接触过孔10与像素电极11连接。钝化层9形成在有源层6、源电极7和漏电极8上方且覆盖衬底基板1，即钝化层9覆盖衬底基板1上的所有图案。本实施例的阵列基板，在像素电极与栅线和栅电极之间设置有像素薄膜缓冲层， 该结构可以避免像素电极与栅线和栅电极之间产生缝隙，可以保证像素电极与栅线和栅电
6极之间的粘附力，防止栅线和栅电极发生脱落，进而保证了 TFT的良率。图2C为本实用新型实施例二的阵列基板的制作方法的流程图。如图2C所示，本实施例的阵列基板的制作流程包括步骤201，在衬底基板上，通过溅射或热蒸发的方法沉积厚度约为300 1000 A 的透明像素薄膜，该透明像素薄膜的材料为非晶ΙΤ0。其中衬底基板通常为透明玻璃基板或
者石英。步骤202，采用等离子体增强化学气相沉积(Plasma Chemical VaporDeposition ； 简称为PECVD)方法在透明像素薄膜上沉积厚度约为1000 4000 A的无机绝缘层薄膜， 或者通过旋涂方式涂敷厚度为1500 5000 A的有机绝缘层薄膜；上述有机绝缘层薄膜或无机绝缘层薄膜用以形成本实施例中的像素薄膜缓冲层。步骤203，在上述薄膜上采用溅射或热蒸发的方法沉积上厚度约为3000 5000 A的栅金属薄膜，其中，栅金属薄膜可以选用铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)等金属或合金，其可以为单层结构，也可以是由多层金属组成多层结构。步骤204，通过构图工艺对上述薄膜进行构图，形成包括栅线、栅电极、像素薄膜缓冲层和像素电极的图案。步骤205，在形成上述图案的衬底基板上，采用PECVD方法沉积厚度约为3000 5000 A的栅绝缘层薄膜；其中，栅绝缘层薄膜可以采用氧化物、氮化物或者氧氮化合物，其中在PECVD过程中所使用的反应气体可以为SiH4, NH3, N2或SiH2Cl2, NH3。 步骤206，通过构图工艺对上述薄膜进行构图，形成包括栅绝缘层和第一接触过孔的图案；所述第一接触过孔贯穿栅绝缘层和像素薄膜缓冲层，并露出部分像素电极。步骤207，在形成上述图案的衬底基板上，采用溅射或热蒸发方法沉积一层厚度约为2000 4000 A的源漏金属薄膜；其中，该源漏金属薄膜可以为铬(Cr)、钨(W)、钛(Ti)、 钽(Ta)、钼(Mo)等金属和合金，且其可以是一种单层结构，也可以是一种多层结构。步骤208、通过构图工艺对上述薄膜进行构图，形成包括数据线、源电极和漏电极的图案；其中，漏电极通过第一接触过孔与像素电极连接。步骤209，在形成上述图案的衬底基板上，采用溅射方法沉积一层厚度为300 1500 A的有源层薄膜；有源层薄膜通常为金属氧化物半导体，可以选用非晶氧化铟镓锌 (a-IGZO)，也可以选用其他的金属氧化物半导体材料。步骤210，通过构图工艺对上述薄膜进行构图，形成包括有源层的图案；其中，金属氧化物半导体层放置在源电极和漏电极之上，在形成源电极和漏电极之后通过构图工艺形成有源层，避免了形成源电极和漏电极图案时对金属氧化物半导体层的损伤，有利于提高TFT的特性。步骤211，在形成上述图案的衬底基板上，采用PECVD方法连续沉积一层厚度为 1000 4000 A约钝化层薄膜，形成覆盖整个衬底基板的钝化层。通过上述步骤可形成本实施例的阵列基板的结构，但并不限于此，也可以采用其他制造工艺形成本实施例阵列基板的结构。其中，上述构图工艺包括在薄膜上涂覆光刻胶、利用掩膜板对光刻胶进行曝光显影形成光刻胶图案、对光刻胶图案进行刻蚀，以及去除剩余光刻胶以形成上述各步骤中的图案。由于构图工艺为本领域技术人员的公知常识，且本领域技术人员可以根据本实施例的阵列基板的结构，理解并实现该构图工艺的过程，因此，本实施例不再赘述。本实施例的阵列基板，通过在制作过程中在透明像素薄膜和栅金属薄膜之间沉积有机绝缘层薄膜或无机绝缘层薄膜，以对透明像素薄膜因受高温或退火工艺的影响而发生应力转变时产生的缝隙进行缓冲，保证了透明像素薄膜和栅金属薄膜之间没有缝隙，保证栅金属薄膜与透明像素薄膜之间的粘附力，防止栅金属薄膜发生脱落，进而使得本实施例的阵列基板具有较高的良率。实施例三图3A为本实用新型实施例三提供的阵列基板的局部俯视结构示意图。图IBB为图3A中沿A-A线的侧视剖切结构示意图。如图3A和图:3B所示，本实施例的阵列基板包括衬底基板1，衬底基板1上形成有栅线2、栅电极3、栅绝缘层4、有源层6、像素电极11、像素薄膜缓冲层20、源电极7、漏电极8、数据线5和钝化层9。其中，像素薄膜缓冲层20形成于像素电极11与漏电极8之间；具体的像素电极11 位于像素薄膜缓冲层20下方，漏电极8形成于像素薄膜缓冲层20上方，且像素薄膜缓冲层上形成有第二接触过孔30，漏电极8通过第二接触过孔30与像素电极11连接。进一步，在本实施例的阵列基板中，栅线2和栅电极3直接形成在衬底基板1上； 栅绝缘层4形成在栅线2和栅电极3上方且覆盖衬底基板1 ；像素电极11形成在栅绝缘层 4上；有源层6形成在源电极7和漏电极8之上并分别与源电极7和漏电极8连接，以形成 TFT沟道；其中，数据线5与源电极7和漏电极8同层形成。钝化层9覆盖于形成数据线5、 源电极7和漏电极8等图案的衬底基板1上。本实施例的阵列基板，在像素电极和漏电极之间设置有像素薄膜缓冲层。该像素薄膜缓冲层在阵列基板的制作过程中，可以对透明像素薄膜因高温或退火工艺影响转变应力而产生的缝隙进行缓冲，使得透明像素薄膜与源漏金属薄膜之间没有缝隙，保证源漏金属薄膜与透明像素薄膜之间的粘附力，进而使形成的漏电极与像素电极不易脱落，提高了本实施例阵列基板的良率。图3C为本实用新型实施例三的阵列基板的制作方法的流程图。如图3C所示，该制作方法具体包括步骤301，在衬底基板上采用溅射或热蒸发的方法沉积一层厚度约为1500 5000 A的栅金属薄膜。其中，衬底基板可以为透明玻璃基板或者石英基板。栅金属薄膜可以使用一种材料，例如铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)、铜(Cu)等金属或合金；也可以使用由多层金属组合成的材料。步骤302，通过构图工艺对上述栅金属薄膜进行构图，形成包括栅线和栅电极的图案。步骤303，在形成上述图案的衬底基板上，采用PECVD方法连续沉积一层厚度约为 3000 5000 A的栅绝缘层薄膜，接着通过溅射或热蒸发的方法沉积厚度约为300 1000 A的透明像素薄膜，即非晶ITO ；其中，栅绝缘层薄膜可以采用氧化物、氮化物或者氧氮化合物，其中在PECVD过程中所使用的反应气体可以为SiH4, NH3, N2或S^Cl2, NH3。步骤304，在非晶ITO上，通过PECVD方法沉积一层厚度为1000 4000 A的无机绝缘层薄膜，或者旋涂方式涂敷厚度为1500 5000 A —层有机绝缘层薄膜；步骤305，通过构图工艺对上述薄膜进行构图，形成包括栅绝缘层、像素电极、像素
8薄膜缓冲层和第二接触过孔的图案；步骤306，在形成上述图案的衬底基板上，采用溅射或热蒸发的方法沉积厚度为 3000 5000 A的源漏金属薄膜；其中，源漏金属薄膜可以选用铬(Cr)、钨(W)、钛(Ti)、钽 (Ta)、钼(Mo)等金属或合金，其可以为单层结构也可以是由多层金属组成的多层结构。步骤307、通过构图工艺对上述薄膜进行构图，形成包括数据线、源电极、漏电极的图案；其中，漏电极通过第二接触过孔和像素电极连接。步骤308，在形成上述图案的衬底基板上，采用溅射方法沉积一层有源层薄膜；其中，有源层薄膜可以由厚度为1000 3000 A的半导体层薄膜和厚度为1000 3000 A 的欧姆接触层薄膜组成。有源层薄膜通常为金属氧化物半导体，可以选用非晶氧化铟镓锌 (a-IGZO)，也可以选用其他的金属氧化物半导体材料。步骤309，通过构图工艺对上述薄膜进行构图，形成包括有源层的图案；其中，金属氧化半导体层放置在源电极和漏电极之上，在形成源电极和漏电极之后通过构图工艺形成有源层，避免了形成源电极和漏电极图案时对金属氧化物半导体层的损伤，有利于提高 TFT的特性。步骤310，在形成上述图案的衬底基板上，通过PECVD方法连续沉积一层厚度为 1000 4000 A的钝化层薄膜，以形成覆盖整个衬底基板的钝化层。其中，钝化层薄膜可以采用氧化物、氮化物或者氧氮化合物，其中在PECVD过程中所使用的反应气体可以为SiH4, NH3, N2 或 SiH2Cl2, NH3O其中，上述构图工艺包括在薄膜上涂覆光刻胶、利用掩膜板对光刻胶进行曝光显影形成光刻胶图案、对光刻胶图案进行刻蚀，以及去除剩余光刻胶以形成上述各步骤中的图案。由于构图工艺为本领域技术人员的公知常识，且本领域技术人员可以根据本实施例的阵列基板的结构，理解并实现该构图工艺的过程，因此，本实施例不再赘述。通过上述步骤可形成本实施例的阵列基板，但并不限于此，也可以采用其他制造工艺形成本实施例的阵列基板结构。本实施例的阵列基板，通过在制作过程中在透明像素薄膜和源漏金属薄膜之间沉积有机绝缘层薄膜或无机绝缘层薄膜，以对透明像素薄膜因受高温或退火工艺的影响而发生应力转变时产生的缝隙进行缓冲，保证了透明像素薄膜和源漏金属薄膜之间没有缝隙， 保证源漏金属薄膜与透明像素薄膜之间的粘附力，防止源漏金属薄膜发生脱落，进而使得本实施例的阵列基板具有较高的良率。实施四本实用新型实施例三提供一种液晶显示器，包括外框架、液晶面板和驱动电路等部件。其中液晶面板是由彩膜基板和本实用新型提供的阵列基板对盒而成，并在其间填充有液晶层。且其中的阵列基板可采以用本实用新型实施例提供的阵列基板。其中关于阵列基板的结构以及制造阵列基板的方法流程在本实施例中不再详细论述，可以详见本实用新型上述实施例。综上所述，本实用新型的液晶显示器由于具有本实用新型提供的阵列基板，因此， 同样具有性能较好的优点。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序
9在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。 最后应说明的是以上实施例仅用以说明本实用新型的技术方案，而非对其限制； 尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解: 其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
权利要求1.一种阵列基板，包括衬底基板，所述衬底基板上形成有导电图案和绝缘层，其特征在于，所述绝缘层至少包括像素薄膜缓冲层，形成于像素电极和与所述像素电极相邻的导电图案之间。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电图案和绝缘层还包括所述像素电极与栅线和栅电极；所述像素薄膜缓冲层，形成于所述像素电极与所述栅线和栅电极之间。
3.根据权利要求2所述的阵列基板，其特征在于 所述像素电极，形成在所述衬底基板上；所述栅线和栅电极，形成在所述像素薄膜缓冲层上；所述像素电极、所述像素薄膜缓冲层与所述栅线和栅电极一次成型。
4.根据权利要求3所述的阵列基板，其特征在于，所述导电图案和绝缘层还包括 栅绝缘层，形成在所述栅线和栅电极上方且覆盖所述衬底基板；第一接触过孔，形成于所述像素薄膜缓冲层和所述栅绝缘层上，且贯穿所述像素薄膜缓冲层和所述栅绝缘层；数据线，形成在所述栅绝缘层上；源电极和漏电极，形成在所述栅绝缘层上，所述漏电极通过所述第一接触过孔与所述像素电极连接；有源层，形成于所述源电极和漏电极之上，并与所述源电极和漏电极连接； 钝化层，形成在所述有源层、所述源电极和漏电极上方且覆盖所述衬底基板。
5.根据权利要求1所述的阵列基板，其特征在于，所述导电图案和绝缘层还包括所述像素电极与漏电极；所述像素薄膜缓冲层，形成于所述像素电极与所述漏电极之间，且所述像素薄膜缓冲层上形成有第二接触过孔；所述漏电极通过所述第二接触过孔与所述像素电极连接。
6.根据权利要求5所述的阵列基板，其特征在于 所述漏电极，形成于所述像素薄膜缓冲层上方； 所述像素薄膜缓冲层，形成于所述像素电极上方；所述像素电极、所述像素薄膜缓冲层和所述第二接触过孔一次成型。
7.根据权利要求6所述的阵列基板，其特征在于，所述导电图案和绝缘层还包括 栅线和栅电极，形成在所述衬底基板上；栅绝缘层，形成于所述栅线和栅电极之上；有源层，形成于源电极和所述漏电极之上，并与所述源电极和所述漏电极连接； 钝化层，形成于所述有源层、所述源电极和所述漏电极上且覆盖所述衬底基板； 所述像素电极形成在所述栅绝缘层上。
8.根据权利要求1-7任一项所述的阵列基板，其特征在于，所述像素薄膜缓冲层为厚度为1000 4000 A的无机绝缘层。
9.根据权利要求1-7任一项所述的阵列基板，其特征在于，所述像素薄膜缓冲层为厚度为1500 5000 A的有机绝缘层。
10.一种包括权利要求1-9任一项所述的阵列基板的液晶显示器。
专利摘要本实用新型公开了一种阵列基板及液晶显示器。阵列基板包括衬底基板，所述衬底基板上形成有导电图案和绝缘层，所述绝缘层至少包括像素薄膜缓冲层，形成于像素电极和与所述像素电极相邻的导电图案之间。本实用新型的阵列基板及液晶显示器，可以解决现有阵列基板中因制造过程中栅金属薄膜或源漏金属薄膜与透明像素薄膜间产生缝隙而导致的栅线、栅电极或源电极、漏电极易发生脱落的问题，具有较佳的性能。
文档编号G02F1/1362GK202009000SQ201020681700
公开日2011年10月12日 申请日期2010年12月16日 优先权日2010年12月16日
发明者刘圣烈, 刘翔, 薛建设 申请人:京东方科技集团股份有限公司