专利名称：一种阵列基板及其制造方法和液晶显示装置的制作方法
技术领域：
本发明涉及液晶显示领域，特别涉及一种阵列基板及其制造方法及液晶显示装置。
背景技术：
液晶显示器(Liquid Crystal Display,LCD)具有功耗低、福射低及制造成本低等特点，已被广泛应用于各种电子设备中，如显示器、电视、手机、数码相机等数字电子设备。其中，薄膜晶体管液晶显不器(Thin Film Transistor LiquidCrystal Display, TFT-LCD)是ー种主要的平板显示装置(FPD, Flat PanelDisplay)。
TFT-1XD的阵列基板中的每个像素点都是通过集成在该阵列基板上且与像素点连接的TFT元件来驱动和控制。传统的TFT元件的结构,如图1及图2所示,包括位于衬底基板10上的栅极11和栅线111，位于栅极11和栅线111上的栅绝缘层12，位于绝缘层12上的有源层13，位于有源层13上的源极14、源极线141及漏极15，位于源极14、源极线141及漏极15上的保护层16，以及位于保护层16上的透明电极17。由于液晶本身不会发光，而是依靠背光模组将光线射入液晶显示面板，以显示图像。目前，TFT中的有源层一般采用非晶娃(amorphous silicon, a-Si)或多晶娃(polycrystalline silicon,p-Si)等半导体材料，由于半导体材料对光线敏感，因此，光线的照射会影响有源层的性能，会产生光照漏电流，从而影响TFT元件的性能。为了保护有源层，一般需要将TFT的栅极11的尺寸制作得足够大，如图2所示，栅极11的线宽必须不小于有源层13的线宽，从而能够利用栅极11遮挡从背光模组发出的光线，使有源层13不会暴露在从背光模组发出的光线中，但这样会造成栅极11和源极14、漏极15之间的交叠面积变大。栅极与源极之间的交叠面积变大，导致TFT极间电容Cgs的值增大；栅极和漏极之间的交叠面积变大，导致TFT极间电容Cgd的值増大，而TFT极间电容Cgs和Cgd的值増大，导致馈入(Feed through)电压A Vp的值增大，从而使TFT-1XD的画面等级(screen grade)降低，从而会导致难以驱动阵列基板中的各像素点。综上所述，现有的阵列基板中，由于栅极的尺寸较大，导致TFT极间电容Cgs和Cgd的值增大，导致馈入(Feed through)电压AVp的值增大,从而使TFT-1XD的画面等级(.screen grade；降低。
发明内容
本发明实施例提供了一种阵列基板及其制造方法及液晶显示装置，用于解决现有技术中存在的由于栅极的尺寸较大，导致TFT极间电容Cgs和Cgd的值増大，导致馈入电压AVp的值增大的问题。本发明实施例提供了一种阵列基板，该阵列基板包括设置于衬底基板上的薄膜晶体管，与所述薄膜晶体管连接的栅线，以及位于所述衬底基板与所述薄膜晶体管的有源层之间的遮光层，所述遮光层用于遮挡射入有源层中的光线；其中，所述栅线中作为薄膜晶体管的栅极的线宽小于所述栅线的线宽。优选的，所述薄膜晶体管的栅极的线宽小于所述有源层的线宽。优选的，所述遮光层为非透明导电材料，所述阵列基板还包括位于所述遮光层上的绝缘层。优选的，所述遮光层设置于所述衬底基板上，且所述遮光层与所述有源层之间包括所述薄膜晶体管的栅极及位于所述栅极上的栅绝缘层。优选的，所述阵列基板还包括像素电极，其中，所述遮光层与所述阵列基板的像素电极位于同一层，且所述遮光层与所述像素电极采用相同的材料。优选的，所述遮光层与所述像素电极设置于所述衬底基板上，且所述遮光层与所述有源层之间包括所述薄膜晶体管的栅极及位于所述栅极上的栅绝缘层。优选的，所述阵列基板还包括位于所述薄膜晶体管的保护层上的公共电极，其中，所述公共电极包括多个设置于所述保护层上且相互平行的条状电极；所述像素电极包括多个设置于所述衬底基板上且相互平行的条状电极；且所述像素电极的任一条状电极与所述公共电极的任一条状电极不重叠。本发明实施例提供了一种液晶显示装置，包括上述任一阵列基板。本发明实施例提供了一种阵列基板的制造方法，包括通过一次构图工艺，在衬底基板上形成的遮光层；通过构图工艺，在形成有遮光层的衬底基板上依次形成栅线、栅极、栅绝缘层、有源层以及源极和漏极；其中，所述遮光层用于遮挡射入所述有源层中的光线，所述栅极的线宽小于该栅极所在的栅线的线宽。优选的，所述栅极的线宽小于所述有源层的线宽。优选的，若所述遮光层为导电材料，在形成遮光层之后且在形成栅极之前，还包括通过一次构图工艺，在形成有遮光层的衬底基板上形成绝缘层。本发明实施例提供了一种阵列基板的制造方法，包括通过构图工艺，在衬底基板上依次形成栅线、栅极及栅绝缘层；通过一次构图工艺，在形成有栅线、栅极及栅绝缘层的衬底基板上形成遮光层；通过构图工艺，在形成有遮光层的衬底基板上依次形成有源层以及源极和漏极；其中，所述遮光层用于遮挡射入所述有源层中的光线，所述栅极的线宽小于该栅极所在的栅线的线宽。优选的，所述栅极的线宽小于所述有源层的线宽。优选的，若所述遮光层为导电材料，在形成遮光层之后且在形成有源层之前，还包括通过一次构图工艺，在形成有遮光层的衬底基板上形成绝缘层。本发明实施例提供了一种阵列基板的制造方法，包括通过一次构图工艺，在衬底基板上形成遮光层和像素电极，其中，所述遮光层与所述像素电极采用非透明导电材料；
通过一次构图エ艺，在形成有遮光层的衬底基板上形成绝缘层；通过构图エ艺，在形成有绝缘层的衬底基板上依次形成栅线、栅极、栅绝缘层、有源层、源极和漏极、保护层及公共电极；其中，所述遮光层用于遮挡射入所述有源层中的光线，所述栅极的线宽小于该栅极所在的栅线的线宽。优选的，所述栅极的线宽小于所述有源层的线宽。本发明实施例通过在阵列基板的衬底基板与薄膜晶体管的有源层之间设置遮光层，用以遮挡射入有源层中的光线，使阵列基板中的栅极的线宽能够小于该栅极所在的栅线的线宽，从而减小了栅极与源极之间的交叠面积以及栅极和漏极之间的交叠面积，即减小了 TFT极间电容Cgs和Cgd的值，进而减小了影响TFT-1XD的画面等级的馈入电压AVp，并且减小了栅线延迟和源极线延迟。
图1为背景技术中阵列基板结构的俯视示意图；图2为图1所示的阵列基板的A-A方向剖面示意图；图3A为本发明实施例第一种阵列基板结构的俯视示意图；图3B为图3A所示的第一种阵列基板的B-B方向剖面示意图；图3C为本发明实施例图3A所不的第一种阵列基板的另ー结构的B-B方向剖面不意图；图4为本发明实施例第一种阵列基板制造方法的流程图；图5A 图5E为本发明实施例一的阵列基板的制造过程中阵列基板结构的俯视示意图；图6A为本发明实施例第二种阵列基板结构的俯视示意图；图6B为图6A所示的第二种阵列基板结构的B-B方向剖面示意图；图6C为图6A所示的第二种阵列基板的另ー结构的B-B方向剖面示意图；图7为本发明实施例第二种阵列基板制造方法的流程图；图8A为本发明实施例第三种阵列基板中薄膜晶体管部分的结构俯视示意图；图8B为图8A所示的第三种阵列基板中薄膜晶体管部分的C-C方向剖面示意图；图SC为图8A所示的第三种阵列基板中薄膜晶体管部分的B-B方向示意图；图9为本发明实施例第三种阵列基板制造方法的流程图；图1OA 图1OE为本发明实施例第三种阵列基板的制造过程中阵列基板结构的俯视不意图。
具体实施例方式本发明实施例通过在阵列基板的衬底基板与薄膜晶体管的有源层之间设置遮光层，用以遮挡射入有源层中的光线，从而可以防止光照对半导体的影响，从而防止光照漏电流的产生，这样阵列基板中的栅极的线宽能够小于该栅极所在的栅线的线宽，这样减小栅极与TFT的源极和漏极的交叠面积，可减小寄生电容，从而减小了影响TFT-LCD的画面等级的馈入电压AVp。
下面结合说明书附图对本发明实施例作进一步详细描述。需要说明的是，本发明实施例均以对底栅型TFT阵列基板的改进为例进行说明，顶栅型阵列基板或其他结构的阵列基板的改进与此类似，此处不再一一列举说明。实施例一、本发明实施例阵列基板的结构如图3A及图3B所示，其中图3B为图3A所示的阵列基板的B-B方向的剖面结构示意图，本实施例阵列基板包括衬底基板30 ；位于衬底基板30上的与有源层33对应的位置的遮光层38，该遮光层38用于遮挡射入有源层33的光线(即从背光模组发出的光线)，以使有 源层33不会受到光线的照射；位于遮光层38上的栅极31 ；位于栅极31上的栅绝缘层32 ；位于栅绝缘层32上的有源层33 ；位于有源层33上的源极34和漏极35 ；位于源极34和漏极35上的保护层36，该保护层36采用绝缘材料，用于保护上述结构免受刻蚀或外界环境的影响；位于保护层36上的透明电极37,其中，透明电极采用ITO (Indium-Tin-Oxide,氧化铟锡)或IZO (Indium Zinc Oxide,铟锌氧化物)等氧化物材料；该透明电极37为像素电极或公共电极。由于遮光层38能够遮挡射入有源层33的光线，因此，遮光层38所覆盖的区域的面积不小于有源层33所覆盖的区域的面积，且遮光层38必须将有源层33完全遮挡住，使来自背光模组的光线不会射入有源层33，从而防止光电漏电流的产生，如图3B所示；优选的，在具体制作过程中，可将遮光层的形状制作成与有源层的形状相同，且遮光层中每个边的尺寸不小于有源层中对应边的尺寸；优选的，为了更好的遮挡来自背光模组发出的光线，遮光层的外形尺寸大于有源层的外形尺寸，且遮光层的每个边长与有源层相对应的边长的差值为I微米飞微米。由于遮光层38用于遮挡射入有源层33的光线，因此，在具体制作过程中，本实施例阵列基板中的栅极31的线宽可以小于该栅极31所在的栅线的线宽，进一步，该栅线31的线宽还可以小于有源层33的线宽，如图3B所示；由于本实施例阵列基板中的栅极的线宽小于该栅极所在的栅线的线宽和/或该栅极的线宽小于有源层的线宽，因此，减小了栅极与源极之间的交叠面积以及栅极和漏极之间的交叠面积，从而减小了寄生电容，即TFT极间电容Cgs和Cgd的值，进而减小了影响TFT-1XD的画面等级的馈入电压Λ Vp，并且也减小了栅线延迟和源极线延迟。本实施例中遮光层38的厚度为IQO A 2000人(埃米);本实施例中遮光层38可以采用非透明的绝缘材料(如不透明的有机树脂材料，或者不透明的无机材料等)，也可以采用非透明的导电材料(如金属等)。若遮光层38采用非透明的绝缘材料，则遮光层38可以与其上的栅极31直接接触；若遮光层38采用非透明的导电材料，如图3C所示，需要在遮光层38与栅极31之间设置绝缘层39，用于使遮光层38与栅极31之间绝缘，以避免遮光层38对栅极31的影响；
其中，绝缘层的材料可以是氮化硅或氧化硅等；绝缘层的厚度为200人 2000A;优选的，位于遮光层与栅极之间的绝缘层采用与栅绝缘层相同的材料。需要说明的是，本实施例中栅极、栅绝缘层、有源层、源极和漏极、保护层以及像素电极均可以采用与现有阵列基板中的栅极、栅绝缘层、有源层、源极和漏极、保护层以及像素电极相同的材料及制作エ艺制作，此处不再详细说明；另外，上述实施例中栅极、栅绝缘层、有源层、源极和漏极、保护层以及透明电极之间的位置关系只是说明性的，而非限制性的，本发明实施例可应用于各种不同结构的阵列基板，只需要保证遮光层设置于衬底基板与有源层之间，且遮光层能够遮挡射入有源层的光线，而对阵列基板中其他结构的位置关系没有限制。本实施例阵列基板的制造方法，如图4所示，包括以下步骤步骤401、通过一次构图エ艺，在衬底基板(图中未示)上形成的用于遮挡射入有源层的光线的遮光层38，如图5A所示，其中，遮光层38所在的区域不小于有源层所在的区域，且遮光层38需要将有源层完全遮挡住，使来自背光模组的光线不会射入有源层；步骤402、通过一次构图エ艺，在形成有遮光层38的衬底基板上形成栅极31和栅线311，如图5B所示；步骤403、通过一次构图エ艺，在形成有栅极31的衬底基板上形成栅绝缘层；步骤404、通过一次构图エ艺，在形成有栅绝缘层(图中未示)的衬底基板上形成有源层33，如图5C所示，栅极31的线宽小于该栅极31所在的栅线311的线宽；优选的，栅极31的线宽小于有源层33的线宽；步骤405、通过一次构图エ艺，在形成有有源层33的衬底基板上形成源极34和漏极35，以及源极线341，如图所示；步骤406、通过一次构图エ艺，在形成有源极34、漏极35及源极线341的衬底基板30上形成保护层；步骤407、通过一次构图エ艺，在形成有保护层(图中未示)的衬底基板30上形成透明电极37，如图5E所示。需要说明的是，由于漏极35需要与透明电极37连接，因此，步骤405中在形成保护层(图中未示)后，在保护层上的漏极35对应的位置形成接触过孔5，如图所示，使漏极35与透明电极37通过接触过孔连接。优选的，若遮光层为导电材料，在步骤401之后且在步骤402之前，还包括通过一次构图エ艺，在形成有遮光层的衬底基板上形成绝缘层，以使遮光层与栅极之间绝缘。需要说明的是，图5A 图5E中均是以ー个TFT结构为例进行描述的，阵列基板中包括多个用于控制和驱动像素点的TFT结构，在阵列基板的制作过程中，多个TFT结构是同步制作的。需要说明的是，本实施例中像素电极与公共电极可以都设置于阵列基板上，如IPS(In-Plane Switching,平面转换)显不面板、FFS (Fringe Field Switching,边缘场开关技木)显示面板；也可以分别设置于显示装置的阵列基板上和彩膜(Colour Film, CF)基板上,如TN (Twisted Nematic,扭转向列式)显示面板,本发明实施例中不对像素电极与公共电极的位置进行限定。
实施例二、本发明实施例阵列基板的结构如图6A及图6B所示，其中，图6B为图6A所示的阵列基板的B-B方向剖面示意图本实施例阵列基板包括衬底基板60 ；位于衬底基板60上的栅极61 ；位于栅极61上的栅绝缘层62 ；位于栅绝缘层62上且与有源层64对应的位置上的遮光层63，该遮光层63用于遮挡射入有源层64的光线(即从背光模组发出的光线)，以使有源层64不会受到光线的照射；
位于遮光层63上的有源层64 ;位于有源层64上的源极65和漏极66 ；位于源极65和漏极66上的保护层67，该保护层67采用绝缘材料，用于保护上述结构免受刻蚀或外界环境的影响；位于保护层67上的透明电极68，其中，透明电极68采用ITO或IZO等氧化物材料，该透明电极为像素电极或公共电极。由于遮光层63用于遮挡射入有源层64的光线，因此，遮光层63所覆盖的区域的面积不小于有源层64所覆盖的区域的面积，且遮光层63必须将有源层64完全遮挡住，使来自背光模组的光线不会射入有源层64，如图6B所示；优选的，在具体制作过程中，可将遮光层的形状制作成与有源层的形状相同，且遮光层中每个边的尺寸不小于有源层中对应边的尺寸；优选的，为了更好的遮挡来自背光模组发出的光线，遮光层中每个边的尺寸大于有源层中对应边的尺寸，且差值为I微米飞微米。由于遮光层63用于遮挡射入有源层64的光线，因此，在具体制作过程中，本实施例阵列基板中的栅极61的线宽可以小于该栅极所在的栅线的线宽，进一步该栅极61的线宽还可以小于有源层64的线宽，如图6B所示；由于本实施例阵列基板中的栅极的线宽小于其所在的栅线的线宽和/或该栅极的线宽小于有源层的线宽，因此，减小了栅极与源极之间的交叠面积以及栅极和漏极之间的交叠面积，从而减小了寄生电容，即TFT极间电容Cgs和Cgd的值，进而减小了影响TFT-1XD的画面等级的馈入电压Λνρ，并且也减小了栅线延迟和源极线延迟。本实施例中遮光层63的厚度为]00 A -2000A;本实施例中遮光层63可以采用非透明的绝缘材料(如不透明的有机树脂材料，或者不透明的无机材料等)，也可以采用非透明的导电材料(如金属等)。若遮光层63采用非透明的绝缘材料，则遮光层63可以与其上的有源层64直接接触；若遮光层63米用非透明的导电材料,如图6C所不,需要在遮光层63与有源层64之间设置绝缘层69，用于使遮光层63与有源层64之间绝缘，以避免遮光层63对有源层64的影响；其中，绝缘层的材料可以是氮化硅或氧化硅等；绝缘层的厚度为200纳米 1000纳米;优选的，位于遮光层与有源层之间的绝缘层采用与栅绝缘层相同的材料。需要说明的是，本实施例中栅极、栅绝缘层、有源层、源极和漏极、保护层以及透明电极均可以采用与现有阵列基板中的栅极、栅绝缘层、有源层、源极和漏极、保护层以及透明电极相同的材料及制作エ艺制作，此处不再详细说明；另外，上述实施例中栅极、栅绝缘层、有源层、源极和漏极、保护层以及透明电极之间的位置关系只是说明性的，而非限制性的，本发明实施例可应用于各种不同结构的阵列基板，只需要保证遮光层设置于衬底基板与有源层之间，且遮光层能够遮挡射入有源层的光线，而对阵列基板中其他结构的位置关系没有限制。本实施例阵列基板的制造方法，如图7所示，包括以下步骤步骤701、通过一次构图エ艺，在衬底基板上形成栅极和栅线，其中，栅极的线宽小于该栅极所在的栅线的线宽；步骤702、通过一次构图エ艺，在形成有栅极的衬底基板上形成栅绝缘层；步骤703、通过一次构图エ艺，在形成有栅绝缘层的衬底基板上形成遮光层；步骤704、通过一次构图エ艺，在形成有遮光层的衬底基板上形成有源层；优选的，栅极的线宽小于有源层的线宽；步骤705、通过一次构图エ艺，在形成有有源层的衬底基板上形成源极、漏极及源极线；步骤706、通过一次构图エ艺，在形成有源极和漏极的衬底基板上形成保护层；步骤707、通过一次构图エ艺，在形成有保护层的衬底基板上形成像素电极。需要说明的是，由于漏极需要与像素电极连接，因此，步骤706中在形成保护层后，在保护层上的漏极对应的位置形成接触过孔，如图6B所示，使漏极与像素电极通过接触过孔连接。优选的，若遮光层为导电材料，则在步骤703之后且在步骤704之前，还包括通过一次构图エ艺，在形成有遮光层的衬底基板上形成绝缘层，以使遮光层与有源层之间绝缘。需要说明的是，本实施例中像素电极与公共电极可以都设置于阵列基板上，如IPS(In-Plane Switching,平面转换)显不面板、FFS (Fringe Field Switching,边缘场开关技木)显示面板；也可以分别设置于显示装置的阵列基板上和彩膜(Colour Film, CF)基板上,如TN (Twisted Nematic,扭转向列式)显示面板,本发明实施例中不对像素电极与公共电极的位置进行限定。实施例三、本实施例阵列基板的结构如图8A和图8B所示，其中，图8B为图8A所示的阵列基板的C-C方向剖面结构示意图，该阵列基板包括衬底基板800 ;位于衬底基板800上且位于同一层的遮光层801和像素电极802,其中，遮光层801位于衬底基板800上的与有源层806对应的位置，用于遮挡射入有源层806的光线(SP从背光模组发出的光线)，以使有源层806不会受到光线的照射；位于遮光层801上的绝缘层803，其中，绝缘层803的材料可以是氮化硅或氧化硅等；绝缘层803的厚度为200纳米 1000纳米；位于绝缘层803上的栅极804 ；位于栅极804上的栅绝缘层805 ；位于栅绝缘层805上的有源层806 ；
位于有源层806上的源极807和漏极808 ；位于源极807和漏极808上的保护层809，该保护层809采用绝缘材料，用于保护上述结构免受刻蚀或外界环境的影响；位于保护层809上的公共电极810，其中，公共电极810采用ITO或IZO等氧化物材料。本实施例中，由于遮光层801用于遮挡射入有源层806的光线，因此，遮光层801所覆盖的区域的面积不小于有源层806所覆盖的区域的面积，且遮光层801必须将有源层806完全遮挡住，使来自背光模组的光线不会射入有源层806，如图SC所示；优选的，在具体制作过程中，可将遮光层的形状制作成与有源层的形状相同，且遮光层中每个边的尺寸不小于有源层中对应边的尺寸；优选的，为了更好的遮挡来自背光模组发出的光线，遮光层中每个边的尺寸大于有源层中对应边的尺寸，且差值为I微米飞微米。由于遮光层801用于遮挡射入有源层806的光线，因此，在具体制作过程中，本实施例阵列基板中的栅极804的线宽可以小于该栅极所在的栅线的线宽，进一步，该栅极804的线宽还可以小于有源层806的线宽，如图SC所示；由于本实施例阵列基板中的栅极的线宽小于该栅极所在的栅线的线宽和/或该栅极的线宽小于有源层的线宽，因此，减小了栅极与源极之间的交叠面积以及栅极和漏极之间的交叠面积，从而减小了寄生电容，即TFT极间电容Cgs和Cgd的值，进而减小了影响TFT-1XD的画面等级的馈入电压AVp，并且也减小了栅线延迟和源极线(即数据线)延迟。优选的，遮光层801与像素电极802采用相同的非透明导电材料，以减少阵列基板的制造工艺，并降低制造成本。优选的，绝缘层803与栅绝缘层805采用相同的绝缘材料，以降低阵列基板的制造成本。如图SC所示，本实施例中像素电极802包括多个设置于衬底基板800上且相互平行的条状电极，公共电极810包括多个设置于保护层809上且相互平行的条状电极，其中，像素电极802的任一条状电极与公共电极810的任一条状电极不重叠，从而减小了像素电容的大小。本实施例阵列基板的制造方法，如图9所示，包括以下步骤步骤901、通过一次构图工艺，在衬底基板(图中未示)上形成用于遮挡射入有源层的光线的遮光层801和包含多个条状电极的像素电极802，如图1OA所示；步骤902、通过一次构图工艺，在形成有遮光层上801和像素电极802的阵列基板上形成绝缘层；步骤903、通过一次构图工艺，在形成有绝缘层(图中未示)的衬底基板上形成栅极804和栅线812，其中，栅极804的线宽小于该栅极804所在的栅线812的线宽，如图1OB所示；步骤904、通过一次构图工艺，在形成有栅极804的衬底基板上形成栅绝缘层；步骤905、通过一次构图工艺，在形成有栅绝缘层(图中未示)的衬底基板上形成有源层806，如图1OC所示；优选的，栅极804的线宽小于有源层806的线宽；
步骤906、通过一次构图エ艺，在形成有有源层806的衬底基板上形成源极807和漏极808，以及源极线811，如图1OD所示；步骤907、通过一次构图エ艺，在形成有源极807和漏极808的衬底基板上形成保护层；步骤908、通过一次构图エ艺，在形成有(图中未示)的衬底基板上形成包括多个条状电极的公共电极810，如图1OE所示，其中，像素电极802的任一条状电极与公共电极810的任一条状电极不重叠。需要说明的是，图1OA 图1OE中均是以ー个像素単元为例进行描述的，阵列基板中包括像素単元，在阵列基板的制作过程中，多个像素単元是同步制作的。本实施例中由于栅极的线宽小于该栅极所在的栅线的线宽和/或该栅极的线宽小于有源层的线宽，因此减小了阵列基板中源扱-栅极电容和栅扱-像素电容的大小，还减 小了栅线和源极线的延迟；由于像素电极的条状电极不与公共电极的条状电极不重叠，因此，减小了阵列基板中像素电容，因此，本实施例阵列基板更适用于ADS (Advanced SuperDimension Switch)模式的显不面板。例如，现有的ADS模式的显示面板中，画面的对角线长度为46inch，在画面分辨率为UD分辨率3840x2160的情况下，相邻像素之间间距约270微米，此时，像素电容约0. 55pF(由0. 44pF的存储电容和0.1lpF的LC电容构成)。充电时间为5. 9微秒时，所需的开启电流1 值约8.0微安。为了满足这种Im，所需的非晶硅TFT通道的宽度约30微米，长度约3. 5微米。设计这种结构的ADS模式的TFT-1XD时，栅线的总电容约600pF，源极线的总电容约150pF。设计相同的46inch，UD分辨率的ADS模式的TFT-1XD吋，如果使用本发明实施例的像素单元，则像素电容为0. 15pF，约为现有ADS模式的显示面板中像素单元的像素电容的1/4。相同的充电时间内所需的Im值约2微安。在这种条件下，非晶硅TFT通道的宽度约7微米，长度约3. 5微米。若使用在这些条件下栅极-源极电容、栅极-像素电容最小化后的TFT通道结构，则栅线的总电容约75pF，源极线的总电容约20pF。该值约为现有的ADS模式的显示面板的1/8，从而减小了栅线和源极线的延迟。由于减小了栅线和源极线延迟，因此，能够在短的充电时间内获得更高的像素电极的充电率。需要说明的是，上述实施例中栅极、栅绝缘层、有源层、源极和漏极、保护层、像素电极以及公共电极之间的位置关系只是说明性的，而非限制性的，本发明实施例可应用于各种不同结构的阵列基板，只需要保证遮光层设置于衬底基板与有源层之间，且遮光层能够遮挡射入有源层的光线，而对阵列基板中其他结构的位置关系没有限制。本发明实施例液晶显示装置，包括上述任ー阵列基板；其中，该液晶显示装置为TN型、FFS型、IPS型或ADS型等显示装置。尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。本发明实施例通过在阵列基板的衬底基板与薄膜晶体管的有源层之间设置遮光层，用以遮挡射入有源层中的光线，使阵列基板中的栅极的线宽能够小于该栅极所在的栅线的线宽，从而减小了栅极与源极之间的交叠面积以及栅极和漏极之间的交叠面积，从而减小了寄生电容，即TFT极间电容Cgs和Cgd的值，进而减小了影响TFT-LCD的画面等级的馈入电压AVp，并且减小了栅线延迟和源极线延迟；由于降低了馈入电压AVp，从而能够减小显示画面闪烁的程度，降低残像残留，同时还能最大程度地提高像素电极保持阶段的电压，防止出现因TFT漏电流过大而造成的像素电极电压衰变到所应显示灰度电压之下造成的显示灰阶的变化。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种阵列基板，该阵列基板包括设置于衬底基板上的薄膜晶体管，以及与所述薄膜晶体管连接的栅线，其特征在于，所述阵列基板还包括 位于所述衬底基板与所述薄膜晶体管的有源层之间的遮光层，所述遮光层用于遮挡射入有源层中的光线，其中，所述薄膜晶体管的栅极的线宽小于该栅极所在的栅线的线宽。
2.如权利要求1所述的阵列基板，其特征在于，所述栅极的线宽小于所述有源层的线宽。
3.如权利要求1所述的阵列基板，其特征在于，所述遮光层为非透明导电材料，所述阵列基板还包括位于所述遮光层上的绝缘层。
4.如权利要求r3任一所述的阵列基板，其特征在于，所述遮光层设置于所述衬底基板上，且所述遮光层与所述有源层之间包括所述薄膜晶体管的栅极及位于所述栅极上的栅绝缘层。
5.如权利要I所述的阵列基板，其特征在于，所述阵列基板还包括像素电极，其中，所述遮光层与所述阵列基板的像素电极位于同一层，且所述遮光层与所述像素电极采用相同的材料。
6.如权利要求5所述的阵列基板，其特征在于，所述遮光层与所述像素电极设置于所述衬底基板上，且所述遮光层与所述有源层之间包括所述薄膜晶体管的栅极及位于所述栅极上的栅绝缘层。
7.如权利要求5或6所述的阵列基板，其特征在于，所述阵列基板还包括位于所述薄膜晶体管的保护层上的公共电极，其中， 所述公共电极包括多个设置于所述保护层上且相互平行的条状电极； 所述像素电极包括多个设置于所述衬底基板上且相互平行的条状电极； 且所述像素电极的任一条状电极与所述公共电极的任一条状电极不重叠。
8.一种液晶显示装置，其特征在于，所述液晶显示装置包括如权利要求f 7任一所述的阵列基板。
9.一种阵列基板的制造方法，其特征在于，该方法包括 通过一次构图工艺，在衬底基板上形成的遮光层； 通过构图工艺，在形成有遮光层的衬底基板上依次形成栅线、栅极、栅绝缘层、有源层以及源极和漏极； 其中，所述遮光层用于遮挡射入所述有源层中的光线，所述栅极的线宽小于该栅极所在的栅线的线宽。
10.如权利要求9所述的方法，其特征在于，所述栅极的线宽小于所述有源层的线宽。
11.如权利要求9或10所述的方法，其特征在于，若所述遮光层为导电材料，在形成遮光层之后且在形成栅极之前，还包括 通过一次构图工艺，在形成有遮光层的衬底基板上形成绝缘层。
12.—种阵列基板的制造方法，其特征在于，该方法包括 通过构图工艺，在衬底基板上依次形成栅线、栅极及栅绝缘层； 通过一次构图工艺，在形成有栅线、栅极及栅绝缘层的衬底基板上形成遮光层； 通过构图工艺，在形成有遮光层的衬底基板上依次形成有源层以及源极和漏极； 其中，所述遮光层用于遮挡射入所述有源层中的光线，所述栅极的线宽小于该栅极所在的栅线的线宽。
13.如权利要求12所述的方法，其特征在于，所述栅极的线宽小于所述有源层的线宽。
14.如权利要求12或13所述的方法，其特征在于，若所述遮光层为导电材料，在形成遮光层之后且在形成有源层之前，还包括通过一次构图工艺，在形成有遮光层的衬底基板上形成绝缘层。
15.一种阵列基板的制造方法，其特征在于，该方法包括通过一次构图工艺，在衬底基板上形成遮光层和像素电极，其中，所述遮光层与所述像素电极采用非透明导电材料；通过一次构图工艺，在形成有遮光层的衬底基板上形成绝缘层；通过构图工艺，在形成有绝缘层的衬底基板上依次形成栅线、栅极、栅绝缘层、有源层、 源极和漏极、保护层及公共电极；其中，所述遮光层用于遮挡射入所述有源层中的光线，所述栅极的线宽小于该栅极所在的栅线的线宽。
16.如权利要求15所述的方法，其特征在于，所述栅极的线宽小于所述有源层的线宽。
全文摘要
本发明涉及液晶显示领域，特别涉及一种阵列基板及其制造方法及液晶显示装置，用于解决现有技术中存在的由于栅极的尺寸较大，导致馈入电压的值增大的问题。本发明实施例的阵列基板，包括设置于衬底基板上的薄膜晶体管、与薄膜晶体管连接的栅线、以及位于所述衬底基板与所述薄膜晶体管的有源层之间的遮光层，该遮光层用于遮挡射入有源层中的光线，其中，栅极的线宽小于该栅极所在的栅线的线宽。本发明实施例通过遮光层遮挡射入有源层中的光线，使栅极的线宽能够小于该栅极所在的栅线的线宽，从而减小了TFT极间电容的值，进而减小了影响TFT-LCD的画面等级的馈入电压。
文档编号G02F1/1362GK103018989SQ20121052654
公开日2013年4月3日 申请日期2012年12月7日 优先权日2012年12月7日
发明者金熙哲, 刘圣烈, 崔承镇, 宋泳锡 申请人:京东方科技集团股份有限公司