Tft阵列基板的制作方法
【专利摘要】本发明提供一种TFT阵列基板，该TFT阵列基板通过改变子像素的排列方式，使得在同一帧画面显示周期内，将空间上亮暗不均的子像素交错排列，改善了竖直亮暗线的显示缺陷；且可以使数据线整体电阻变小，减小阻容延迟，避免了扫描线或者数据线末端的错充显现。
【专利说明】TFT阵列基板
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种TFT阵列基板。
【背景技术】
[0002]在显示【技术领域】,液晶显示器(Liquid Crystal Display,LCD)与有机发光二极管显示器(Organic Light Emitting D1de, OLED)等平板显示器已经逐步取代CRT显示器，广泛的应用于液晶电视、手机、个人数字助理、数字相机、计算机屏幕或笔记本电脑屏幕等。
[0003]显示面板是IXD、OLED的重要组成部分。不论是IXD的显示面板，还是OLED的显示面板，通常具有一薄膜晶体管(Thin Film Transistor, TFT)阵列基板。此TFT阵列基板上形成有多个呈阵列式排布的R、G、B子像素、多条扫描线、及多条数据线。每一子像素分别通过对应的扫描线来接收扫描信号、通过对应的数据线来接收数据信号，以显示影像。
[0004]图1所示为传统的TFT阵列基板的结构示意图。该传统的TFT阵列基板包括多条相互平行并依次排列的竖直的数据线，如Dl、D2、D3、D4、D5等，多条相互平行并依次排列的水平的扫描线，如Gl、G2、G3、G4等，及呈阵列式排布的子像素。位于同一行的每个子像素均通过一 TFT电性连接于位于该行子像素上方的扫描线，例如第一行的每个子像素通过一TFT电性连接于扫描线G1，第二行的每个子像素通过一 TFT电性连接于扫描线G2，依次类推；位于同一列的每个子像素均通过一 TFT电性连接于位于该列子像素左侧的数据线，例如第一列的每个子像素通过一 TFT电性连接于数据线Dl，第二列的每个子像素通过一 TFT电性连接于数据线D2，依次类推。
[0005]图2所示为现有的共用数据线(Data Line Share, DLS)类型的TFT阵列基板的结构示意图。该DLS类型的TFT阵列基板，对应每两列子像素设置一条数据线，对应每一行子像素设置分别位于其上、下两侧的两条扫描线。在同一行子像素中，位于每条数据线左、右两侧的一偶数列子像素与一奇数列子像素分别通过一 TFT共同电性连接于该条数据线，即共用该条数据线。同时，在同一行子像素中，每一偶数列子像素通过一 TFT电性连接于位于该行子像素上侧的扫描线，每一奇数列子像素通过一 TFT电性连接于位于该行子像素下侧的扫描线。例如，第二列与第三列子像素共用数据线D2、第四列与第五列子像素共用数据线D3，依次类推；第一行子像素中的每一偶数列子像素通过一 TFT电性连接于位于第一行子像素上侧的扫描线G1、第一行子像素中的每一奇数列子像素通过一 TFT电性连接于第一行子像素下侧的扫描线G2 ;第二行子像素中的每一偶数列子像素通过一 TFT电性连接于位于第二行子像素上侧的扫描线G3、第二行子像素中的每一奇数列子像素通过一 TFT电性连接于第二行子像素下侧的扫描线G4，依次类推。相比于图1中传统的TFT阵列基板，该DLS类型的TFT阵列基板的数据线数目减半，能够减少成本，但同时扫描线数目加倍，每一子像素的充电时间因为扫描线加倍而减少了一半，因此相应数据线和扫描线的信号延迟效应往往会影响更大，例如，在数据线(扫描线)尾端，数据线(扫描线)延迟会造成奇数列子像素与偶数列子像素充电率差异，导致产生竖直亮暗线的显示缺陷。
[0006]具体的，请同时参阅图2、图3、图4，如图4所示，数据线的驱动方式为两点(2dot)极性反转一次，由于阻容延迟(RC Delay)的影响，数据信号并非理想方波，实际数据信号的波形应该为图3中的弧线波形。设一子像素为Pxy，X代表第X行，y代表第y列，如图2中的P12子像素代表第一行第二列子像素。当扫描线G1、G2、G3、G4等依次打开时，连接于每一数据线两侧的偶数列子像素先于奇数列子像素被逐行依次驱动，例如连接于数据线D2上的子像素P12、P13、P22、P23依次被驱动，在数据信号同一极性周期内，后驱动的子像素总比先驱动的子像素充电更好，这样P13比P12充电好，P23比P22充电好，数据信号极性反转后，驱动顺序未改变，依然是先驱动偶数列子像素，后驱动奇数列子像素；也就是对于同一行子像素，总是先驱动偶数列子像素，后驱动奇数列像素；那么先驱动的偶数列子像素可能有充电不足现象，使偶数列子像素对应的位置亮度不足，从整体的显示效果来看便形成了竖直亮暗线的缺陷。
【发明内容】
[0007]本发明的目的在于提供一种TFT阵列基板，能够使得在同一帧画面显示周期内，将空间上亮暗不均的子像素交错排列，改善了竖直亮暗线的显示缺陷；且由于数据线整体电阻变小，使得阻容延迟减小，避免了扫描线或者数据线末端的错充显现。
[0008]为实现上述目的，本发明提供一种TFT阵列基板，包括:多条数据线、多条扫描线、及呈阵列式的多个子像素；
[0009]每行子像素中位于相邻两条数据线之间的一对子像素平齐，每行子像素中相邻的奇数对子像素与偶数对子像素在平面上横向错开；
[0010]每条数据线分别通过TFT与每行子像素中位于该条数据线左、右两侧的两个子像素形成电性连接，并为该两个子像素提供数据信号；
[0011]对应每一行子像素设置分别位于其上、下两侧的两条扫描线；第η条扫描线和第η’条扫描线分别位于第η行子像素的上下两侧；第η+1条扫描线和第η’ +1条扫描线分别位于第η+1行子像素的上、下两侧，η为正整数，且使第η行子像素与第η+1行子像素形成一个可重复的电路组成单元；
[0012]第η条扫描线通过TFT电性连接并驱动第η行子像素的偶数对子像素，第η’条扫描线通过TFT电性连接并驱动第η行子像素的奇数对子像素；第η+1条扫描线通过TFT电性连接并驱动第η+1行子像素的奇数对子像素，第n’+l条扫描线通过TFT电性连接并驱动第η+1行子像素的偶数对子像素；从而第η行子像素中的偶数对子像素先于奇数对子像素被驱动，第η+1行子像素中的偶数对子像素后于奇数对子像素被驱动。
[0013]数据线的驱动方式为两点极性反转一次。
[0014]同一帧画面显示周期内，位于相邻两条数据线之间的每一对列子像素中，第η行子像素与第η+1行子像素亮、暗交错。
[0015]一种TFT阵列基板，包括:多条数据线、多条扫描线、及呈阵列式的多个子像素；
[0016]每行子像素中位于相邻两条数据线之间的一对子像素平齐，每行子像素中相邻的奇数对子像素与偶数对子像素在平面上横向错开；
[0017]每条数据线分别通过TFT与每行子像素中位于该条数据线左、右两侧的两个子像素形成电性连接，并为该两个子像素提供数据信号；
[0018]对应每一行子像素设置分别位于其上、下两侧的两条扫描线；第η条扫描线和第η’条扫描线分别位于第η行子像素的上、下两侧；第η+1条扫描线和第n’+l条扫描线分别位于第η+1行子像素的上、下两侧；第η+2条扫描线和第η’ +2条扫描线分别位于第η+2行子像素的上、下两侧；第η+3条扫描线和第η’ +3条扫描线分别位于第η+3行子像素的上、下两侧，η为正整数，且使第η行子像素、第η+1行子像素、第η+2行子像素及第η+3行子像素形成一个可重复的电路组成单元；
[0019]第η条扫描线通过TFT电性连接并驱动第η行子像素的偶数对子像素，第η’条扫描线通过TFT电性连接并驱动第η行子像素的奇数对子像素；第η+1条扫描线通过TFT电性连接并驱动第η+1行子像素的偶数对子像素，第n’+l条扫描线通过TFT电性连接并驱动第η+1行子像素的奇数对子像素；第η+2条扫描线通过TFT电性连接并驱动第η+2行子像素的奇数对子像素，第η’+2条扫描线通过TFT电性连接并驱动第η+2行子像素的偶数对子像素；第η+3条扫描线通过TFT电性连接并驱动第η+3行子像素的奇数对子像素，第η’ +3条扫描线通过TFT电性连接并驱动第η+3行子像素的偶数对子像素；从而第η行、第η+1行子像素中的偶数对子像素先于奇数对子像素被驱动；第η+2行、第η+3行子像素中的偶数对子像素后于奇数对子像素被驱动。
[0020]数据线的驱动方式为两点极性反转一次。
[0021]同一帧画面显示周期内，位于相邻两条数据线之间的每一对列子像素中，第η行、第η+1行子像素与第η+2行、第η+3行子像素亮、暗交错。
[0022]本发明的有益效果:本发明提供的一种TFT阵列基板，通过改变子像素的排列方式，使得在同一帧画面显示周期内，将空间上亮暗不均的子像素交错排列，改善了竖直亮暗线的显示缺陷；且可以使数据线整体电阻变小，减小阻容延迟，避免了扫描线或者数据线末端的错充显现。
【专利附图】
【附图说明】
[0023]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0024]附图中，
[0025]图1为传统的TFT阵列基板的结构示意图；
[0026]图2为现有的DLS类型的TFT阵列基板的结构示意图；
[0027]图3为对应图2中数据信号的波形示意图；
[0028]图4为反映DLS类型的TFT阵列基板的数据线驱动方式为两点极性反转一次的示意图；
[0029]图5为本发明的TFT阵列基板的第一种实施方式的不意图；
[0030]图6为本发明的TFT阵列基板的第二种实施方式的示意图；
[0031]图7为本发明的TFT阵列基板的第一种实施方式的子像素亮、暗分布图；
[0032]图8为本发明的TFT阵列基板的第二种实施方式的子像素亮、暗分布图。
【具体实施方式】
[0033]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0034]请参阅图5，为本发明的TFT阵列基板的第一种实施方式的示意图。该TFT阵列基板包括:多条数据线、如Dl、D2、D3、D4、D5、D6、D7等，多条扫描线，及呈阵列式的多个子像素。
[0035]每行子像素中位于相邻两条数据线之间的一对子像素平齐，每行子像素中相邻的奇数对子像素与偶数对子像素在平面上横向错开。
[0036]每条数据线分别通过TFT与每行子像素中位于该条数据线左、右两侧的两个子像素形成电性连接，并为该两个子像素提供数据信号。
[0037]对应每一行子像素设置分别位于其上、下两侧的两条扫描线；第η条扫描线G(n)和第η’条扫描线G(n’)分别位于第η行子像素P (η)的上、下两侧；第η+1条扫描线G(η+1)和第η’ +1条扫描线G(n’ +1)分别位于第η+1行子像素P (η+1)的上、下两侧，η为正整数，且使第η行子像素P (η)与第η+1行子像素P (η+1)形成一个可重复的电路组成单元，也就是通过重复设置电路组成单元可以形成整个电路，例如第I行子像素与第2行子像素形成一电路组成单元，第3行与第4行子像素形成一重复的电路组成单元，依次类推。
[0038]第η条扫描线G (η)通过TFT电性连接并驱动第η行子像素P (η)的偶数对子像素，第η’条扫描线G(n’)通过TFT电性连接并驱动第η行子像素P (η)的奇数对子像素；第η+1条扫描线G(n+1)通过TFT电性连接并驱动第η+1行子像素P (η+1)的奇数对子像素，第η’ +1条扫描线G(n’ +1)通过TFT电性连接并驱动第η+1行子像素的偶数对子像素。
[0039]当扫描线自上而下依次打开时，第η行子像素P (η)中的偶数对子像素先于奇数对子像素被驱动，从而该第η行子像素中的奇数对子像素的充电效果要好于偶数对子像素的充电效果，使得该第η行子像素中的奇数对子像素较亮、偶数对子像素较暗；而第η+1行子像素P (η+1)中的偶数对子像素后于奇数对子像素被驱动，从而该第η+1行子像素中的偶数对子像素的充电效果要好于奇数对子像素的充电效果，使得该第η+1行子像素中的奇数对子像素较暗、偶数对子像素较亮。
[0040]数据线的驱动方式为两点极性反转一次，数据信号极性反转后，驱动顺序并未改变，最终能够使得在同一帧画面显示周期内，位于相邻两条数据线之间的每一对列子像素中，第η行子像素Ρ(η)与第η+1行子像素P (η+1)亮、暗交错，如图7所示。从整体的显示效果来看，能够将空间上亮暗不均的子像素交错排列，改善了竖直亮暗线的显示缺陷；且可以使数据线整体电阻变小，减小阻容延迟，避免了扫描线或者数据线末端的错充显现。
[0041]请参阅图6，为本发明的TFT阵列基板的第二种实施方式的示意图。该TFT阵列基板包括:多条数据线、多条扫描线、及呈阵列式的多个子像素。
[0042]每行子像素中位于相邻两条数据线之间的一对子像素平齐，每行子像素中相邻的奇数对子像素与偶数对子像素在平面上横向错开。
[0043]每条数据线分别通过TFT与每行子像素中位于该条数据线左、右两侧的两个子像素形成电性连接，并为该两个子像素提供数据信号。
[0044]对应每一行子像素设置分别位于其上、下两侧的两条扫描线；第η条扫描线G(n)和第η’条扫描线G(n’)分别位于第η行子像素P (η)的上、下两侧；第η+1条扫描线G(η+1)和第η’ +1条扫描线G(n’ +1)分别位于第η+1行子像素Ρ(η+1)的上、下两侧；第η+2条扫描线G(n+2)和第η，+2条扫描线G(n’ +2)分别位于第η+2行子像素Ρ(η+2)的上、下两侧；第η+3条扫描线G (η+3)和第η’ +3条扫描线G (η’ +3)分别位于第η+3行子像素P (η+3)的上、下两侧，η为正整数，且使第η行子像素P (η)、第η+1行子像素P (η+1)、第η+2行子像素P (η+2)及第η+3行子像素P (η+3)形成一个可重复的电路组成单元，也就是通过重复设置电路组成单元可以形成整个电路，例如第I行、第2行、第3行及第4行子像素形成一电路组成单元，第5行、第6行、第7行及第8行子像素形成一重复的电路组成单元，依次类推。
[0045]第η条扫描线G (η)通过TFT电性连接并驱动第η行子像素P (η)的偶数对子像素，第η’条扫描线G(n’)通过TFT电性连接并驱动第η行子像素P (η)的奇数对子像素；第η+1条扫描线G(n+1)通过TFT电性连接并驱动第η+1行子像素P (η+1)的偶数对子像素，第η’ +1条扫描线G (η’ +1)通过TFT电性连接并驱动第η+1行子像素P (η+1)的奇数对子像素；第η+2条扫描线G (η+2)通过TFT电性连接并驱动第η+2行子像素P (η+2)的奇数对子像素，第η’ +2条扫描线G (n’ +2)通过TFT电性连接并驱动第η+2行子像素P (η+2)的偶数对子像素；第η+3条扫描线G (η+3)通过TFT电性连接并驱动第η+3行子像素P (η+3)的奇数对子像素，第η’ +3条扫描线G (η’ +3)通过TFT电性连接并驱动第η+3行子像素P (η+3)的偶数对子像素。
[0046]当扫描线自上而下依次打开时，第η行、第η+1行子像素P (η)、Ρ (η+1)中的偶数对子像素先于奇数对子像素被驱动，从而该第η行、第η+1行子像素P (η)、Ρ (η+1)中的奇数对子像素的充电效果要好于偶数对子像素的充电效果，使得该第η行、第η+1行子像素P (η)、P (η+1)的奇数对子像素较亮、偶数对子像素较暗；而第η+2行、第η+3行子像素P (η+2)、P (η+3)中的偶数对子像素后于奇数对子像素被驱动，从而该第η+2行、第η+3行子像素P (η+2), P (η+3)中的偶数对子像素的充电效果要好于奇数对子像素的充电效果，使得该第η+2行、第η+3子像素P (η+2)、P (η+3)中的奇数对子像素较暗、偶数对子像素较亮。
[0047]数据线的驱动方式为两点极性反转一次，数据信号极性反转后，驱动顺序并未改变，最终能够使得在同一帧画面显示周期内，位于相邻两条数据线之间的每一对列子像素中，第η行、第η+1行子像素P (η)、Ρ (η+1)与第η+2行、第η+3行子像素P (η+2)、Ρ (η+3)亮、暗交错，如图8所示。从整体的显示效果来看，能够将空间上亮暗不均的子像素交错排列，改善了竖直亮暗线的显示缺陷；且可以使数据线整体电阻变小，减小阻容延迟，避免了扫描线或者数据线末端的错充显现。
[0048]综上所述，本发明的TFT阵列基板，通过改变子像素的排列方式，使得在同一帧画面显示周期内，将空间上亮暗不均的子像素交错排列，改善了竖直亮暗线的显示缺陷；且可以使数据线整体电阻变小，减小阻容延迟，避免了扫描线或者数据线末端的错充显现。
[0049]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【权利要求】
1.一种TFT阵列基板，其特征在于，包括:多条数据线、多条扫描线、及呈阵列式的多个子像素； 每行子像素中位于相邻两条数据线之间的一对子像素平齐，每行子像素中相邻的奇数对子像素与偶数对子像素在平面上横向错开； 每条数据线分别通过TFT与每行子像素中位于该条数据线左、右两侧的两个子像素形成电性连接，并为该两个子像素提供数据信号； 对应每一行子像素设置分别位于其上、下两侧的两条扫描线；第11条扫描线(G(n))和第η’条扫描线(G(n’ ))分别位于第η行子像素(Ρ(η))的上下两侧；第η+1条扫描线(G(n+1))和第η’ +1条扫描线(G(n’ +1))分别位于第η+1行子像素(Ρ(η+1))的上、下两侧，η为正整数，且使第η行子像素(Ρ(η))与第η+1行子像素(Ρ(η+1))形成一个可重复的电路组成单元； 第η条扫描线(G(n))通过TFT电性连接并驱动第η行子像素(P(η))的偶数对子像素，第η，条扫描线(G(n’ ))通过TFT电性连接并驱动第η行子像素(Ρ(η))的奇数对子像素；第η+1条扫描线(G(n+1))通过TFT电性连接并驱动第η+1行子像素(P(η+1))的奇数对子像素，第η’ +1条扫描线(G(n’ +1))通过TFT电性连接并驱动第η+1行子像素的偶数对子像素；从而第η行子像素(P(η))中的偶数对子像素先于奇数对子像素被驱动，第η+1行子像素(P(η+1))中的偶数对子像素后于奇数对子像素被驱动。
2.如权利要求1所述的TFT阵列基板，其特征在于，数据线的驱动方式为两点极性反转一次。
3.如权利要求1所述的TFT阵列基板，其特征在于，同一帧画面显示周期内，位于相邻两条数据线之间的每一对列子像素中，第η行子像素(Ρ(η))与第η+1行子像素(Ρ(η+1))亮、暗交错。
4.一种TFT阵列基板，其特征在于，包括:多条数据线、多条扫描线、及呈阵列式的多个子像素； 每行子像素中位于相邻两条数据线之间的一对子像素平齐，每行子像素中相邻的奇数对子像素与偶数对子像素在平面上横向错开； 每条数据线分别通过TFT与每行子像素中位于该条数据线左、右两侧的两个子像素形成电性连接，并为该两个子像素提供数据信号； 对应每一行子像素设置分别位于其上、下两侧的两条扫描线；第11条扫描线(G(n))和第η’条扫描线(G(n’))分别位于第η行子像素(Ρ(η))的上、下两侧；第η+1条扫描线(G(n+1))和第n’+l条扫描线(G(n’+1))分别位于第η+1行子像素(P (η+1))的上、下两侧；第η+2条扫描线(G(n+2))和第η’ +2条扫描线(G(n’ +2))分别位于第n+2行子像素(P(n+2))的上、下两侧；第n+3条扫描线(G(n+3))和第η’ +3条扫描线(G(n’ +3))分别位于第n+3行子像素(P(n+3))的上、下两侧，η为正整数，且使第η行子像素(Ρ(η))、第η+1行子像素(P (η+1))、第η+2行子像素(P (η+2))及第n+3行子像素(P (n+3))形成一个可重复的电路组成单元； 第η条扫描线(G(n))通过TFT电性连接并驱动第η行子像素(P(η))的偶数对子像素，第η’条扫描线(G(n’))通过TFT电性连接并驱动第η行子像素(P(η))的奇数对子像素；第η+1条扫描线(G(n+1))通过TFT电性连接并驱动第η+1行子像素(P (η+1))的偶数对子像素，第n’+l条扫描线(G(n’+1))通过TFT电性连接并驱动第η+1行子像素(P (η+1))的奇数对子像素；第η+2条扫描线(G(n+2))通过TFT电性连接并驱动第η+2行子像素(P(η+2))的奇数对子像素，第η’ +2条扫描线(G(n’ +2))通过TFT电性连接并驱动第η+2行子像素(P(η+2))的偶数对子像素;第n+3条扫描线(G(n+3))通过TFT电性连接并驱动第n+3行子像素(P(n+3))的奇数对子像素，第η’+3条扫描线(G(n’+3))通过TFT电性连接并驱动第n+3行子像素(P (n+3))的偶数对子像素；从而第η行、第η+1行子像素(P (η)、P (η+1))中的偶数对子像素先于奇数对子像素被驱动；第η+2行、第n+3行子像素(P (η+2)、Ρ(η+3))中的偶数对子像素后于奇数对子像素被驱动。
5.如权利要求4所述的TFT阵列基板，其特征在于，数据线的驱动方式为两点极性反转一次。
6.如权利要求4所述的TFT阵列基板，其特征在于，同一帧画面显示周期内，位于相邻两条数据线之间的每一对列子像素中，第η行、第η+1行子像素(Ρ(η)、Ρ(η+1))与第η+2行、第n+3行子像素(P (η+2)、P (n+3))亮、暗交错。
【文档编号】G02F1/1362GK104280962SQ201410568377
【公开日】2015年1月14日 申请日期:2014年10月22日 优先权日:2014年10月22日
【发明者】陈彩琴, 许哲豪 申请人:深圳市华星光电技术有限公司