阵列基板及其制作方法与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。

背景技术：

液晶显示器(liquidcrystaldisplay，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，如：液晶电视、移动电话、个人数字助理(pda)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。

主动式薄膜晶体管液晶显示器(thinfilmtransistor-lcd，tft-lcd)是目前主流市场最常见的液晶显示器，按照液晶驱动方式的不同其又可大致分为：扭曲向列(twistednematic，tn)或超扭曲向列(supertwistednematic，stn)型，平面转换(in-planeswitching，ips)型、及垂直配向(verticalalignment，va)型。其中va型液晶显示器相对其他种类的液晶显示器具有极高的对比度，在大尺寸显示，如电视等方面具有非常广的应用。通常液晶显示装置包括壳体、设于壳体内的液晶面板及设于壳体内的背光模组(backlightmodule)。其中，液晶面板的结构主要是由一薄膜晶体管阵列基板(thinfilmtransistorarraysubstrate，tftarraysubstrate)、一彩色滤光片基板(colorfiltersubstrate，cfsubstrate)、以及配置于两基板间的液晶层(liquidcrystallayer)所构成，其工作原理是通过向tft基板的像素电极和cf基板的公共电极上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。

hva型液晶显示器是va型液晶显示器中的一种，其与普通的va型液晶显示器的区别在于，hva型液晶显示器是通过在配向膜上生长形成一层聚合物来使液晶形成特定预倾角的，具体为：先在普通的va液晶中掺入一定比例的高纯度反应型液晶，先在上下基板上外加一个电压，使液晶分子产生预倾角，最后通过紫外光照射使得反应型液晶固定，形成特定的预倾角。

同时为了改善暗态色偏问题，所述hva型液晶显示器还可以采用多畴(domain)结构，即将一个子像素划分成多个区域，使每个区域中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均一致。8畴结构是目前最常用的一种多畴结构，其是将一个子像素划分为主区(main)和次区(sub)，并在主区和次区中分别设置主区像素电极和次区像素电极，所述主区像素电极和次区像素电极均为米字型的图案电极，所谓米字型的图案电极指的是将传统的平面电极划分为四个区域，四个区域内分别形成有向四个不同方向延伸的条状电极分支与狭缝间隔的电极图案，采用米字型的图案电极可使得主区和次区内分别形成四个畴，再通过使主区的4个畴与次区的4个畴的液晶分子转向不同的角度，即可达到改善色偏的目的。

数据线上方无黑色矩阵(datalinebmless，dbs)技术是在数据线上方覆盖以氧化铟锡(indiumtinoxide，ito)的走线，用ito走线遮挡住数据线，并向该些ito走线提供阵列基板公共电压，使得面板正常工作时，这些ito走线的电位始终等于阵列基板公共电压，从而使得与该些ito走线的位置对应的液晶分子保持不偏转的状态，可取代传统的黑色矩阵实现遮光的目的。

液晶显示器显示的画面中不同颜色均是使用相加混色方法实现的，即将三种光谱不同的基色光同时投射到同一位置相加混合。空间混色是一种相加混合方法，其是将三种基色光在同一平面的对应位置充分靠近，使得三个基色光点足够小而且近，从而使得人眼在离开一定距离的地方会感受到三种基色光混合后所具有的颜色，但目前液晶显示器中空间混色质量仍不够理想，面板的显示效果较差。

技术实现要素：

本发明的目的在于提供一种阵列基板，能够提高液晶显示器的空间混色质量，提升液晶显示器的显示效果。

本发明的另一目的在于提供一种阵列基板的制作方法，能够提高液晶显示器的空间混色质量，提升液晶显示器的显示效果。

为实现上述目的，本发明提供了一种阵列基板，包括：多条相互平行并依次排列的竖直的数据线、多条相互平行并依次排列的水平的扫描线、及多个子像素；

所述阵列基板上设有阵列式排布的多个像素区，每相邻的两列像素区之间设有一条数据线，每一行像素区中设有一条扫描线，所述扫描线将所述像素区划分为上像素区和下像素区；

每一个子像素均包括一主区和一次区，同一个子像素的主区和次区分别位于同一行像素区中相邻的两个像素区内，并且主区位于其所在的像素区的下像素区中，次区位于其所在的像素区的上像素区中；

同一个子像素的主区和次区均与其所在的两像素区之间的一数据线电性连接。

每一个主区均包括：一主区像素电极和一主区薄膜晶体管，每一个次区均包括：一次区像素电极和一次区薄膜晶体管；

所述主区薄膜晶体管的栅极电性连接其所在的子像素对应的扫描线，源极电性连接其所在的子像素对应的数据线，漏极电性连接所述主区像素电极；

所述次区薄膜晶体管的栅极电性连接其所在的子像素对应的扫描线，源极电性连接其所在的子像素对应的数据线，漏极电性连接所述次区像素电极。

所述主区像素电极和次区像素电极均为米字型的图案电极。

所述多条数据线的上方还覆盖有遮挡所述多条数据线的dbs走线，所述dbs走线与所述主区像素电极和次区像素电极同层设置并相互间隔。

所述dbs走线、主区像素电极和次区像素电极的材料均为ito。

所述多个子像素包括：红色子像素、绿色子像素、及蓝色子像素。

所述主区薄膜晶体管的栅极、次区薄膜晶体管的栅极、及扫描线位于第一金属层，所述主区薄膜晶体管的源极和漏极、次区薄膜晶体管的源极和漏极、及数据线位于与所述第一金属层绝缘层叠的第二金属层。

所述第一金属层和第二金属层的材料为铝、钼、及铜中的一种或多种的合金。

所述第一金属层中还形成有公共电极线。

本发明还提供一种阵列基板的制作方法，包括如下步骤：

步骤1、提供一衬底基板，在所述衬底基板上沉积一第一金属层并对所述第一金属层进行图案化，形成主区薄膜晶体管的栅极、次区薄膜晶体管的栅极、扫描线、及公共电极线；

步骤2、在衬底基板、主区薄膜晶体管的栅极、次区薄膜晶体管的栅极、扫描线、及公共电极线上沉积一层第一绝缘层，并在所述第一绝缘层上沉积一层半导体层，对所述半导体层进行图案化，得到主区薄膜晶体管和次区薄膜晶体管半导体岛结构；

步骤3、在所述第一绝缘层和主区薄膜晶体管和次区薄膜晶体管半导体岛结构上沉积一层第二金属层并对所述第二金属层进行图案化，形成数据线、主区薄膜晶体管的源极和漏极、以及次区薄膜晶体管的源极和漏极；

步骤4、在所述第一绝缘层、数据线、主区薄膜晶体管的源极和漏极、以及次区薄膜晶体管的源极和漏极上沉积一层第二绝缘层并图案化所述第二绝缘层，形成第一过孔和第二过孔，所述第一过孔暴露出所述主区薄膜晶体管的漏极的一部分，所述第二过孔暴露出所述次区薄膜晶体管的漏极的一部分；

步骤5、在所述第二绝缘层上沉积一透明导电层并对所述透明导电层进行图案化，形成主区像素电极、次区像素电极、以及遮挡所述数据线的dbs走线，完成所述阵列基板的制作；

其中，所述衬底基板上设有阵列式排布的多个像素区，每一条数据线均对应形成于相邻的两列像素区之间，每一条扫描线均对应形成于一行像素区中，所述扫描线将所述像素区划分为上像素区和下像素区；

每一个下像素区内均形成有一个子像素的主区，每一个上像素区内均形成有一个子像素的次区，每一个子像素的主区均包括一主区薄膜晶体管和一主区像素电极，每一个子像素的次区均包括一次区薄膜晶体管和一次区像素电极；同一个子像素的主区和次区分别位于同一行像素区中相邻的两个像素区内；

同一个子像素的主区像素电极和次区薄膜晶体管的源极均与其所在的两像素区之间的数据线电性连接，同一个子像素的主区像素电极和次区薄膜晶体管的栅极均电性连接其所在行像素区对应的扫描线，同一个子像素的主区像素电极和次区薄膜晶体管的漏极分别电性连接该子像素的主区像素电极(311)和次区像素电极。

本发明的有益效果：本发明提供一种阵列基板及其制作方法。该阵列基板包括多条相互平行并依次排列的竖直的数据线、多条相互平行并依次排列的水平的扫描线、及多个子像素，阵列基板上设有阵列式排布的多个像素区，每相邻的两列像素区之间设有一条数据线，每一行像素区中设有一条扫描线，扫描线将像素区划分为上像素区和下像素区；每一个子像素均包括一主区和一次区，同一个子像素的主区和次区分别位于同一行像素区中相邻的两个像素区内，并且主区位于其所在的像素区的下像素区中，次区位于其所在的像素区的上像素区中，相比于现有技术采用的主区和次区排成一列的结构，本发明通过将主区和次区设置成对角驱动，能够提高液晶显示器的空间混色质量，提升液晶显示器的显示效果。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为本发明的阵列基板的电路示意图；

图2为本发明的阵列基板的子像素分布示意图；

图3为本发明的阵列基板的结构示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图1和图2，本发明提供一种阵列基板，包括：多条相互平行并依次排列的竖直的数据线10、多条相互平行并依次排列的水平的扫描线20、及多个子像素30；

所述阵列基板上设有阵列式排布的多个像素区40，每相邻的两列像素区40之间设有一条数据线10，每一行像素区40中设有一条扫描线20，所述扫描线20将所述像素区40划分为上像素区42和下像素区41；

每一个子像素30均包括一主区31和一次区32，同一个子像素30的主区31和次区32分别位于同一行像素区40中相邻的两个像素区40内，并且主区31位于其所在的像素区40的下像素区41中，次区位于其所在的像素区40的上像素区42中；

同一个子像素30的主区31和次区32均与其所在的两像素区40之间的数据线10电性连接。

具体地，如图1所示，每一个主区31均包括：一主区像素电极311和一主区薄膜晶体管tm，每一个次区32均包括：一次区像素电极321和一次区薄膜晶体管ts；所述主区薄膜晶体管tm的栅极电性连接其所在的子像素30对应的扫描线20，源极电性连接其所在的子像素30对应的数据线10，漏极电性连接所述主区像素电极311；所述次区薄膜晶体管ts的栅极电性连接其所在的子像素30对应的扫描线20，源极电性连接其所在的子像素30对应的数据线10，漏极电性连接所述次区像素电极321。

进一步地，所述主区像素电极311和次区像素电极321均为米字型的图案电极，也即所述主区像素电极311和次区像素电极321均包括4个畴，可控制对应的液晶往不同的方向偏转，以改善色偏。

具体地，如图3所示，本发明的阵列基板还采用dbs技术，即在所述多条数据线10的上方还覆盖有遮挡所述多条数据线10的dbs走线50，所述dbs走线50与所述主区像素电极311和次区像素电极321同层设置并相互间隔，优选地，所述dbs走线50接入阵列基板公共电压，能够控制与该些dbs走线50的位置对应的液晶分子保持不偏转的状态，以达到遮光的目的。

优选地，所述dbs走线50、主区像素电极311和次区像素电极321的材料均为ito。

优选地，所述多个子像素30包括：红色子像素r、绿色子像素g、及蓝色子像素b，当然所述多个子像素30还可以进一步的包括白色子像素和黄色子像素等其他颜色的子像素这并不会影响本发明的实现。

进一步地，如图3所示，所述主区薄膜晶体管tm的栅极、次区薄膜晶体管ts的栅极、及扫描线20位于第一金属层m1，所述主区薄膜晶体管tm的源极和漏极、次区薄膜晶体管ts的源极和漏极、及数据线10位于与所述第一金属层m1绝缘层叠的第二金属层m2。优选地，所述第一金属层m1和第二金属层m2的材料为铝、钼、及铜中的一种或多种的合金。此外，所述第一金属层m1中还形成有公共电极线60。

需要说明的是，本发明的阵列基板将同一个子像素30的主区31和次区32分设于对角相邻的两像素区40内，再通过一数据线10同时为该子像素30处于对角位置的主区31和次区32充电，相比于现有技术采用的主区和次区排成一列的结构，本发明通过将主区和次区设置成对角驱动，能够提高液晶显示器的空间混色质量，提升液晶显示器的显示效果。

具体地，请参阅图1至图3，本发明还提供一种阵列基板的制作方法，包括如下步骤：

步骤1、提供一衬底基板，在所述衬底基板上沉积一第一金属层并对所述第一金属层进行图案化，形成主区薄膜晶体管tm的栅极、次区薄膜晶体管ts的栅极、扫描线20、及公共电极线60。

具体地，所述步骤s1中通过物理气相沉积工艺(physicalvapordeposition，pvd)沉积一第一金属层，所述第一金属材的膜厚为通过掩膜板进行曝光、显影、湿刻和剥离操作对所述第一金属层进行图案化。

步骤2、在衬底基板、主区薄膜晶体管tm的栅极、次区薄膜晶体管ts的栅极、扫描线20、及公共电极线60上沉积一层第一绝缘层，并在所述第一绝缘层上沉积一层半导体层，对所述半导体层进行图案化，得到主区薄膜晶体管tm和次区薄膜晶体管ts半导体岛结构。

具体地，所述步骤2中在通过等离子体增强化学气相沉积法(plasmaenhancedchemicalvapordeposition，pecvd)沉积第一绝缘层和半导体层，所述第一绝缘层的材料为氮化硅(sinx)，所述第一绝缘层的膜厚为所述半导体层的膜厚为通过掩膜板进行曝光、显影、干刻和剥离操作对所述半导体层进行图案化。

步骤3、在所述第一绝缘层和主区薄膜晶体管tm和次区薄膜晶体管ts半导体岛结构上沉积一层第二金属层并对所述第二金属层进行图案化，形成数据线10、主区薄膜晶体管tm的源极和漏极、以及次区薄膜晶体管ts的源极和漏极。

具体地，所述步骤3中通过pvd沉积第二金属层，所述第二金属层的膜厚为通过灰色调掩膜板进行曝光、显影、第一次金属蚀刻、第一次干刻、第二次金属蚀刻、第二次干刻和剥离的操作对所述第二金属层进行图案化，形成的数据线10、主区薄膜晶体管tm的源极和漏极、以及次区薄膜晶体管ts的源极和漏极。

步骤4、在所述第一绝缘层、数据线10、主区薄膜晶体管tm的源极和漏极、以及次区薄膜晶体管ts的源极和漏极上沉积一层第二绝缘层并图案化所述第二绝缘层，形成第一过孔和第二过孔，所述第一过孔暴露出所述主区薄膜晶体管tm的漏极的一部分，所述第二过孔暴露出所述次区薄膜晶体管ts的漏极的一部分。

具体地，所述第二绝缘层的材料为氮化硅，膜厚为通过掩膜板进行曝光、显影、干刻和剥离操作对所述第二绝缘层进行图案化。

步骤5、在所述第二绝缘层上沉积一透明导电层并对所述透明导电层进行图案化，形成主区像素电极311、次区像素电极321、以及dbs走线50，完成所述阵列基板的制作；

具体地，所述步骤5中，通过pvd沉积所述透明导电层，所述透明导电层的膜厚为的透明导电材料，通过掩膜板进行曝光、显影、湿刻和剥离操作对所述透明导电层进行图案化。

具体地，所述衬底基板上设有阵列式排布的多个像素区40，每一条数据线10均对应形成于相邻的两列像素区40之间，每一条扫描线20均对应形成于一行像素区40中，所述扫描线20将所述像素区40划分为上像素区42和下像素区41；

每一个下像素区41内均形成有一个子像素的主区31，每一个上像素区42内均形成有一个子像素的次区32，每一个子像素的主区31均包括一主区薄膜晶体管tm和一主区像素电极311，每一个子像素的次区32均包括一次区薄膜晶体管ts和一次区像素电极311；同一个子像素30的主区31和次区32分别位于同一行像素区40中相邻的两个像素区40内；

同一个子像素30的主区像素电极311和次区薄膜晶体管ts的源极均与其所在的两像素区40之间的数据线10电性连接，同一个子像素30的主区像素电极311和次区薄膜晶体管ts的栅极均电性连接其所在行像素区40对应的扫描线20，同一个子像素30的主区像素电极311和次区薄膜晶体管ts的漏极分别电性连接该子像素30的主区像素电极311和次区像素电极321。

综上所述，本发明提供一种阵列基板，该阵列基板包括多条相互平行并依次排列的竖直的数据线、多条相互平行并依次排列的水平的扫描线、及多个子像素，阵列基板上设有阵列式排布的多个像素区，每相邻的两列像素区之间设有一条数据线，每一行像素区中设有一条扫描线，扫描线将像素区划分为上像素区和下像素区；每一个子像素均包括一主区和一次区，同一个子像素的主区和次区分别位于同一行像素区中相邻的两个像素区内，并且主区位于其所在的像素区的下像素区中，次区位于其所在的像素区的上像素区中，相比于现有技术采用的主区和次区排成一列的结构，本发明通过将主区和次区设置成对角驱动，能够提高液晶显示器的空间混色质量，提升液晶显示器的显示效果。本发明还提供一种阵列基板的制作方法，能够提高液晶显示器的空间混色质量，提升液晶显示器的显示效果。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。