像素结构及像素阵列的制作方法
【技术领域】
[0001] 本发明是有关于一种像素结构，且特别是有关于一种显示面板的像素结构及其像 素阵列。
【背景技术】
[0002] 近年来，低温多晶娃（Low Temperature Poly-Silicon，以下简称为LTPS)液晶显 示器是目前消费性产品开发的设计主流，其主要应用为高整合度与高分辨率之中小尺寸液 晶显示器。然而，高分辨率的显示器具有较高像素密度，因此，其储存电容的设计也会相对 变小。而在较小的储存电容设计中，因为漏电流以及耦合效应的影响，其会造成串音噪声 (cross-talk)并带来不良的显示效果。为了使显示面板具有更良好的显示质量，如何改善 现有的串音噪声的缺点是目前极须克服的一个重要课题。
【发明内容】
[0003] 本发明提供一种像素结构及像素阵列，可用以改善串音噪声的缺点带来更良好的 显示质量。
[0004] 本发明的像素结构包括扫描线、第一数据线、第二数据线、主动元件、覆盖层、共享 电极层、绝缘层以及像素电极。特别是，第一数据线以及第二数据线所传递的信号极性不相 同，且第一数据线以及第二数据线两两相邻。主动元件的元件极与扫描线连接，且主动元件 的源极与第一数据线连接。覆盖层覆盖扫描线、第一数据线、第二数据线以及主动元件。共 享电极层位于覆盖层上，其中，共享电极层具有第一开口以及第二开口。所述第一开口与主 动元件至少一部分于垂直方向上重迭。所述第二开口与第二数据线至少一部分在垂直方向 上重迭。绝缘层位于共享电极层上，其中，绝缘层与覆盖层具有一接触窗。所述接触窗经由 共享电极的第一开口暴露出主动元件的漏极。像素电极位于绝缘层上，且经由接触窗与主 动元件的漏极电性连接。所述像素电极延伸覆盖第二开口，且像素电极经由第二开口与第 二数据线之间形成耦合电容。
[0005] 其中，该第一开口与该第二开口彼此分离开来。
[0006] 其中，该第一开口与该第二开口连接在一起。
[0007] 其中，该像素电极与该第二数据线之间的该耦合电容为A，该像素结构的总电容为 为B，其中A/B大于0%且小于或等于5%。
[0008] 其中，该第一数据线为第I条数据线，且该第二数据线为第1+1条数据线，其中I 为正整数，以使得该第一数据线以及该第二数据线之间不存在其它数据线。
[0009] 其中，该像素电极的一边缘与该第二数据线在该垂直方向上重迭，且该像素电极 的另一边缘与该第一数据线不重迭。
[0010] 本发明的种像素阵列包括扫描线、第一数据线、第二数据线以及第三数据线、第一 主动元件、第二主动元件、覆盖层、第一共享电极、第二共享电极、绝缘层、第一像素电极以 及第二像素电极。特别是，第一数据线以及第二数据线所传递的信号极性不相同，第一数据 线的极性与第三数据线所传递的信号极性相同，且该第一数据线、第二数据线与第三数据 线两两相邻。第一主动元件的元件极与扫描线连接，且第一主动元件的源极与第一数据线 连接。第二主动元件的元件极与扫描线连接，且第二主动元件的源极与第二数据线连接。覆 盖层覆盖扫描线、第一数据线、第二数据线、第一主动元件以及第二主动元件。第一共享电 极位于覆盖层上，其中，第一共享电极具有第一开口以及第二开口。所述第一开口与第一主 动元件至少一部分于垂直方向上重迭。所述第二开口与第二数据线至少一部分于垂直方向 上重迭。第二共享电极位于覆盖层上，其中，第二共享电极具有第三开口以及第四开口。所 述第三开口与第二主动元件至少一部分于垂直方向上重迭。所述第四开口与第三数据线至 少一部分于垂直方向上重迭。绝缘层位于第一共享电极以及第二共享电极上，其中，绝缘层 与覆盖层具有第一接触窗与第二接触窗。第一接触窗经由第一共享电极的第一开口以暴露 出第一主动元件的漏极。第二接触窗经由第二共享电极的第三开口以暴露出第二主动元件 的漏极。第一像素电极位于绝缘层上，且经由第一接触窗与第一主动元件的漏极电性连接。 所述第一像素电极延伸覆盖第二开口，且第一像素电极经由第二开口而与第二数据线之间 形成第一耦合电容。第二像素电极位于绝缘层上，且经由第二接触窗与第二主动元件的漏 极电性连接。所述第二像素电极延伸覆盖第四开口，且第二像素电极经由该第四开口而与 第三数据线之间形成第二耦合电容。
[0011] 其中，该第一开口与该第二开口彼此分离开来，且该第三开口与该第四开口彼此 分呙开来。
[0012] 其中，该第一开口与该第二开口连接在一起，且该第三开口与该第四开口连接在 一起。
[0013] 其中，该第一共享电极与该第二共享电极彼此连接在一起。
[0014] 其中，该第一共享电极与该第二共享电极之间通过一共享电极线而连接在一起。
[0015] 其中，该第一数据线为第I条数据线，该第二数据线为第1+1条数据线，且该第三 数据线为第1+2条数据线，其中I为正整数，以使得该第一数据线以及该第二数据线之间不 存在其它数据线，且该第二数据线以及该第三数据线之间不存在其它数据线。
[0016] 其中，该第一像素电极的一边缘与该第二数据线在该垂直方向上重迭，且该第一 像素电极的另一边缘与该第一数据线不重迭。
[0017] 其中，该第二像素电极的一边缘与该第三数据线在该垂直方向上重迭且该第二像 素电极的另一边缘与该第二数据线不重迭。
[0018] 其中，该第一数据线、该第二数据线以及该第三数据线为该像素阵列的前三条数 据线，则该第一像素电极以及该第二像素电极分别为该像素阵列的一第一子像素以及一第 二子像素的像素电极。
[0019] 其中，该第一像素电极与该第二数据线之间的该耦合电容为A，该第一子像素的总 电容为B，其中A/B大于0%且小于或等于5%，且该第二像素电极与该第三数据线之间的该 耦合电容为A'，该第二子像素的总电容为B'，其中A' /B'大于0%且小于或等于5%。
[0020] 基于上述，于本发明的像素结构中，第一数据线以及第二数据线所传递的信号极 性不相同。另外，像素电极是经由第二开口与第二数据线之间形成耦合电容，因此，可借由 增加相反极性的親合来降低串音噪声（cross-talk)的不良效果。
[0021] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
【附图说明】
[0022] 图1为本发明一实施例的像素阵列示意图。
[0023] 图2A为本发明一实施例的单一个像素结构的上视示意图。
[0024] 图2B为图2A的A-A'线的剖面图。
[0025] 图3A为本发明另一实施例的单一个像素结构的上视示意图。
[0026] 图3B为图3A的B-B'线的剖面图。
[0027] 图4A为本发明另一实施例的单一个像素结构的上视示意图。
[0028] 图4B为图4A的C-C'线的剖面图。
[0029] 图5A为本发明另一实施例的单一个像素结构的上视示意图。
[0030] 图5B为图5A的D-D'线的剖面图。
[0031] 图6为本发明一比较例的单一个像素结构的上视示意图。
[0032] 图7为本发明另一比较例的单一个像素结构的上视示意图。
[0033] 其中，附图标记：
[0034] DLl :第一数据线
[0035] DL2 :第二数据线
[0036] DL3 :第三数据线
[0037] SL :扫描线
[0038] TFT :主动元件
[0039] TFTl :第一主动元件
[0040] TFT2 :第二主动元件
[0041] SE、SE1、SE2 :源极
[0042] DE、DE1、DE2 :漏极
[0043] G、G1、G2:元件极
[0044] PE:像素电极
[0045] PEl :第一像素电极
[0046] PE2:第二像素电极
[0047] Sub :基板
[0048] SM :半导体层
[0049] SR :源极区
[0050] GR :漏极区
[0051] CH:通道
[0052] GI :元件极绝缘层
[0053] IL:介电层
[0054] PL :覆盖层
[0055] CEl :第一共享电极
[0056] CE2 :第二共享电极
[0057] CE :共享电极层
[0058] OPl :第一开口
[0059] 0P2:第二开口
[0060] 0P3:第三开口
[0061] 0P4:第四开口
[0062] BP :绝缘层
[0063] CWNl :第一接触窗
[0064] CWN2 :第二接触窗
[0065] CWl、CW2、CW3 :接触窗
[0066] Cl :第一親合电容
[0067] C2 :第二耦合电容
[0068] E1、E2:边缘
【具体实施方式】
[0069] 图1为本发明一实施例的像素阵列示意图。于本实施例中，像素阵列包括扫描线 SL、第一数据线DL1、第二数据线DL2以及第三数据线DL3、第一共享电极CE1、第二共享电 极CE2、由第一主动元件TFTl与第一像素电极PEl所形成的像素结构，以及由第二主动元 件TFT2与第二像素电极PE2所形成的像素结构。参考图1，第一数据线DLl以及第二数据 线DL2所传递的信号极性不相同，第一数据线DLl的极性与第三数据线DL3所传递的信号 极性相同，且第一数据线DLl、第二数据线DL2与第三数据线DL3两两相邻，例如：第一数据 线DLl、第二数据线