专利名称：：等离子体显示面板的制作方法
技术领域：
：本发明涉及等离子体显示面板(PDP)。尤其，本发明涉及包括包含掺杂物元素的保护层的等离子体显示面板。通过使用作为保护层的掺杂了掺杂物的经烧结的材料，减少了保护层的温度依赖性，并且得到了高的响应速度。保护层的改进特性提高了PDP的放电稳定性。
背景技术：
：等离子体显示面板(PDP)是通过用真空紫外线(VUV)激励荧光体而显示图像的一种显示设备，所述真空紫外线是通过放电单元中的气体放电而产生的。随着PDP能够制成具有高分辨率的宽屏幕，注意力已经集中在作为下一代平板显示器的PDP上。等离子体显示面板一般具有3电极表面力文电型结构。在3电极表面放电型结构中，等离子体显示面板包括实质上相互平行放置的前基板和后基板。在前基板上，设置了每个都包括两个电极的显示电极。在前基板上设置了介电层以覆盖显示电极。在后基板上设置了寻址电极。由阻隔肋(barrierrib)分开前基板和后基板之间的空间以形成充满放电气体的多个放电单元。此外，在后基板上设置荧光体层。为了经济性的原因，一般通过印刷过程来形成电极、阻隔肋和介电层。然而，当通过印刷过程形成时，介电层变厚，因此这种层的质量要比通过薄膜形成过程形成的层差。在等离子体显示面板的工作期间，离子溅射以及还有放电产生的电子会损坏介电层和形成在介电层下面的电极。因此，存在交流电PDP使用寿命缩短的问题。在减少放电期间离子轰击导致损坏的尝试中，在介电层上放置薄到仅为几百纳米(nm)厚的保护层。通常，用氧化镁(MgO)来形成PDP的保护层。MgO保护层可以通过降低放电电压和通过保护介电层不受离子溅射伤害而延长交流电(AC)型PDP的使用寿命。然而，因为保护层的特性随薄膜形成条件而变化，所以保护层造成难于得到均匀的显示质量。保护层可以引起由寻址放电延迟(即，丢失了一次寻址放电)导致的黑噪声，这种现象发生在所选中要发光的单元没有发光的情况中。在某些区域中发生黑噪声。具体地，倾向地发生在发光区域和非发光区域之间的界面中。当不存在寻址放电时或当产生强度较低的扫描放电时会产生黑噪声。此外，Mg0保护层直接接触放电气体，因此构成保护层的成分的特性和保护层的薄膜形成的特性大大地影响PDP的放电特性。Mg0保护层的特性取决于组分成分和诸如沉积等薄膜形成条件。因此，需要在最优化组成成分方面进行研究以提高PDP的显示质量。由单晶MgO或通过烧结方法制备的MgO来构成保护层材料。与单晶材料相比，经烧结的材料具有高响应速度的优点。但是，它存在温度依赖性的问题，即，它的响应时间根据环境温度而变化，因此使放电可靠性和驱动稳定性大大地变差。为了这个原因，经烧结的材料不适宜作为大批量生产的材料。相反地，单晶材料具有低的温度依赖性。然而，它的响应速度低，因此导致由单个扫描来驱动PDP，从而在高分辨率PDP中不能用单晶材料。
发明内容本发明的一个目标是提供一种等离子体显示面板，这种等离子体显示面板由于降低了放电特性的温度依赖性和增加了响应速度而提高了放电稳定性，结果提高了显示质量，这是通过在等离子体显示面板的氧化镁(Mg0)薄膜保护层中添加掺杂物元素而达到的。本发明的另一个目标是提供一种等离子体显示面板，这种等离子体显示面板通过具体地确定掺杂在Mg0薄膜保护层中的掺杂物元素和掺杂物元素的量来防止黑噪声和提高显示质量。根据本发明的一个实施例，提供了一种等离子体显示面板(PDP)，它包括第一基板、形成在第一基板内表面上的寻址电极、与第一基板隔开并面对第一基板的第二基板、形成在第二基板内表面上的显示电极、形成在第二基板内表面上并覆盖显示电极的介电层、以及形成在介电层上的保护层。保护层包括氧化镁(Mg0)和摻杂物元素。掺杂物元素包括第一掺杂物元素和第二掺杂物元素。第一掺杂物元素包括钙(Ca)、铝(A1),和硅(Si),而从包括铁(Fe)、锆(Zr)和它们的组合的组中选择第二掺杂物元素。基于MgO的质量，第一掺杂物元素中Ca含量的质量为100ppm到300ppm。根据本发明的另一个实施例，保护层包括作为第二掺杂物元素的铁(Fe)。在这种情况下，基于MgO的质量，Ca含量的质量约为100ppm到300ppm，最好是质量为160ppm到180ppm。基于MgO的质量，Al含量的质量约为150ppm到250ppm，最好是质量为190ppm到210ppm。基于Mg0的质量，Si的含量的质量约为40ppm到150ppm，最好是质量为100ppm到120ppm。基于MgO的质量，Fe含量的质量约为10ppm到40ppm，最好是质量为20ppm到30ppm。铝(Al)的含量的最优化范围可以根据第二掺杂物元素的种类而变化。当第二掺杂物元素中包括锆(Zr)时，基于MgO的质量，Al含量的质量约为150ppm到250ppm,最好是质量为150ppm到170ppm。当参考下述详细说明连同附图对说明和附图较好地理解时，本发明的完整的理解和许多伴随的优点将变得显而易见，在附图中，相同的标号表示相同或相似的元件，其中图l是透视图，示出作为本发明一个实施例而构成的等离子体显示面板；图2是曲线图，示出作为钓(Ca)掺杂含量的函数的放电延迟时间；图3是曲线图，示出作为铁(Fe)掺杂含量的函数的放电延迟时间；图4是曲线图，示出作为铝(AU掺杂含量的函数的放电延迟时间；图5是曲线图，示出作为硅(Si)掺杂含量的函数的放电延迟时间；图6是曲线图，示出图2到图5所示的放电延迟时间；以及图7是曲线图，示出根据第二例子1到4和根据本发明的第二对比例子1和2构成的等离子体显示面板的放电延迟时间。具体实施方式将参考附图在下文中描述本发明的一个示范性实施例。本发明一个实施例的等离子体显示面板包括可以提高PDP的显示质量的氧化镁(MgO)保护层。使用经烧结的MgO材料作为本发明中的PDP保护层材料，因为这有可能定量地掺杂预定的掺杂物成分来提高放电特性和在其固溶体极限中(withinasolid-solutionlimitation)完全控制掺杂物成分的量。所以当在单晶MgO材料中掺杂摻杂物时，很难定量地控制诸如硅(Si)之类的特定掺杂物。因此，在本发明的一个实施例中，在经烧结的MgO材料或MgO的源材料的制备过程中定量地添加特定的掺杂物，然后使用热沉积来形成MgO薄膜层。结果，可以使PDP放电期间的寻址放电延迟时间最小化，并且可以全面提高显示质量。根据本发明的一个实施例，把特定的掺杂物元素定量地掺杂到经烧结的Mg0材料以降低经烧结的Mg0材料的温度依赖性，并且保持经烧结的Mg0材料优于单晶Mg0材料的优点，这大大地提高了放电稳定性和可靠性。摻杂物元素包括第一掺杂物元素(诸如钙(Ca)、铝(A1)或硅(Si))，和第二掺杂物元素(诸如铁(Fe)、锆(Zr)和它们的组合)。通过掺杂物元素的交互作用来提高等离子体显示面板的放电稳定性。本发明一个实施例的保护层包括Mg0、和包括Ca、Al和Si的第一掺杂物元素以及从包含Fe、Zr和它们的组合的组中选择的第二掺杂物元素。在下面的说明中，对于掺杂物元素的含量，使用质量的ppm(百万分之几)单位。因此，在本说明书中的ppm是指基于参考材料的质量的质量的ppm。在本发明一个实施例的保护层中，根据Mg0的含量，钙(Ca)包括在约100ppm到300ppm的量中，最好是160ppm到180ppm。当钙含量在上述范围内时，可以得到最短的放电延迟时间。当钙含量小于100ppm或大于300ppm时，会增加》文电延迟时间。基于MgO的含量，硅(Si)包括在约40ppm到150ppm的量中，最好是100ppm到120ppm。当硅含量在上述范围内时，放电延迟时间最短。当珪含量小于40ppm或大于150ppm时，会增加力文电延迟时间。可以根据第二掺杂物元素的种类来控制铝(Al)的含量。当包括铁(Fe)作为第二掺杂物元素时，基于MgO含量，Al包括在约150ppra到250ppm的量中，最好是190ppm到210ppm。当第二掺杂物元素中包括锆(Zr)时，基于MgO含量，Ai包括在约150ppm到250ppm的量中，最好是150ppm到170ppm。最优化的Al含量可以使放电延迟时间最小化。因此，当Al含量超出最优化范围时，会大大地增加放电延迟时间。作为第二掺杂物元素，基于MgO含量，铁(Fe)包括在约10ppm到40ppm的量中，最好是20ppm到30ppm。最优化的Fe含量可以使放电延迟时间最小化。因此，当Fe含量超出最优化范围时，会大大地增加放电延迟时间。作为第二掺杂物元素，基于MgO含量，锆(Zr)包括在约40ppm到100ppm的量中，最好是50ppm到80ppm。通过控制锆Zr含量可使放电延迟时间最小化。因此，当Zr含量超出最优化范围时，会大大地增加放电延迟时间。在本发明中，宁可是通过烧结方法生产的多晶Mg0材料而不是单晶Mg0材料，因为多晶MgO材料可以保持掺杂物元素的一致含量。可以通过一般的Mg0造粒过程(pelletprocedure)来制造保护层的成分，在该过程中，把MgO的前体和包括第一掺杂物元素和第二掺杂物元素的掺杂物的前体混合在一起，然后煅烧所产生的混合物，接着再进行湿研磨、烘干、压制和烧结。Mg0的前体可以是纯的Mg(OH)2,并且包括第一掺杂物元素和第二掺杂物元素的掺杂物的前体可以是包含第一掺杂物元素和第二掺杂物元素的任何材料。Mg0的前体和掺杂物的前体可以是液体型的或固体型的，或Mg0的前体和掺杂物的前体中之一可以是液体型的而另一个可以是固体型的。在相关领域中众所周知这些过程的细节，因此在本申请中不进行更详细的说明。在下文中，将参考附图更详细地描述包括保护层的等离子体显示面板的一个较佳实施例。然而，本发明不局限于图1所示的等离子体显示面板，而是可以应用于各种类型的等离子体显示面板。图l是部分分解透视图，示出作为本发明的一个实施例而构成的等离子体显示面板。如图1所示，本发明一个实施例的等离子体显示面板包括第一基板1(也称其为后基板)和放置成实质上与第一基板平行并且它们之间具有预定距离的第二基板ll(也称其为前基板)。在第一基板1的内表面上的一个方向上(图中的Y方向上)配置多个寻址电极3,并且在第一基板1的内表面上形成第一介电层5以覆盖寻址电极3。具有预定高度的多个阻隔肋7配置在第一介电层5上两个寻址电极3之间的对应位置上。由阻隔肋7确定放电空间。阻隔肋7可以具有任何形状，以分隔放电空间。例如，可以按诸如华夫饼干形状的、矩阵形状的、三角形形状的封闭图案或诸如条状图案的开放图案来形成阻隔肋7。可以按这样的方式来形成封闭空间，即，使放电空间的横截面形状为圆形、椭圓形、多边形(诸如四角形、三角形、五角形等等)。在配置在阻隔肋7之间的多个放电单元中配置红色、绿色和蓝色荧光体层9。面对第一基板1的第二基板11包括显示电极13、形成在第二基板11的内表面上并覆盖显示电极13的第二介电层15、以及覆盖第二介电层15的保护层17。定义第一基板1和第二基板11的内表面为相互面对的基板表面。显示电极13的每一个包括一对电极，所述一对电极中的每一个包括透明电极13a和在与寻址电极3交叉的一个方向上(在附图的X方向上)延伸的总线电极13b。保护层17包括氧化镁(MgO)和掺杂物元素。掺杂物元素包括包含钙(Ca)、铝(A1)或硅(Si)的第一掺杂物元素以及包括铁(Fe)、锆(Zr)和它们的组合的第二掺杂物元素。在具有上述结构的PDP中，当在寻址电极和显示电极13的电极中的一个电极之间施加寻址驱动电压时，在介电层上形成导致寻址放电的壁电荷。同样，当在一对电极(所述一对电极中的每一个包括形成在第二基板11内表面上的透明电极13a和总线电极13b对)之间施加交流电信号时，在寻址放电期间，在所选中的放电单元中产生维持放电。因此，当激励和松弛填充在放电空间中的放电气体时产生了紫外线。紫外线激励荧光体，从而产生可见光和形成图像。在本
技术领域：
中已知制造等离子体显示面板的方法，以致省略制造等离子体显示面板的详细说明。在下文中，将详细描述作为本发明的主要特征的保护层。保护层覆盖等离子体显示面板中的介电层，以保护介电层在放电过程期间不致受到放电气体的离子轰击。保护层包括作为基本材料的氧化镁(Mg0)，这种材料具有溅射电阻和高的二次电子发射系数。通常，可以使用单晶MgO材料或经烧结的MgO材料作为上述的MgO材料。然而，单晶MgO材料具有由熔化后不同冷却速度引起的不同的固溶体极限，因此很难定量地控制特定类型的掺杂物。因此，在本发明的一个实施例中，在经烧结的MgO材料或MgO的源材料的制备过程期间定量地添加包括Ca、Al和Si的第一掺杂物元素和包括Fe、Zr或它们的组合的第二掺杂物元素，并且使用等离子体沉积方法来沉积保护层。可以通过使用膏状物的厚层印刷方法来形成保护层。然而，等离子体沉积方法是较佳的，因为它对离子溅射影响的抵抗力相对强，并且它可以通过二次电子的发射来减小放电起始电压和维持放电电压。等离子体沉积方法包括电子束沉积、离子涂覆、磁控管賊射等等。如上所述，掺杂物元素的含量如下。基于作为保护层的主要成分的MgO的含量，以约100ppm到300ppm的量中包含钙(Ca)，并且最好是160ppm到180ppm。基于Mg0的含量，以约40ppm到150ppm的量包含珪(Si),并且最好是100ppm到120ppm。对于第二掺杂物元素，当包含铁(Fe)时，基于MgO的含量，以约150ppm到250ppm的量包含铝(Al)、并且最好是190ppm到210ppm。对于第二掺杂物元素，当包含锆(Zr)时，基于Mg0的含量，以约150ppm到250ppm的量包含Al,并且最好是150ppm到170ppm。对于第二掺杂物元素，基于MgO的含量，以约10ppm到40ppm的量包含Fe,并且最好是20ppra到30ppra。对于第二掺杂物元素，基于MgO的含量，Zr的含量是40ppm至ij100ppm,并且最好是50ppm至)J80ppm。通过把用于MgO保护层的沉积材料形成颗粒形状和对它们进行烧结来提供用于MgO保护层的沉积材料。较佳的是使颗粒的大小和形状最优化，因为颗粒的分解速度根据颗粒的大小和形状而不同，并且分解速度的差异导致不稳定的过程，诸如沉积保护层的速度不同。MgO保护层直接接触放电气体，因此组成保护层的成分的特性和保护层的薄膜形成的特性大大地影响PDP的放电特性。MgO保护层的特性取决于组分成分和诸如沉积之类的薄膜形成条件。因此，应该使用最优化的成分以便得到所期望的薄膜特性的提高。在下文中，将描述本发明的例子和其对比例子。然而，可以理解，本发明不局限于这些例子。实验例子1到14使用本
技术领域：
中已知的方法，在用条状钠钙玻璃制成的前基板的内表面上用氧化锡铟导电材料形成放电维持电极。把基于铅的玻璃膏涂覆在有放电维持电极的前基板的整个内表面上，然后进行烘烤，从而形成介电层。接着，使用离子涂覆方法来制备包括MgO粉末和钙(Ca)的保护层，并且放置在第一基板的介电层上，从而完成等离子体显示面板的前基板。根据本领域中已知的的方法，使用前基板来制造等离子体显示面板。MgO粉末具有高纯度，但是可以包括一些掺杂物。通过ICP-AES分析来测量包括在MgO粉末中的掺杂物的量。在下面表1中示出包括在MgO粉末中的掺杂物的类型和掺杂物的量。在表2中列出实验例子1到14中使用的Ca的含量。在表2到表5中列出的Ca和其它掺杂物材料的含量是以根据MgO的质量的质量的ppm为单位的。表1<table>tableseeoriginaldocumentpage11</column></row><table>实验例子15到27用Fe代替实验例子1到14中的Ca来执行与参考实验例子1到14所描述的过程相同的过程。在表2中列出实验例子15到27中使用的Fe的含量。实验例子28到47用Al代替实验例子1到14中的Ca来执行与参考实验例子1到14所描述的过程相同的过程。在表3中列出实验例子28到47中使用的Al的含量。实验例子48到60用Si代替实验例子1到14中的Ca来执行与参考实验例子1到14所描述的过程相同的过程。在表3中列出实验例子48到60中使用的Si的含量。对比例子1在相对于MgO的含量，Ca含量为15ppm、Al含量为10ppm、Fe含量为lOppm和Si含量为40ppm的条件下，执行与参考实验例子1到14所描述的过程相同的过程。对比例子2在相对于MgO的含量，Ca含量为800ppm、Al含量为130ppm、Fe含量为30ppm和Si含量为220ppm的条件下，执行与参考实验例子1到14所描述的过程相同的过程。在室温下测量根据实验例子1到60的过程制造的等离子体显示面板的放电延迟时间(Ts:统计延迟时间)。在表2、表3和图2到5中示出测量结果。在图2到5中分别示出作为Ca、Fe、Al和Si的含量的函数的放电延迟时间。在图6中总结了图2到图5中示出的全部结果。<table>tableseeoriginaldocumentpage13</column></row><table>表3<table>tableseeoriginaldocumentpage14</column></row><table>在图2到5中，水平虛线表示不显示黑噪声的上限水平。从表2和3以及图2到图6中所示出的结果可以理解，Ca、Fe、Al和Si的量的最佳范围分别为从100ppm到300ppm、从10ppm到40ppm、从150ppm到250ppm和从40ppm到150ppm。第二例子1到4和第二对比例子1到2用包括MgO粉末、Ca、Al、Si和Fe的保护层执行与参考实验例子1到14所描述的过程相同的过程。在下面表4中总结了这些例子中使用的Ca、Al、Si和Fe的量。表4<table>tableseeoriginaldocumentpage15</column></row><table>在-10°C、25°C和60°C的温度下测量第二例子1到4和第二对比例子1和2所提供的等离子体显示面板的放电延迟时间，并且在下面表5中以及图7中示出测量结果。表5<table>tableseeoriginaldocumentpage15</column></row><table>如表5和图7所示，第二例子1到4的等离子体显示面板的放电延迟时间比第二对比例子1和2的放电延迟时间更短。如上所述，根据一个实施例的等离子体显示面板包括保护层，该保护层包括Mg0经烧结的材料和掺杂物。掺杂物包括特定量的包含Ca、Al、和Si的第一掺杂物元素以及诸如Fe、Zr或它们的组合之类的第二掺杂物元素。通过掺杂物的协调效应，可以使显示放电期间的寻址放电延迟时间最小化，这导致放电稳定性和显示质量的提高。在已经结合当前认为最实际的示范性实施例描述本发明的同时，可以理解，本发明不局限于所揭示的实施例，而是，相反地，旨在包括包含在所附的权利要求书的精神和范围内的各种改变和等效配置。权利要求1.一种等离子体显示面板(PDP)包括介电层；以及形成在所述介电层上的保护层；所述保护层包括氧化镁(MgO)、第一掺杂物和第二掺杂物；所述第一掺杂物包括钙(Ca)、铝(Al)和硅(Si)，所述第二掺杂物选自由铁(Fe)、锆(Zr)和它们的组合构成的组，以及基于MgO的含量，所述Ca含量的质量为100到300ppm。2.如权利要求1所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的钙含量的质量约为160ppm到约为180卯m。3.如权利要求1所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，包括在所述保护层中的硅含量的质量约为40ppm到约为150ppm。4.如权利要求3所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的硅含量的质量约为100ppm到约为120ppm。5.如权利要求1所述的等离子体显示面板，其特征在于，所述第二摻杂物包括铁，并且基于所述氧化镁的质量，包括在所述保护层中的铝含量的质量约为150ppm到约为250ppm。6.如权利要求5所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的铝含量的质量约为190ppm到约为210ppm。7.如权利要求1所述的等离子体显示面板，其特征在于，所述第二掺杂物包括铁，并且基于所述氧化镁的质量，包括在所述保护层中的铁含量的质量约为10ppm到约为40ppm。8.如权利要求7所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的铁含量的质量约为20ppm到约为30ppm。9.如权利要求1所述的等离子体显示面板，其特征在于，所述第二掺杂物包括锆，并且基于所述氧化镁的质量，包括在所述保护层中的铝含量的质量约为150ppm到约为170ppni。10.如权利要求1所述的等离子体显示面板，其特征在于，所述第二掺杂物包括锆，以及基于所述氧化镁的质量，包括在所述保护层中的锆含量的质量约为40ppm到约为100ppra。11.如权利要求10所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的锆含量的质量约为50ppm到约为80ppm。12.—种等离子体显示面板(PDP)包括形成在第二基板的内表面上并覆盖显示电极的介电层；以及形成在所述介电层上的保护层；所述保护层包括氧化镁(Mg0)、钙(Ca)、铝(A1)、硅(Si)和锆(Zr)。13.如权利要求12所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，包括在所述保护层中的钙含量的质量约为100ppm到约为300ppm。14.如权利要求13所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的钙含量的质量约为160ppra到约为180ppm。15.如权利要求12所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，包括在所述保护层中的硅含量的质量约为40ppm到约为150ppni。16.如权利要求15所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的硅含量的质量约为100ppm到约为120ppm。17.如权利要求12所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，包括在所述保护层中的铝含量的质量约为150ppm到约为250ppm。18.如权利要求17所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的铝含量的质量约为150ppm到约为170卯m。19.如权利要求12所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，包括在所述保护层中的锆含量的质量约为40ppm到约为100ppm。20.如权利要求19所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的锆含量的质量约为50ppm到约为80ppm。21.—种等离子体显示面板(PDP)包括介电层；以及形成在所述介电层上的保护层；所述保护层包括氧化镁(MgO);基于氧化镁的质量，包括质量约为100卯m到约为300ppra的钙(Ca);质量约为150ppm到约为250ppm的铝(Al);质量约为40ppm到约为"0卯m的名圭(Si)以及质量约为10ppm到约为40ppm的铁(Fe)。22.如权利要求21所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的钙含量的质量约为160ppm到约为180ppm。23.如权利要求21所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的铝含量的质量约为190ppm到约为210卯m。24.如权利要求21所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的硅含量的质量约为100ppm到约为120卯m。25.如权利要求21所述的等离子体显示面板，其特征在于，基于所述氧化镁的质量，所包括的铁含量的质量约为20ppm到约为30ppm。全文摘要所揭示的是一种等离子体显示面板(PDP)，它包括为覆盖PDP的介电层而形成的保护层。保护层包括氧化镁(MgO)材料和掺杂物元素。使用响应速度比单晶氧化镁的响应速度高的、经烧结的氧化镁作为氧化镁材料。掺杂物包括第一掺杂物和第二掺杂物。第一掺杂物包括钙(Ca)、铝(Al)和硅(Si)，而第二掺杂物包括铁(Fe)、锆(Zr)或它们的组合。通过使用掺杂了掺杂物的、经烧结的氧化镁作为保护层，减小了保护层的温度依赖性，并且得到高的响应速度。保护层的改进特性提高了等离子体显示面板的放电稳定性。文档编号H01J17/02GK101165840SQ20071009170公开日2008年4月23日申请日期2007年3月29日优先权日2006年10月16日发明者金基东申请人:三星Sdi株式会社