专利名称：高选择比混合叠层屏蔽膜的制备方法
技术领域：
本发明涉及一种屏蔽膜的制备方法，尤其是一种等离子增强化学气相淀积 工艺中高选择比混合叠层屏蔽膜的制备方法。
背景技术：
对半导体工艺而言，表面钝化一直是半导体器件和电路中的一项重要的研 究课题。好的屏蔽膜是半导体器件性能和可靠性的基础。随着半导体工艺的发 展，许多单层的钝化结构已经很难满足器件和电路性能的要求，多层钝化结构
应运而生。而Si02和Si3N4作为常用的屏蔽膜材料，在器件和电路中有着广泛的
应用，其混合叠层的应用也很普遍。而在作为混合叠层的屏蔽膜使用时，其后 进行的湿法腐蚀工艺中常常要求有选择地去掉这种屏蔽膜的某些部分，而其外 形尺寸与光刻时基本无变化，即两层中有一层基本不发生腐蚀，这就需要这种 屏蔽膜有普通淀积方法很难得到的较高的选择比。
发明内容
本发明要解决的技术问题是提供一种提高湿法腐蚀中Si02和等离子增强化 学气相淀积法淀积的Si3N4间腐蚀选择比的高选择比混合叠层屏蔽膜的制备方法。
为解决上述技术问题，本发明方法采用下述工艺步骤(1)、采用等离子增
强化学气相淀积法淀积Si孔层或Si02层；(2)、对上步骤中淀积的Si美层或Si02 层进行氧化；(3)、采用等离子增强化学气相淀积法淀积与前一淀积层不相同的
Si02层或Si:凡层；(4)、对上步骤中淀积的Si02层或Si晶层氧化致密。
本发明方法中Si晶层和Si02层最好采用湿氧氧化。
采用上述技术方案所产生的有益效果在于本发明分别对淀积的Si具层和
Si02层进行氧化，提高二者之间的的选择比，得到高选择比的Si美和Si(V混合 叠层屏蔽膜。本发明方法所得到的屏蔽膜在后续的腐蚀工艺中，能更好的控制图形尺寸，加工更加精细。本发明方法中，采用湿氧氧化工艺时，可有效的縮
短氧化时间，提高氧化效果。
下面结合附图和具体实施方式
对本发明作进一步详细的说明。 图1是本发明的Si02和Si孔的混合叠层结构示意图； 图2是本发明另一种Si02和Si晶的混合叠层结构示意图； 图3是图1结构经光刻并部分去除Si3N4层后形成的结构示意图； 图4是图3结构经缓冲液恒温腐蚀后形成的结构示意图； 图5是图2结构经光刻后形成的结构示意图。 图6是图5结构经缓冲液恒温过腐蚀后形成的结构示意图。
具体实施例方式
实施例1: 1、先将基片清洗，去除附着在表面的有机物和金属离子；然后 PECVD (等离子增强化学气相淀积)淀积厚度为1000A的Si3N4层，淀积温度在 250-35(TC之间。
2、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si3N4层 2h，氧化温度为95(TC。
3、 在上述的Si3N4层上PECVD淀积厚度为2000A的Si02层，淀积温度在 250-350。C之间。
4、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si02层 lh，氧化温度为900。C。
5、 光刻腐蚀，可选用传统的光刻腐蚀方法(1)、基片光刻，暴露需刻蚀 的Si3N4 ; (2)干法刻蚀Si3N4 ; (3)去胶；(4) Si02腐蚀，用缓冲液恒温腐 蚀。其中光刻胶的胶型和厚度应能适当抵御干法刻蚀Si3N4时使用的工艺条件。 缓冲液液选用含有HF酸的缓冲液，最佳的缓冲液为HF: H20: NH3F=3: 10: 6 的缓冲液，腐蚀温度最好为0'C-37。C(温度与腐蚀速率正相关)，保持温度恒定。
腐蚀比的测定方法分别测试淀积有Si02和Si3N4的基片，确定Si02和 Si3N4的膜厚。腐蚀同样的时间后，再次测定膜厚。两次测定的膜厚之差的比值即为腐蚀比。
上述实施例1所得到的屏蔽膜的腐蚀比大于20: 1。 实施例2:
1、 先将基片清洗，去除附着在表面的有机物和金属离子；然后PECVD (等 离子增强化学气相淀积)淀积厚度为800A的Si3N4层。
2、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si3N4层 1.5h，氧化温度为90(TC。
3、 在上述的Si3N4层上PECVD淀积厚度为3000A的Si02层。
4、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si02层 0.5h，氧化温度为95CTC。
5、 光刻腐蚀，可与实施例l的光刻腐蚀方法相同。 经测定，上述实施例2所得到的屏蔽膜的腐蚀比大于25: 1。 实施例3:
1、 先将基片清洗，去除附着在表面的有机物和金属离子；然后PECVD (等 离子增强化学气相淀积)淀积厚度为3100A的Si02层。
2、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si02层 L5h，氧化温度为800。C。
3、 在上述的Si02层上PECVD淀积厚度为1100A的Si3N4层。
4、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si3N4层 2.5h，氧化温度为800。C。
5、 光刻腐蚀，可与实施例1的光刻腐蚀方法相同。 经测定，上述实施例3所得到的屏蔽膜的腐蚀比大于25: 1。
实施例4: 1、先将基片清洗，去除附着在表面的有机物和金属离子；然后 PECVD (等离子增强化学气相淀积)淀积厚度为900A的Si3N4层。
2、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si3N4层 1.5h，氧化温度为U00。C。
3、 在上述的Si3N4层上PECVD淀积厚度为2500A的Si02层。4、 在氧化炉内，用通过沸腾的去离子水的携带水气的氧气，氧化Si02层 15min—40min，氧化温度为1000。C。
5、 光刻腐蚀，可与实施例1的光刻腐蚀方法相同。 经测定，上述实施例4所得到的屏蔽膜的腐蚀比大于20: 1。
实施例5: 1、先将基片清洗，去除附着在表面的有机物和金属离子；然后 PECVD (等离子增强化学气相淀积)淀积厚度为1000A的Si3N4层。
2、 在氧化炉内，用干氧氧化Si3N4层8h，氧化温度为1000。C。
3、 在上述的Si3N4层上PECVD淀积厚度为2000A的Si02层。
4、 在氧化炉内，用干氧氧化Si02层4h，氧化温度为80(TC。
5、 光刻腐蚀，可与实施例1的光刻腐蚀方法相同。 经测定，上述实施例5所得到的屏蔽膜的腐蚀比大于20: 1。 本发明方法所得到的屏蔽膜的结构如图l一6所示的层状结构，图中，l为
Si或其它半导体材料的基片、2为Si02层、3为Si3N4层、4为光刻胶。
权利要求
1、一种高选择比混合叠层屏蔽膜的制备方法，其特征在于该方法采用下述工艺步骤(1)、采用等离子增强化学气相淀积法淀积Si3N4层或SiO2层；(2)、对上步骤中淀积的Si3N4层或SiO2层进行氧化；(3)、采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO2层或Si3N4层；(4)、对上步骤中淀积的SiO2层或Si3N4层氧化致密。
2、 根据权利要求l所述的高选择比混合叠层屏蔽膜的制备方法，其特征在 于，Si:,N4层采用湿氧氧化，氧化温度为800°C-IIO(TC，氧化时间为L5h — 2.5h。
3、 根据权利要求2所述的高选择比混合叠层屏蔽膜的制备方法，其特征在 于，淀积的Si晶层厚度小于1000A时，氧化时间为1.5h;淀积的Si晶层厚度 大于或等于1000A时，氧化时间为2h。
4、 根据权利要求1、 2或3所述的高选择比混合叠层屏蔽膜的制备方法， 其特征在于，Si02层采用湿氧氧化，氧化温度为80(TC-100(TC，氧化时间为0. 25h 一l. 5h。
5、 根据权利要求4所述的高选择比混合叠层屏蔽膜的制备方法，其特征在 于，淀积的Si02层厚度小于3000A时，氧化时间为15min-40min;淀积的Si02 层厚度大于或等于3000A时，氧化时间为lh。
6、 根据权利要求l所述的高选择比混合叠层屏蔽膜的制备方法，其特征在 于在，采用干氧氧化Si美层和SiO.,层，氧化温度为80(TC-1000°C。
全文摘要
本发明公开了一种等离子增强化学气相淀积工艺中高选择比混合叠层屏蔽膜的制备方法，其采用下述工艺步骤(1)采用等离子增强化学气相淀积法淀积Si<sub>3</sub>N<sub>4</sub>层或SiO<sub>2</sub>层；(2)对上步骤中淀积的Si<sub>3</sub>N<sub>4</sub>层或SiO<sub>2</sub>层进行氧化；(3)采用等离子增强化学气相淀积法淀积与前一淀积层不相同的SiO<sub>2</sub>层或Si<sub>3</sub>N<sub>4</sub>层；(4)对上步骤中淀积的SiO<sub>2</sub>层或Si<sub>3</sub>N<sub>4</sub>层氧化致密。本方法分别对淀积的Si<sub>3</sub>N<sub>4</sub>层和SiO<sub>2</sub>层进行氧化，提高二者之间的的选择比，得到高选择比的Si<sub>3</sub>N<sub>4</sub>和SiO<sub>2</sub>混合叠层屏蔽膜。本方法所得到的屏蔽膜在后续的腐蚀工艺中，能更好的控制图形尺寸，加工更加精细。
文档编号C23C16/56GK101294276SQ20081005524
公开日2008年10月29日 申请日期2008年6月23日 优先权日2008年6月23日
发明者锐 严, 瑞 周, 亮 李, 李丽亚, 霍玉柱 申请人:中国电子科技集团公司第十三研究所