半导体装置的制造方法、半导体装置、半导体制造装置和存储介质的制作方法

专利名称：：半导体装置的制造方法、半导体装置、半导体制造装置和存储介质的制作方法
技术领域：
：本发明涉及在基板上形成等离子体耐性优异的低介电常数膜的技术。
背景技术：
：随着半导体设备的高集成化，配线的微细化逐步发展。因此，以抑制配线延迟为目的，追求层间绝缘膜的低介电常数化。一直以来用作层间绝缘膜的SiO2膜的介电常数为4.0左右，不能说足够低。因此，对各种低介电常数膜进行研究，作为其中之一，已知介电常数为3.2左右的SiCOH膜。如图13所示，SiCOH膜为在SiOj莫中作为有机成分主要混入有CH3基的构造。例如以具有甲基的硅烷类的气体作为原料形成SiCOH膜。因为SiCOH膜混入有有机成分，所以SiCOH膜的膜密度减小。因此，SiCOH膜的介电常数降低。为了在层间绝缘膜形成配线用的埋入槽或连接孔，对层间绝缘膜进行利用等离子体的蚀刻，其后，进行光致抗蚀剂掩模的灰化。但是，由于该SiCOH膜的膜密度小，容易由于等离子体而受到损害。并且，如果SiCOH膜被暴露于等离子体中，则存在有机物从SiCOH膜中脱离的问题。在这样的SiCOH膜中，为了进一步实现低介电常数化，需要例如进一步增加有机物的含量。但是，当进一步增加有机物的含量时，SiCOH膜的等离子体耐性变得更低，SiCOH膜更加容易由于等离子体而受到损害。另外，当在SiCOH膜中含有大量的有机成分时，SiCOH膜的膜强度降低。这样一来，在该SiCOH膜中，低介电常数化与等离子体耐性或者机械强度为权衡(trade-off)关系。因此，需求介电常数低、并且等离子体耐性和机械强度优异的层间绝缘膜。日本专利公报特开2000-269208(特别是段落0022段落0023)中，公开有如下技术以双-二甲基氨基二苯基硅烷为原料气体，利用热CVD法在低温下形成含有苯基的有机二氧化硅膜，其后从膜中除去该苯基。根据该技术，苯基存在的部位空洞化并多孔化，由此能够得到介电常数低的多孔膜。但是，由于原料气体中含有氮，所以在膜中残存氮的情况下，介电常数升高。即，利用该日本专利公报特开2000-269208中公开的技术，不能得到介电常数低、并且等离子体耐性和机械强度优异的层间绝缘膜。
发明内容本发明是鉴于这样的现状而完成的。即，本发明的目的在于提供一种形成等离子体耐性和机械强度优异的低介电常数膜的技术、和具备等离子体耐性和机械强度优异的低介电常数膜的平导体装置。本发明的半导体装置的制造方法的特征在于，包括将含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅垸气体活化而得到等离子体，并且在将基板的温度设定在20(TC以下的状态下，将上述基板暴露在上述等离子体中，在上述基板上形成含有苯基和硅的薄膜的工序(a);和其后，对上述基板施加能量，使水分从上述薄膜脱离，得到低介电常数膜的工序(b)。在本发明的半导体装置的制造方法中，上述形成薄膜的工序(a)包括将有机硅烷气体和氧气的混合气体活化的工序。另外，在本发明的半导体装置的制造方法中，上述使水分从薄膜脱离、得到低介电常数膜的工序(b)包括选自以下工序中的一个以上的工序将上述基板的温度加热至高于20(TC的温度的工序、向上述基板的表面照射紫外线的工序、和将上述基板的表面暴露在使氢气活化而得到的等离子体中的工序。进一步，在本发明的半导体装置的制造方法中，上述低介电常数膜的介电常数可以为3.2以下。本发明的半导体装置的特征在于，具备利用上述任一种半导体装置的制造方法得到的低介电常数膜。6本发明的半导体制造装置的特征在于，具备等离子体CVD装置和后处理装置，其中，等离子体CVD装置包括用于收容基板的处理容器；向上述处理容器内供给含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅烷气体的供给机构；在上述处理容器内，将上述有机硅烷气体活化，生成等离子体的活化机构；和用于调节上述处理装置内的处理温度的调节机构，该等离子体CVD装置构成为，在上述处理容器中，将基板的温度保持在200。C以下，同时将上述基板暴露在上述等离子体中，在上述基板上形成薄膜，上述后处理装置具有能量赋予机构，该能量赋予机构对利用上述等离子体CVD装置形成有薄膜的基板施加能量，该后处理装置构成为，对上述薄膜施加能量，形成使水分从上述薄膜脱离而得到的低介电常数膜。在本发明的半导体制造装置中，上述等离子体CVD装置还具有向上述处理容器内供给氧气的供给机构，上述活化机构构成为，在上述处理容器内，将上述氧气与上述有机硅烷气体一起活化。另外，在本发明的半导体制造装置中，上述后处理装置包括选自以下装置中的一个以上的装置将上述基板的温度加热至高于200'C的温度的装置、向上述基板的表面照射紫外线的装置、和将上述基板的表面暴露在使氢气活化而得到的等离子体中的装置。并且，本发明的半导体制造装置可以进一步具备位于上述等离子体CVD装置和上述后处理装置之间的真空搬送模块。并且，在本发明的半导体制造装置中，上述等离子体CVD装置和后处理装置可以构成为单一的装置。本发明的记录介质，其记录有通过控制半导体制造装置的控制装置执行的程序，其特征在于，通过由上述控制装置执行上述程序，在半导体制造装置中实施包括下述工序(a)和工序(b)的半导体装置的制造方法，工序(a):将含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅垸气体活化而得到等离子体，并且在将基板的温度设定在20(TC以下的状态下，将上述基板暴露在上述等离子体中，在上述基板上形成含有苯基和硅的薄膜；工序(b):其后，对上述基板施加能量，使水分从上述薄膜脱离，得到低介电常数膜。根据本发明，能够得到等离子体耐性和机械强度大的低介电常数膜。图1A是用于对本发明的一个实施方式的半导体装置的制造方法进行说明的纵截面图。图IB是用于对本发明的一个实施方式的半导体装置的制造方法进行说明的纵截面图。图1C是用于对本发明的一个实施方式的半导体装置的制造方法进行说明的纵截面图。图ID是用于对本发明的一个实施方式的半导体装置的制造方法进行说明的纵截面图。图IE是用于对本发明的一个实施方式的半导体装置的制造方法进行说明的纵截面图。图IF是用于对本发明的一个实施方式的半导体装置的制造方法进行说明的纵截面图。图2A是表示由图1的制造方法形成得到的层间绝缘膜的构造的一个例子的示意图。图2B是表示由图1的制造方法形成得到的层间绝缘膜的构造的一个例子的示意图。图2C是表示由图1的制造方法形成得到的层间绝缘膜的构造的一个例子的示意图。图3是表示通过图1的制造方法，形成有2段电路层的基板的纵截面图。图4是表示形成层间绝缘膜的装置的一个例子的纵截面图。图5是表示进行后处理工序的装置的一个例子的纵截面图。图6是示意性地表示包括进行成膜的装置和进行后处理工序的装置的基板处理装置的一个例子的平面图。图7是表示进行后处理工序的装置的另一个例子的纵截面图。图8是表示进行后处理工序的装置的又一个例子的纵截面图。图9是表示实验结果的特性图。图io是表示实验结果的特性图。图11是表示实验结果的特性图。图12是表示实验结果的特性图。图13是与图2A至图2C对应的图，是表示现有的层间绝缘膜的构造的一个例子的示意图。具体实施例方式主要参照图1A至图1F，说明本发明的半导体装置的制造方法的第一实施方式。图1A表示在作为基板的晶片W上形成的第n个(下段侧)的电路层。该电路层构成为，在作为层间绝缘层的SiCOH膜lO内，埋入有例如Cu等金属的配线11。并且，在该SiCOH膜IO和配线ll之间，形成有用于抑制金属扩散的阻挡膜。另外，在该第n个电路层的上层形成有用于抑制金属从该SiCOH膜10向第(n+l)个电路层扩散的阻挡膜。对这些阻挡层省略图示。首先，如图1B所示，通过等离子体CVD在第n个电路层的表面上形成SiCOH膜12。作为原料气体，使用由含有苯基和硅并且不含氮的有机硅垸气体、例如二甲基苯基硅烷(DMPS:Dimethyl-Phenyl-Silane)气体和氧气形成的处理气体。例如利用平行平板型的等离子体处理装置将该处理气体等离子体化(成为活性种)，将设定为例如200'C以下的低温的晶片W暴露在该等离子体中。其结果，在晶片W上形成SiCOH膜12。通过这样在低温下成膜，在成膜时的表面反应中，作为原料气体成分的DMPS气体的苯基大量混入SiCOH膜12中。因此，如图2A所示，SiCOH膜12形成在由硅和氧构成的骨架构造内的硅上结合有苯基的结构。如果在SiCOH膜12中混入有苯基，则SiCOH膜12的密度下降。其结果，得到具有低的介电常数例如2.83.2左右的低的介电常数的SiC0H膜12。其中，不含氮的有机硅垸中的"不含氮"，不是指不含在气体的制造工序中作为不可避免的杂质混入的氮，而是指不含作为化合物的本来的成分的氮。S卩，作为氮成分仅含有作为不可避免的杂质混入的氮的有机硅垸气体的气体应该被视为符合在此的"不含氮"的有机硅烷气体。如上所述，通过在低温下形成SiCOH膜12，苯基向膜中的混入量增多，水分的混入量也增多。作为水分混入的理由，考虑以下情况。在20(TC以下的低温的成膜过程中，膜密度降低，其结果，不可避免地包含于处理气氛中的水分被吸湿到膜中，形成羟基。另外，通过作为原料气体的DMPS气体中的氢和氧的反应，生成水分，生成的水分混入膜中。这样可以认为，膜成为吸湿后的状态，g卩，成为形成有Si—OH的状态。如果这样在膜中存在羟基，则成为介电常数上升的主要原因，因此进行下面描述的后处理(改性处理)。该改性处理是为了除去膜中的水分而对SiCOH膜12施加充分的能量的工序。在本实施方式中，施加热量作为该能量。具体而言，将晶片W置于例如不活泼性气体氛围中，在高于200。C的温度例如在高于20(TC且低于40(TC的温度范围中设定的温度下，对该晶片W进行加热。并且，如根据后面描述的实施例被确认的那样，即使将SiCOH膜12中混入有苯基的晶片W—下子加热到20(TC以上，苯基也会在膜中稳定地残存。与此相对，在SiCOH膜12成膜时的晶片W的温度为200°C以上的情况下，包含于膜中的苯基的量减少。因此，可以认为在20(TC以上的高温下，难以发生苯基向晶片W的吸附反应，并且，游离的苯基的容易发生开环反应。所以，可以认为在低温下苯基容易混入膜中。接着，如图1C所示，对于该SiCOH膜12进行施加能量例如热量的改性处理，作为后处理工序。通过该改性处理，SiCOH膜12中的硅与羟基的键被切断，发生如下所述的脱水縮合。Si—OH+Si—OH—Si—O—Si+H20如图2B所示，羟基作为水分从SiCOH膜12脱离，其结果，如图2C所示，形成Si—O—Si的骨架构造(键)。另夕卜，混入到膜中的水分也会通过该改性处理从SiCOH膜12中脱离。此外，如果为此程度的能量，从后述的实施例中可知，已经混入到SiCOH膜12中的苯基保持这种状态稳定地留在膜中。10接着，如图1D所示，在SiCOH膜12的表面上，叠层作为用于形成通孔和埋入配线用的槽的掩模发挥作用的牺牲膜13。在该牺牲膜13的表面形成经过图案化的光致抗蚀剂掩模14。其中，该牺牲膜13例如由多种膜的叠层体构成。然后，例如使用公知的平行平板型的等离子体蚀刻装置，将含有碳和氟的气体，例如由CF4气和氧气构成的蚀刻气体等离子体化。如图IE所示，通过向晶片W供给生成的等离子体，对牺牲膜13和SiCOH膜12进行蚀刻，形成作为通孔的孔15。如上所述，在SiCOH膜12(10)中，混入有大量的苯基，该苯基即使暴露于等离子体中也难以脱离。所以，在蚀刻工序中，膜不会受到大的损害。接着，将例如氧气等的灰化气体等离子体化，如图1F所示，将光致抗蚀剂掩模14灰化并除去。此时，SiCOH膜12也暴露于等离子体中，但膜仍然不会受到大的损害。其后，利用牺牲膜13，通过等离子体蚀刻，在SiCOH膜12上形成埋入配线用的槽(trench)。在该槽和孔15中埋入金属，例如埋入Cu。并且，通过CMP加工除去剩余的金属，如图3所示，形成配线16。此外，如上所述，由于SiCOH膜12形成为Si—O—Si的骨架构造，所以具有高的机械强度。因此，在CMP加工中，即使对SiCOH膜12施加机械的负荷，在SiCOH膜12中也不会产生裂纹或缺损等的损伤。根据上述的实施方式，使用具有苯基的有机硅烷气体和氧气，通过200。C以下的低温的等离子体CVD形成SiCOH膜12。因此，如上所述，在等离子体处理中难以脱离的苯基通过活性种而大量混入到膜中，能够抑制在等离子体处理中易于脱离的甲基的含量。另一方面，因为成膜时的温度低，所以如上所述，成为介电常数上升的主要原因的水分能够混入到膜中。但是，作为后处理工序，通过加热实施改性处理，进行包括脱水縮合反应的脱水处理，由此能够促进Si—O—Si的骨架形成。由此，能够得到等离子体耐性大、机械强度大的低介电常数膜。并且，通过使用该低介电常数膜作为实施等离子体蚀刻和等离子体灰化的层间绝缘膜，能够得到良好特性的半导体装置。其中，在上述例子中，作为处理气体使用有机硅烷气体和氧气，但例如也可以通过单独使用有机硅烷气体，形成SiCH膜。这样得到的iiSiCH膜中，也与上述SiCOH膜12同样，能够确保优异的耐等离子体性和机械强度，另外，也能够确保与SiCOH膜12相近的介电常数。作为有机硅垸气体，除上述DMPS气体以外，也可以使用MPS(Methyl-Phenyl隱Silane:甲基苯基硅烷)气体、TMPS(Torimethyl-Phenyl-Silane:三甲基苯基硅烷)气体等。接着，对用于进行上述各处理的装置的一个例子进行说明。图4是表示用于进行成膜工序的等离子体CVD装置2的一个例子。20是例如由铝形成的蘑菇形状的处理容器(真空腔室)。在处理容器中设置有用于加热其内壁的加热机构(未图示)。在处理容器20内，设置有用于水平载置晶片W的台21和用于支承台21的支承部件22。台21接地，也作为下部电极发挥作用。在台21内设置有加热器21a。加热器21a对台21进行加热，作为将载置于台21上的晶片W的温度设定为处理温度的温度调节机构发挥作用。23是升降销，24是支承部件，25是升降机构。在处理容器20的底部通过排气管26连接有真空泵27。G是闸阀。并且，在处理容器20的天井部，与台21相对地设置有喷头32。喷头32处于与处理容器20绝缘的状态。在该喷头32上连接有作为供给有机硅烷气体的单元(有机硅烷气体供给机构)的硅烷气体供给路41、和作为供给氧气的单元(氧气供给机构)的氧气供给路51。硅烷气体供给路41与DMPS气体源42连接，氧气供给路51与氧气源52连接。另外，喷头32也发挥作为上部电极的作用。在喷头32的上表面通过匹配器35连接有高频(RF)电源36。高频(RF)电源36作为将处理室容器内的气体活化、生成等离子体的活化机构发挥作用。接着，对该等离子体CVD装置2的作用进行说明。首先，利用加热器21a将台21加热到规定的温度，使得晶片W达到预先设定的温度，例如达到55'C，并且加热处理容器20的未图示的加热器，将处理容器20内维持在规定的温度。其后，打开闸阀G，利用未图示的搬送单元将晶片W搬入到处理容器20内。并且，通过升降销23，将晶片W载置到台21的上表面。当未图示的搬送单元从处理容器20中退出时，关闭闸阀G，通过真空泵27将处理容器20内的压力设定为规定的真空度。接着，以规定的流量从DMPS气体源42和氧气源52供给处理气体，并且从RF电源36向处理容器20内供给高频。通过该高频，如上所述处理气体被等离子化，以规定的时间向晶片W供给该等离子体，由此进行SiCOH膜12的成膜。经过规定时间后，停止处理气体的供给和RF的施加。将处理容器20内的残留气体排出后，从处理容器20取出晶片W。接着，参照图5，对作为后处理工序的退火和用于进行退火的后处理装置的一个例子的加热装置3进行说明。该加热装置3具备处理容器60和载置台61。载置台61具备加热器61a。加热器61a与电源61b连接，能够将晶片W加热到例如20(TC40(TC。即,加热器61a作为对晶片W施加能量的能量赋予机构发挥作用。在该载置台61上，设置有未图示的销等的升降单元。该升降单元构成为，能够在经过处理容器60的侧壁的搬送口62的未图示的搬送单元与载置台61之间进行晶片W的交接。其中，G为闸阀，63为排气口，63a为真空泵，64为气体供给路，65为Ar气源。在该加热装置3中，首先利用加热器61a加热载置台61，使得晶片W达到规定的温度，例如达到400。C。接着，打开闸阀G，利用未图示的搬送单元将晶片W载置到载置台61上。当未图示的搬送单元从处理容器60内退出、闸阀G关闭时，利用真空泵63a将处理容器60内设定为规定的真空度。并且，通过在该温度下对晶片W进行例如1小时的加热，如上所述水分从晶片W中脱离。此时，也可以通过对晶片W供给Ar气，强制地向真空泵63a排出从晶片W脱离的水分。其后，利用未图示的搬送单元，从处理容器60内取出晶片W。上述的等离子体CVD装置2和加热装置3可以分别作为单独的装置构成。也可以如图6所示，上述的等离子体CVD装置2和加热装置3作为例如多腔室系统的基板处理装置4的一部分构成。下面，对该基板处理装置4进行说明。基板处理装置4具备第一搬送室72、负载锁定室73和第二搬送室74。第二搬送室74形成为真空搬送模块，作为保持真空状态、用于晶片W的搬送的空间发挥作用。在第一搬送室72的正面侧，设置有载置收纳有多片例如25片晶片W的密闭型的载体C的装载口71。另外，在第一搬送室72的正面壁上，设置有能够开关的闸门GT。闸门GT与载置于装载口71的载体C连接，以与该载体C的盖子一起开闭的方式构成。等离子体CVD装置2和加热装置3与第二搬送室74气密地连接。该第二搬送室74内例如被设定为真空气氛。在第一搬送室72和第二搬送室74中，分别设置有第一搬送单元75和第二搬送单元76。第一搬送单元75具有搬送臂，该搬送臂用于在装载口71和负载锁定室73之间进行晶片W的交接。第二搬送单元76具有搬送臂，该搬送臂用于在负载锁定室73与等离子体CVD装置2和加热装置3之间进行晶片W的交接。在该基板处理装置4中，设置有例如由计算机构成的控制装置2A。该控制装置2A具有由程序、存储器、CPU构成的数据处理部等。在程序中编入有从控制装置2A向基板处理装置4的各部分发送控制信号、使得进行如上所述的各步骤的命令(各步骤)。另外，例如在存储器中设置有写入处理压力、处理温度、处理时间、气体流量或者电力值等的处理参数的值的区域。在CPU执行程序的各命令时，读出这些处理参数，将对应于该参数值的控制信号输送到该基板处理装置4的各部位。该程序(包括涉及处理参数的输入操作和显示的程序)例如被储存于软盘、光盘、硬盘、MO(光磁盘)等的存储介质2B中，安装在控制装置2A中。接着，对该基板处理装置4的作用进行说明。首先，当载体C被载置于装载口71上而与第一搬送室72连接时，载体C的盖子与闸门GT—起被打开。接着，载体C内的晶片W通过第一搬送单元75被取出至第一搬送室72内，被搬入到负载锁定室73。接着，晶片W通过第二搬送单元76经由第二搬送室74搬送到等离子体CVD装置2。在等离子体CVD装置2中进行上述的成膜工序后，晶片W通过第二搬送单元76从等离子体CVD装置2中取出。取出的晶片W通过第二搬送单元76搬送到加热装置3，在加热装置3中进行上述的后处理工序。其后，晶片W按照与搬入的路径相反的路径返回到载体中。其中，在上述例子中，等离子体CVD装置2和加热装置3设置为分别的装置，但也可以在等离子体CVD装置2中进行后处理。接着，对本发明的第二实施方式进行说明。在第二实施方式中，后处理工序具有与上述第一实施方式不同的特征，除了后处理工序以外，与第一实施方式相同地构成。所以，下面，只对后处理工序进行说明，对能够与第一实施方式重复的部分省略说明。首先，参照图7，对后处理工序中使用的后处理装置的一个例子的TTA,昭好站罢OA;it^f^HBTTA,昭貼壮劳OA目夂^Or努工/7k堀喻腿。1uv厂、r、刁j双且uuao^uvii17」0厂、r、刁:j双且ov/六货tx且j:x^仕^rtjaoi内的下方的载置台82。在处理容器81的外侧的上方，以与载置台82上的晶片W相对的方式设置有透明窗81a和UV照射单元83。UV照射单元83构成为，经由透明窗81a向晶片W照射UV(紫外线)，例如照射波长172nm、相对于晶片W的表面积的输出为12W/cm2的UV。即，UV照射单元83作为对晶片W施加能量的能量赋予机构发挥作用。84为不活泼性气体例如氮气的供给源，86为排气口，87为真空泵。在这样的UV照射装置80中，当晶片W载置于载置台82时，利用真空泵87，将处理容器81内真空排气到规定的真空度。另外，从气体的供给源(例如氮气的供给源)84供给气体(例如氮气)。并且，通过对晶片W照射规定波长的UV规定时间(例如5分钟)，进行对晶片W的后处理工序。其后，停止UV的照射，从处理容器81中搬出晶片W。通过作为后处理工序照射UV，与第一实施方式的晶片W的加热同样，水分从SiCOH膜12中脱离。其结果，如上所述，能够促进Si一O—Si的骨架构造的形成，能够提高SiCOH膜12的等离子体耐性和机械强度。接着，对本发明的第三实施方式进行说明。第三实施方式也与第二实施方式同样，后处理工序具有与上述的实施方式不同的特征，除了后处理工序以外与第一实施方式相同。首先，参照图8对该工序中使用的后处理装置的一个例子的公知的微波等离子体装置90进行说明。微波等离子体装置90包括作为真空腔室的处理容器91、具备调温单元的载置台92、和与载置台92连接的例如13.56MHz的偏压用的高频电源93。在处理容器91的天井部设置有由绝缘材料构成的作为第一气体供给部94的喷头。在第一气体供给部94的下方，设置有格子状地组合有气体供给路100的、整体形状大致为圆形的导电性的喷头(第二气体供给部98)。从这些第一气体供给部94和第二气体供给部98分别供给等离子体产生用的气体例如Ar气和H2气。在该微波等离子体装置90中，从第一气体供给部94供给例如Ar气，并将其活化(等离子体化)，该等离子体从作为第二气体供给部98的格子的间隙的开口部102下降，由此从该气体供给部98供给的H2气被活化，生成等离子体。另外，处理容器91下端侧的排气口106a经由排气管106与真空排气单元107连接。在第一气体供给部94的上方设置有天线部110。该天线110通过同轴波导管115，与产生例如2.45GHz或者8.4GHz的频率的微波的微波产生单元114连接。在该微波等离子体装置90中，将来自微波产生单元114的频率为2.45GHz的高频(微波)从天线部110向下方侧的处理空间放射。通过来自微波产生单元114的微波，在第一气体供给部94和第二气体供给部98之间的空间中激起Ar气的等离子体。并且，如上所述，在处理空间中生成H2气的活性种。通过向晶片W的表面供给该活性种，对SiCOH膜12进行脱水处理。因此，与第一实施方式和第二实施方式同样，水分从晶片W中脱离。其结果，如上所述，能够促进Si—O—Si的骨架构造的形成，能够提高SiCOH膜12的等离子体耐性和机械强度。这样的微波等离子体装置90能够得到电子密度低譬如柔和(soft)的等离子体，所以适用于薄膜的改性处理这样的工序。其中，在第三实施方式中，微波产生单元114作为向晶片施加能量的能量赋予单元发挥作用。以上的UV照射装置80和微波等离子体装置90，也可以与加热装置3同样，与上述的基板处理装置4的第二搬送室74连接。另外，也可以组合上述的加热处理、UV照射处理和基于微波的等离子体处理的多个作为后处理工序。实施例下面，对用于确认本发明的效果进行的实验进行说明。(实验例1)16作为处理气体，不使用氧气而使用上述的DMPS气体，在以下的成膜条件下在晶片W上形成SiCH膜。禾U用FTIR测定装置对得到的SiCH膜测定红外吸收光谱。并且，对在200。C成膜的晶片W，作为另外的后处理工序，在以下条件下进行热处理，同样测定FTIR光谱。其中，在对多个试样中测得的FTIR光谱进行比较时，相对地评价各试样得到的结果，所以基于各试样的膜厚对各结果进行了修正。下面的实验结果也同样。(成膜条件)成膜温度200°C、300°C、350°C处理气体DMPS气体/He气二75/75mL/min(sccm)RF电力80W压力lOPa(75mTorr)(热处理条件)使用气体Ar气500mL/min(sccm)热处理温度400°C压力267Pa(2.0Torr)处理时间1小时(实验结果)如图9所示，对于各试样，在30003100cm"附近的波数区域中，确认由苯基引起的峰。该峰随着成膜温度升高而减小。但是，在200。C成膜后进行了热处理的情况下，峰没有减小。由此可知，为了使混入到晶片W中的苯基的量增多，优选在20(TC以下的低温下成膜。并且可知，如果成膜而混入到晶片W内的苯基，在后处理工序中，即使进行40(TC这样的高温的热处理，也会稳定地混入在晶片W中而不发生脱离。(实验例2)接着，对于上述的在20(TC成膜而无后处理工序的试样、和作为后处理工序实施热处理的试样(在20(TC的成膜)，在宽的波数范围内同样地进行FTIR光谱的测定。其结果，如图IO所示，在没有后处理工序的试样中，在32003700cm—1的波数区域中，确认由羟基引起的峰。另一方面，在实施过后处理工序的样品中，由羟基引起的峰变得极小。而通过进行后处理工序，与无后处理工序相比，1000cm"附近的波数的由Si—O—Si键引起的峰变得极大。由此可知，如上所述，通过热处理能够使膜中的水分脱离，由此，能够形成基于Si—O—Si键的骨架构造。(实验例3)对实验例1的各试样，进行介电常数和漏电流的测定。在表1中表示其结果。其中，介电常数和漏电流的测定，表示晶片W的各9点和5点的测定结果的平均值。<table>tableseeoriginaldocumentpage18</column></row><table>由表1可知，随着成膜温度降低，介电常数(k值)和漏电流减小，并且，通过进行热处理，介电常数进一步减小。如上所述，可以认为这归因于苯基混入到膜中。(实验例4)接着，对于作为后处理工序，使用上述微波等离子体装置卯进行等离子体处理的实验进行说明。在该实验中，同时供给DMPS气体和氧气，形成SiCOH膜。另外，为了与该DMPS气体进行比较，也一并进行使用不具有苯基的气体三甲基硅烷(3MS:Torimethyl-Silane)气体的实验。实验后，同样测定FTIR光谱。其中，当这样改变使用气体时，使晶片W和喷头32之间的距离等为适合各气体的条件。其他的成膜条件和等离子体处理条件为以下的条件。(成膜条件)成膜温度55°C处理气体，DMPS气体DMPS气体100mL/min(seem)02气20mL/min(sccm)Ar气600mL/min(seem):'3MS气体3MS气体200mL/min(sccm)02气70mL/min(sccm)Ar气600mL/min(sccm)RF电力500W压力300Pa(2.25Torr)(等离子体处理条件)使用气体H2气200mL/min(sccm)Ar气1000mL/min(sccm)热处理温度400°C压力400Pa(3.0Torr)微波的电力2kW处理时间5分钟(实验结果)在图11和图12中表示实验结果。在使用DMPS气体的情况下，通过作为后处理工序的等离子体处理，1000cm"附近的波数的由Si—O—Si键引起的峰增加，另外，32003700cm"的波数区域的由羟基引起的峰减小。由此可知，作为后处理工序，使用微波等离子体装置90的等离子体处理具有与上述的热处理相同的效果。其中，在使用3MS气体的情况下，也确认与使用上述DMPS气体时同样的峰强度的增减。另一方面，对于由苯基引起的峰，在使用3MS气体的情况下，当然无法确认。也由此可知，通过使用DMPS气体，苯基混入到膜中。并且可知，与热处理同样，对于如果混入到膜中的苯基，也不会由于该等离子体处理而脱离。其中，图12中的凡例与图11中的凡例相同，部分省略记载。(实验例5)接着，对作为后处理工序进行UV照射的实验进行说明。作为气体，与实验例4同样使用DMPS气体和3MS气体。成膜后，进行UV照射处理，其后对介电常数和漏电流进行测定。成膜条件为与上述的实验例4相同的条件。UV照射条件如下所述。其中，3MS气体的无后处理工序的测定结果和3MS气体的UV照射后的测定结果是分别对1点(l测定)的结果。(uv照射条件)使用气体Ar气二1450mL/min(sccm)UV的波长172nmUV输出12W/cm2压力26.7Pa(200mTorr)处理时间5分钟(实验结果)对于该结果，在下面的表2中表示对实验例4中调整后的样品进行测定的结果。[表2]<table>tableseeoriginaldocumentpage20</column></row><table>由表2可知，UV照射处理也与微波等离子体处理同样，作为后处理工序具有使介电常数和漏电流减小的效果。并且可知，在不进行后处理的状态下，通过使用DMPS气体，与使用3MS气体的情况相比，特性进一步提高。权利要求1.一种半导体装置的制造方法，其特征在于，包括将含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅烷气体活化而得到等离子体，并且在将基板的温度设定在200℃以下的状态下，将所述基板暴露在所述等离子体中，在所述基板上形成含有苯基和硅的薄膜的工序(a)；和其后，对所述基板施加能量，使水分从所述薄膜脱离，得到低介电常数膜的工序(b)。2.如权利要求1所述的半导体装置的制造方法，其特征在于，所述形成薄膜的工序(a)包括将有机硅烷气体和氧气的混合气体活化的工序。3.如权利要求1所述的半导体装置的制造方法，其特征在于，所述使水分从薄膜脱离、得到低介电常数膜的工序(b)包括选自以下工序中的一个以上的工序-将所述基板的温度加热至高于20(TC的温度的工序、向所述基板的表面照射紫外线的工序、和将所述基板的表面暴露在使氢气活化而得到的等离子体中的工序。4.如权利要求1所述的半导体装置的制造方法，其特征在于，所述低介电常数膜的介电常数为3.2以下。5.—种半导体装置，其特征在于，具备利用权利要求1所述的半导体装置的制造方法得到的低介电常数膜。6.—种半导体制造装置，其特征在于，具备等离子体CVD装置和后处理装置，其中，等离子体CVD装置包括用于收容基板的处理容器；向所述处理容器内供给含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅烷气体的供给机构；在所述处理容器内，将所述有机硅烷气体活化，生成等离子体的活化机构；和用于调节所述处理装置内的处理温度的调节机构，该等离子体CVD装置构成为，在所述处理容器中，将基板的温度保持在200'C以下，同时将所述基板暴露在所述等离子体中，在所述基板上形成薄膜，所述后处理装置具有能量赋予机构，该能量赋予机构对利用所述等离子体CVD装置形成有薄膜的基板施加能量，该后处理装置构成为，对所述薄膜施加能量，形成使水分从所述薄膜脱离的低介电常数膜。7.如权利要求6所述的半导体制造装置，其特征在于，所述等离子体CVD装置还具有向所述处理容器内供给氧气的供给机构，所述活化机构构成为，在所述处理容器内，将所述氧气与所述有机硅垸气体一起活化。8.如权利要求6所述的半导体制造装置，其特征在于，所述后处理装置具有选自以下装置中的一个以上的装置将所述基板的温度加热至高于20(TC的温度的装置、向所述基板的表面照射紫外线的装置、和将所述基板的表面暴露在使氢气活化而得到的等离子体中的装置。9.如权利要求6所述的半导体制造装置，其特征在于，还具备位于所述等离子体CVD装置和所述后处理装置之间的真空搬送模块。10.如权利要求6所述的半导体制造装置，其特征在于，所述等离子体CVD装置和后处理装置构成为单一的装置。11.一种存储介质，其记录有由控制半导体制造装置的控制装置执行的程序，其特征在于，通过由所述控制装置执行所述程序，在半导体制造装置中实施包括下述工序(a)和工序(b)的半导体装置的制造方法，工序(a):将含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅烷气体活化而得到等离子体，并且在将基板的温度设定在200。C以下的状态下，将所述基板暴露在所述等离子体中，在所述基板上形成含有苯基和硅的薄膜；工序(b):其后，对所述基板施加能量，使水分从所述薄膜脱离，得到低介电常数膜。全文摘要本发明提供的半导体装置的制造方法包括将含有苯基和硅、并且不含不可避免的杂质以外的氮的有机硅烷气体活化而得到等离子体，并且在将基板的温度设定为200℃以下的状态下，将上述基板暴露在上述等离子体中，在上述基板上形成含有苯基和硅的薄膜的工序(a)；和其后，对上述基板施加能量，使水分从上述薄膜脱离，得到低介电常数膜的工序(b)。根据该半导体装置的制造方法，能够得到在对含有有机物的硅氧化物类的低介电常数膜进行蚀刻处理或灰化处理等的等离子体处理时，由于有机物脱离而受到的损害小的低介电常数膜。文档编号C23C16/42GK101689501SQ20088002365公开日2010年3月31日申请日期2008年7月4日优先权日2007年7月6日发明者加藤良裕,松本贵士,柏木勇作申请人:东京毅力科创株式会社