探针板以及使用它的半导体晶片的检查装置的制作方法

专利名称：探针板以及使用它的半导体晶片的检查装置的制作方法
技术领域：
本发明涉及用于进行半导体晶片的检查的探针板(probe card)、以及、 使用该探针板的半导体晶片(wafer)的检查装置。
背景技术：
如下列专利文献1和专利文献2所述，以往使用了用于检查形成了半导 体集成电路(LSI或IC)的半导体晶片的技术。在下列专利文献1所述的技术中，使用探针板，与半导体晶片之间以非 接触方式进行信号的发送接收。由探针板接收的信号经由布线发送到控制装 置。在控制装置中，通过分析接收信号，从而能够;险查半导体晶片。但是，在探针板和半导体晶片之间，以非接触方式进行信号的发送接收 的情况下，探针板能够接收的信号一般非常微弱。因此，存在在从探针板对 控制装置(tester:测试器)传送信号期间，信号衰减，S/N比劣化，信号处 理的精度容易变差的问题。为了避免该问题，还考虑在探针板和半导体晶片上设置天线，将合适的 电磁波作为载波，进行两者之间的通信的技术。这样，发送接收所需的装置 变得大型化、高成本化，不适合半导体晶片的检查。专利文献1国际公开WO2002/63675号公报专利文献2日本特开2004-37213号/>才艮发明内容本发明鉴于上述问题而完成。本发明的目的在于提供一种能够可靠地进 行来自半导体晶片的接收信号的处理的探针板、以及使用了它的4全查装置以 及半导体晶片。本发明包括以下任何一个项目所述的结构。 (项目1)一种探针板，用于与半导体晶片之间发送接收信号，并将从所述半导体 晶片接收的信号发送到用于半导体晶片检查的测试器，其特征在于， 所述探针板包括第1导电性端子和发送接收电路， 所述半导体晶片具有第2导电性端子，所述第1导电性端子与第2导电性端子对置，且相离，所述第1导电性端子和所述第2导电性端子成为能够通过构成电容性耦合或电感性耦合从而在两者之间进行信号的发送接收的结构，所述发送接收电路成为通过所述电容性耦合或电感性耦合对从所述半导体晶片接收的信号进行还原或整形，从而发送到所述测试器的结构。在本发明中，由于探针板包括发送接收电路，因此在由探针板接收的信号的衰减量较小时，该信号的还原或整形变得可能。此后，能够将被还原或整形的信号发送到与探针板连接的测试器。因此，根据本发明，能够高精度地判定由接收信号而表示的数据。(项目2 )如项目l所述的探针板，其特征在于，所述第1导电性端子和所述第2导电性端子都由导电层图案构成， 所述第1导电性端子和所述第2导电性端子对置，从而构成电容性耦合。 在本发明中，能够通过电容性耦合，在探针板和半导体晶片之间进行信 号的发送接收。 (项目3 )如项目1所述的探针板，其特征在于， 所述第1导电性端子和所述第2导电性端子都由线圈构成， 所述第1导电性端子和所述第2导电性端子对置，从而构成电感性耦合。 在本发明中，能够通过电感性耦合，在探针板和半导体晶片之间进行信 号的发送接收。 (项目4 )如项目1至3的任何一项所述的探针板，其特征在于， 还包括半导体芯片和插入器， 所述发送接收电路被装入所述半导体芯片中，所述半导体芯片和所述第1导电性端子都分别配置在所述插入器的表面，且通过所述插入器将所述半导体芯片和所述第1导电性端子电连接。
在本发明中，半导体芯片和第1导电性端子之间能够通过插入器进行布 线。根据应检查的半导体晶片的种类，预先准备插入器，从而容易应对多样 的半导体晶片。此时，优选，预先在插入器上装上第1导电性端子，且在该 插入器上安装合适的半导体芯片。由此，半导体芯片能够设为通用的半导体 晶片，能够降低半导体芯片的制造成本。 (项目5 )如项目4所述的〗冢针板，其特征在于，所述插入器包括第1面、以及形成在与该第1面实质上相反侧的第2面， 所述第1导电性端子配置在所述第1面， 所述半导体芯片配置在所述第2面。 (项目6 )如项目1至5的任何一项所述的探针板，其特征在于， 所述发送接收电路包括数据压缩单元，所述数据压缩单元进行对基于从所述半导体晶片接受的信号的检查数据 进行压缩的处理。在本发明中，能够削减应从探针板传送至测试器的信号的传送量。由此， 即使在从探针板至测试器之间的数据通信速度较慢，也能够进行检查所需的 通信。(项目7 )如项目1至6的任何一项所述的探针板，其特征在于， 所述半导体芯片包括多个发送接收电路，所述多个发送接收电路分别包括缺陷检测用电路块和置换功能电路块，所述缺陷检测用电路块成为检测初始缺陷或随时间变化导致的所述发送 接收电路的缺陷的结构，所述置换功能电路块成为，将被检测出缺陷的发送接收电路置换为其他 的发送接收电路的结构。通常，在半导体芯片中形成的发送接收电路中，以某种程度的几率发生 初始缺陷或随时间变化导致的缺陷。在发生这样的缺陷的情况下，考虑交换 探针板整体的方法，但这样制品的制造成本和废弃成本会上升。在本发明中，由于能够将缺陷的发送接收电路切换为其他的发送接收电 路而使用，因此能够提高探针板的成品率以及可靠度。(项目8)一种半导体晶片，被项目1至7的任何一项所述的探针板检查，其特征在于，所述半导体晶片还具有开放式漏极输出緩冲器或开放式集电极输出緩冲器，所述开放式漏极输出緩冲器或所述开放式集电极输出緩冲器的输出端经 由终端电阻连接到电源线。将探针板和半导体晶片设为非接触时，难以在探针板和半导体晶片之间 提供直流电流。因此，此时，在半导体晶片中存在开放式漏极或开放式集电 极的情况下，不能检测这里的输出电压。在本发明中，至少在所需的期间，开放式漏极输出缓沖器的输出端经由 终端电阻连接到电源线，从而能够检测开放式漏极输出緩沖器的输出。此时， 为了检测输出，优选用任意的方法使半导体晶片和探针接触。另外，在开放 式漏极输出緩冲器的输出端和电源线之间，与终端电阻串联地设置开关，从 而能够中断在所需的期间以外的与电源线的连接。这在半导体晶片中代替开 放式漏极输出缓冲器而使用开放式集电极输出緩沖器情况下也相同。(项目9 )一种半导体晶片，被项目1至7的任何一项所述的探针板检查，其特征 在于，所述半导体晶片还包括输入緩冲器，所述输入緩冲器包括预充电电路、监视电路、发送电路、以及输入緩沖 器本体，所述预充电电路成为对所述输入緩冲器本体预充电输入电压的结构， 所述发送电路成为将所述监视电路的监视结果发送至所述探针板的结构。在将第1导电性端子和第2导电性端子之间设为非接触的情况下，难以 在两者之间发送直流电压，因此从探针板至输入緩沖器的预充电较难。因此 也难以进行输入緩冲器的漏电流的检查。与此相反，在本发明中，通过在半 导体晶片设置预充电电路，从而可进行输入緩沖器的漏电流的检查。 (项目10)
一种检查装置，利用项目1至7的任何一项所述的探针板对所述半导体 晶片进行检查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合， 从所述第1导电性端子和所述第2导电性端子中的一个向另一个发送的信号的电压振幅被设定为比所述另 一个的接收电路的耐压大。在本发明中，能够放大在接收电路中接受的信号的振幅，从而能够提高信号的S/N比。即使在发送了比接收电路的耐压大的振幅的信号的情况下， 由于根据电容性耦合而振幅衰减，因此只要考虑此衰减量而发送信号，则能 够避免在接收电路中接收过大的电压振幅(电场强度)的担心。 (项目11)一种检查装置，利用项目1至7的任何一项所述的探针板对所述半导体晶片进行检查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合， 在对置的所述第1导电性端子和所述第2导电性端子之间的、柱状的空间配置物质，所述物质的介电常数比与所述柱状的空间相邻的空间的介电常数高。 在本发明中，能够减少由对置的第1和第2导电性端子之间的组(电容性耦合的组)传送的信号被其他的组接收的可能性。即，能够减少信号之间的串扰(crosstalk),且能够提高信号的S/N比。 (项目12)一种半导体晶片，被项目1至7的任何一项所述的探针板检查，其特征 在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合， 而且，所述半导体晶片具有控制电路，所述控制电路包括电阻元件、控制用开关、以及信号接收检测电路， 所述电阻元件连接在所述第2导电性端子和基准电压之间， 所述开关与所述电阻元件并联地连接在所述第2导电性端子和所述基准 电压之间，所述信号接收检测电路检测所述第2导电性端子接收到信号的情况，从 而暂时接通所述开关。在第1导电性端子和第2导电性端子之间为电容性耦合的情况下，由半
导体晶片接收的信号随着晶片内的电路的时间常数而衰减，因此，存在信号的下降沿变得平緩，且难以提高数据传送速度的问题。在本发明中，通过接 通控制用开关，从而能够将第2导电性端子的电位迅速地还原至基准电压为 止。由此，能够提高对于半导体晶片所接收的信号的凝:据传送速度。 (项目13)一种半导体晶片，被项目1至7的任何一项所述的探针板检查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合，而且，所述探针板的所述发送接收电路具有控制电路， 所述控制电路包括电阻元件、控制用开关、以及信号接收检测电路， 所述电阻元件连接在所述第1导电性端子和基准电压之间， 所述开关与所述电阻元件并联地连接在所述第1导电性端子和所述基准电压之间，所述信号接收检测电路检测所述第1导电性端子接收到信号的情况，从 而暂时接通所述开关。在本发明中，关于由探针板接收的信号，能够得到与项目12的发明相同 的优点。(项目14)一种检查装置，利用项目1至7的任何一项所述的探针板对所述半导体晶片进行检查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电感性耦合， 在对置的所述第1导电性端子和所述第2导电性端子之间的、柱状的空间配置物质，所述物质的相对磁导率比与所述柱状的空间相邻的空间的相对磁导率高。在本发明中，能够减少由对置的第1和第2导电性端子之间的组(电感 性耦合的组)传送的信号被其他的组接收的可能性。即，能够减少信号之间 的串扰(cross talk )，并能够提高信号的S/N比。 (项目15)如项目l所述的探针板，其特征在于， 所述第1导电性端子由线圏构成，所述第2导电性端子由线圈或导电性图案构成，所述第1导电性端子和所述第2导电性端子对置，从而构成电感性耦合 或电容性耦合，所述发送接收电路还包括电感性耦合接收电路块、电容性耦合接收电路 块、以及切换开关，所述电感性耦合接收电路块成为进行通过所述第1导电性端子和所述第2导电性端子之间的电感性耦合传送的信号的接收的结构，所述电容性耦合接收电路块成为进行通过所述第1导电性端子和所述第2导电性端子之间的电容性耦合传送的信号的接收的结构，所述切换开关在所述电感性耦合接收电路块和所述电容性耦合接收电路块之间切换用于接收通过所述第1导电性端子接收的信号的块的结构。在本发明中，无论是在第一导电性端子和第二导电性端子之间为电容性耦合的情况下、还是在电感性耦合的情况下，使用切换开关，能够接收信号。因此，即使第二导电性端子为线圈的情况下，或者是导电性图案的情况下，都能通过相同探针板发送接收信号。根据本发明，能够提供可靠地进行来自半导体晶片的接收信号的处理的探针板、使用了它的检查装置以及半导体晶片。


图1是用于表示本发明的第一实施方式的检查装置的概略结构的说明 图。这里表示插入器(interposer)及半导体晶片的横截面。 图2是用于说明第一实施方式的半导体芯片的方框图。 图3是用于表示本发明的第二实施方式的检查装置的概略结构的说明 图，这里表示插入器以及半导体晶片的横截面。图4是用于说明本发明的第三实施方式的半导体晶片的概略的方块图。 图5是用于说明本发明的第四实施方式的半导体芯片的概略的方块图。 图6是用于说明第四实施方式的发送接收电路的概略的方块图。 图7是用于表示本发明的第五实施方式的检查装置的概略的结构的说明图。图8是用于表示本发明的第六实施方式的检查装置的概略的结构的说明 图，这里表示半导体晶片的^f企漏(leaktest)电路。 图9是用于表示本发明的第七实施方式的检查装置的概略结构的说明图。图10是用于表示本发明的第八实施方式的检查装置的概略结构的说明 图，这里表示插入器、半导体晶片以及充填材料的横截面。图11是用于表示本发明的第九实施方式的检查装置的概略结构的说明 图，这里表示后预充电(post precharge )电路的概略电^各图。图12是用于表示本发明的第十实施方式的检查装置的概略结构的说明 图，这里表示插入器、半导体晶片以及充填材料的横截面。图13是用于表示本发明的第11实施方式的检查装置的概略结构的说明 图，这里表示插入器以及半导体晶片的横截面。图14是用于表示本发明的第11实施方式的检查装置的概略结构的说明 图，这里表示发送接收电路的概略的方框图。标号说明1检查装置11探针板(probe card)12测试器(tester)13半导体芯片14第一导电性端子15插入器16发送接收电路161信号发送单元162信号接收单元163数据压缩单元164缺陷检测电^各块165置换功能电路块166电感性耦合接收电路块167电容性耦合接收电路块168切换开关2半导体晶片21、 21a、 21b第二导电性端子 22开放式漏极输出缓冲器
22a开关
23终端电阻
24电源线
25输入缓沖器
251预充电电路
2511电源用端子
2512预充电用开关
2513预充电信号输入单元
252监^L电路
2521基准电压用端子
2522开关操作信号输入单元
2523第一开关
2524第二开关
2525比4交器
253发送电^各
254输入緩沖器本体
26充填材料
261高介电常数物质
262低介电常数物质
263高导磁物质
264低导》兹物质
27控制电路
271电阻元件
272控制用开关
273信号接收检测电路
28放大器
具体实施例方式
以下，基于

本发明的第一实施方式的探针板以及使用了它的检 查装置。
(第一实施方式的结构)
本实施方式的检查装置1是用于检查半导体晶片2的装置。该检查装置 1包括探针板11和测试器12。
本实施方式的探针板ll在与半导体晶片2之间能够发送接收信号。而且， 探针板ll用于将从半导体晶片2接收的信号发送到半导体晶片检查用的测试 器12。此外，探针板11还用于将来自测试器12的信号发送到半导体晶片2。
探针板11包括半导体芯片13、多个第一导电性端子14、插入器15。
半导体芯片13包括发送接收电路16。即，本实施方式的发送接收电路 16装入半导体芯片13中。半导体芯片13—般可以是多个。发送接收电路16 包括信号发送单元161和信号接收单元162。
信号发送单元161是具有根据来自测试器12的指令而将检查用的信号发 送到半导体晶片2的功能的电路块。此外，信号接收单元(接收电路)162 是用于对从半导体晶片2发送来的信号进行还原或整形，并传送到测试器12 中的电路块。
第一导电性端子14由用于在与后述的第2导电性端子12之间形成电容 性耦合的导电层图案构成。这样的导电层图案通过刻蚀，能够形成在需要的位置。
本实施方式的插入器15是具有电介质衬底、和所需的布线或通孔(via) (未图示)的大致为板状的物体。插入器15包括上表面(第1面)151和配 置在其相反侧的位置的下表面(第2面)152。半导体芯片13配置在插入器 15的第1面151上。此外，第1导电性端子14配置在插入器的第2面152 上。
而且，在本实施方式中，半导体芯片13和第1导电性端子14通过插入 器15的布线或通孔(未图示)而电连接。半导体芯片13和第l导电性端子 14的对应关系为可以l对1、 N对1以及1对N。这里的N为合适的自然数。 此外，这里，例如1对N表示每一个半导体芯片上电连接多个第1导电性端 子14。
本实施方式的半导体晶片2包括第2导电性端子21。该第2导电性端子 21与第1导电性端子14一样，由导电层图案构成。
第1导电性端子14与第2导电性端子21对置，且相离。第l导电性端 子14和第2导电性端子21通过构成电容性耦合，从而成为能够在两者之间 进行信号的发送接收的结构。
因此，发送接收电路16通过由第1导电性端子14和第2导电性端子21 构成的电容性耦合，能够从半导体晶片2接收信号。此外，发送接收电路16 能够对经由所述电容性耦合而接收的信号进行还原或整形，并发送到测试器 12。此外，发送接收电路16能够将来自测试器12的信号发送到半导体晶片 2。
(第一实施方式的动作) 接着，说明第一实施方式的检查装置的动作。
在该实施方式的检查装置1中与半导体晶片2对置地配置探针板11。此 时，分别使第1导电性端子14和第2导电性端子21 —对一地对置。由此， 能够通过第1导电性端子14和第2导电性端子21构成电容性耦合。
这里，在本实施方式中，第1导电性端子14和第2导电性端子21之间 的相离间隔为预先设定的距离。由此，能够将在由第1导电性端子14和第2 导电性端子21构成的电容性耦合中的静电电容设为既定的值。
在该状态下，能够将来自发送接收电路16的信号通过电容性耦合而发送 到半导体晶片2。此时，信号在对置的第1导电性端子14和第2导电性端子 21之间被传送。同样，在本实施方式中，能够将来自半导体晶片2的信号通 过电容性耦合而发送到半导体芯片13的发送接收电路16。
这样，根据本实施方式，通过电容性耦合，能够在探针板11和半导体晶 片2之间进行信号的发送接收。
此外，在本实施方式中，靠近半导体晶片2而设置的探针板11包括发送 接收电路16。因此，根据本实施方式，由探针板11接收的信号的衰减量较 小时，该信号的还原或整形变得可能。进而，此后，能够将被还原或整形的 信号发送到与探针板11连接的测试器12。因此，通过该实施方式的检查装 置，能够高精度地判定由接收信号来表示的数据。另外，在半导体晶片和探 针板之间发送接收的信号 一般为数字信号。
而且，在本实施方式中，根据插入器15来对半导体芯片13和第l导电 性端子14之间进行布线。在本实施方式中，根据应检查的半导体晶片2的种 类(例如，第2导电性端子的位置)，通过准备插入器15，从而容易向多样 的半导体晶片2对应。
另外，在本实施方式中，优选根据半导体晶片2的种类预先在插入器15 的表面上制作第1导电性端子14,并对该插入器15安装合适的半导体芯片13。由此，能够使半导体芯片13本身为通用的半导体芯片，且能够较低地抑
制半导体芯片13的制造成本。
(第二实施方式)
接着，参照图3说明本发明的第二实施方式的检查装置。另外，在该实
施方式的说明中，对于与所述的第一实施方式基本上相同的结构要素，赋予 相同的标号，从而省略其说明。
在所述的第一实施方式，第1导电性端子14和第2导电性端子21都由 导电层图案构成。与此相反，在第二实施方式中，第1导电性端子14和第2 导电性端子21共同由线圈构成。
第1导电性端子14和第2导电性端子21通过对置，从而构成电感性耦合。
作为由线圈构成第1导电性端子14和第2导电性端子21的方法，可考 虑各种方法。例如通过在插入器15的表面或半导体晶片2的表面以螺旋状形 成导电层，从而能够形成线圈。在该方法中，由于能够通过刻蚀来形成线圈， 因此具有容易形成、且能够得到高精度的形状的优点。
在该第2实施方式中，经由电感性耦合，能够在探针板ll和半导体晶片 2之间进行信号的发送接收。此外，在利用电感性耦合的情况下，可接收发 送交流电。
第2实施方式的其他的优点与所述的第1实施方式基本相同，因此省略 其他的说明。
(第3实施方式)
接着，参照图4说明本发明的第3实施方式的检查装置。另外，在本实 施方式的说明中，对于与所述的第1实施方式基本相同的结构要素，赋予相 同的标号，从而省略其i兌明。
该第3实施方式的检查装置1的发送接收电路16，还包括数据压缩单元
163。
该数据压缩单元163是对基于根据发送接收电路16而从半导体晶片2 接受的信号的检查数据进行压缩处理的单元。被压缩的信号通过发送接收电 路16的信号接收单元162，被发送到测试器12。
根据该第3实施方式，能够削减从探针板11被传送至测试器12的信号 的传送量。由此，即使从探针板至测试器为止的数据通信速度较慢的情况下，
也能够在短时间内传送检查所需的数据。 (第4实施方式)
接着，参照图5以及图6说明本发明的第4实施方式的检查装置。另夕卜， 在本实施方式的说明中，对于与所述的第1实施方式基本上相同的结构要素， 赋予相同的标号，,人而省略其i兌明。
本实施方式的半导体芯片13包括多个发送接收电路16。所有的发送接 收电路都是相同的结构，因此对其使用相同的标号。
各个发送接收电路16还包括缺陷检测用电路块164、置换功能电路块
165。
缺陷检测用电路块164成为检测初始缺陷或随时间变化导致的发送接收 电路16的缺陷的结构。
置换功能电路块165成为将故障中的发送接收电路16置换为其他的发送 接收电路16的结构。
这样的缺陷电路检测用电路块164和置换功能电路块165由于能够根据 以往所使用的技术来实现，因此省略详细的说明。
一般，在半导体芯片中形成的发送接收电路中，以某种程度的几率发生 初始缺陷或随时间变化导致的缺陷。在发生了这样的缺陷的情况下，也考虑 交换探针板整体，但这样，制品的制造成本和废弃成本会上升。根据第4实 施方式，由于能够将存在缺陷的发送接收电路6切换为其他的发送接收电路 6,因此能够提高探针板11的成品率和可靠度。 (第5实施方式)
接着，参照图7说明本发明的第5实施方式的检查装置。另外，在该实 施方式的说明中，对于与所述的第1实施方式基本相同的结构要素，赋予相 同的标号，从而省略其说明。
该第5实施方式的半导体晶片2包括开放式漏极输出缓冲器22。该开放 式漏极输出緩沖器22的输出端经过终端电阻23而连接到电源线24。此外， 在该实施方式中，在开放式漏极输出緩沖器22的输出端和电源线24之间， 更详细地说是在开放式漏极输出緩冲器22的输出端和终端电阻23之间，与 终端电阻23串联地设置输出緩冲用开关22a。
从电源线24可提供电源电压。为了将电源电压提供给电源线，通过合适 的方法来对半导体晶片2提供电源即可。例如，通过使探针(probe)接触半
导体晶片2，从而能够通过该探针提供电源。
作为检查第5实施方式的半导体晶片的步骤，首先在检查所需的整个期
间，接通开关22a。由此能够使开放式漏极输出緩沖器22在导通时发生输出 电压。所发生的输出电压(在图7的例子中，振幅为1.S 2.5V)通过由第1 导电性端子14和第2导电性端子21构成的电容性耦合，传送到探针板11。 由探针板11接收的信号在这里被还原或整形后，被发送到测试器12。
在探针板11和半导体晶片2非接触的情况下，难以在探针板11和半导 体晶片2之间传输直流电。以往，开放式漏极通过电阻与半导体晶片外部的 电源连接，从而输出电压波形。由此，若探针板11和半导体晶片2非接触， 则完全不发生电压变化(即不能监视输出)。因此在半导体晶片2中存在开放 式漏极的情况下，产生难以检测其中的输出电压的问题。
与此相反，在本实施方式中，至少仅在需要的期间，开放式漏极输出緩 冲器22的输出端经过终端电阻23而连接到电源线24，从而能够检测开放式 漏极输出緩冲器22的输出。
此外，在本实施方式中，通过操作开关22a，从而在不需要的期间，将 切断开放式漏极输出緩沖器22和电源线24的连接，并能够防止不需要的信 号的发生。
另外，在所述的第5实施方式中，说明了使用了开放式漏极输出缓冲器 的例子，但代替开放式漏极输出緩冲器，也能够使用开放式集电极输出緩冲 器。使用了开放式集电极输出緩冲器的情况下的结构和优点，与上述相同。 (第6实施方式)
接着，参照图8说明本发明的第6实施方式的检查装置。另外，在本实 施方式中，对于与所述的第1实施方式基本相同的结构要素，赋予相同的标 号，从而省略其i兑明。
第6实施方式的半导体晶片2包括输入緩冲器25。输入缓冲器25包括 预充电电路251、监视电路252、发送电路253、以及输入缓沖器本体254。
预充电电^各251包<^舌电源用端子2511、预充电用开关2512以及预充电 用信号输入单元2513。电源用端子2511连接到输入电压端。预充电用开关 2512根据输入到预充电信号输入电路2513的信号(此时为栅极电压)，能够 切换导通/截止。由此，在本实施方式的预充电电^各251中，在开关2512处 于导通状态时，成为能够使输入端子IN(参照图8)对于输入緩沖器本体254 预充电至电源用端子2511的电压。监视电路252包括基准电压用端子2521、开关操作信号输入单元2522、 第1开关2523、第2开关2524、以及比较器2525。基准电压用端子2521中被提供基准电压。作为基准电压，使用比输入电 压(V。D)还要小、且不是0的适当的值的电压。基准电压可以基于输入电压 形成，或者也可以用别的方法对半导体晶片2提供。开关操作信号输入单元2522能够切换第1开关2523和第2开关2524 的接通/断开。第1开关2523连接在输入緩冲器本体254的输入输出端子和比较器2525 之间。第2开关2524连接在基准电压用端子2521和比较器2525之间。这些开关2523和2524能够由例如半导体开关来构成。比较器2525通过上述的结构，能够对来自输入緩沖器本体254的电压和基准电压进行比较。由此，在本实施方式的半导体晶片中，成为根据监视电路252,能够监视被预充电的输入电压的变化的结构。发送电路253从比较器2525接受监视电路252的监视结果。进而，发送电路253成为经由第2导电性端子21,将监视结果发送到探针板11的结构。 (第6实施方式的动作)以下说明第6实施方式的漏电流一企查方法。首先，i殳在初始状态下，预 充电用开关2512、第1开关2523以及第2开关2524全部都处于断开状态。接着，通过对预充电信号输入单元2513输入信号，从而将预充电用开关 2512接通。则，电源电压用端子2511和输入緩冲器本体254被连接，进行 对于输入缓沖器本体254的充电。接着，在经过规定时间后，^使预充电用开关2512断开。在该状态下，若 输入緩沖器本体254没有漏电流，则输入緩冲器本体254的输入输出端子的 电位应等于电源电压。另一方面，若输入緩沖器本体254有漏电流，则该电 位应随着时间而下降。接着，通过对开关操作信号输入单元2522输入信号，从而将第1开关 2523和第2开关2524同时接通。由此，能够通过比较器2525对输入緩沖器 本体254的输入输出端的电压(预充电电压)和基准电压进行比较。该状态
持续规定的时间。经过规定的时间之前，若预充电电压比基准电压高，则能够判定输入缓冲器本体254的电流泄漏是基准以下。相反，若预充电电压低于基准电压， 则能判定为输入緩沖器本体254中的电流泄漏为基准以上，此时，能够推定 为在输入緩沖器254中存在某种问题。在本实施方式中，设定为在前者的情 况下从比较器2525输出H信号，在后者的情况下输出L信号。其中，若将 作为基准的输入取反，则可得到与其相反的输出。在本实施方式中，能够通过发送电路253将来自比较器2525的输出(即 判定结果)经由第1导电性端子14和第2导电性端子21发送到探针板11。 探针板11进而能够将接受到的判定结果送到测试器12。在将第1导电性端子14和第2导电性端子21之间设为非接触的情况下， 难以在两者之间发送直流电流。因此，难以对半导体晶片2具有的输入緩冲 器25的漏电流进行检查。与此相反，在本实施方式的半导体晶片2中，如前 所述，能够对输入緩沖器25的漏电电流进行检查。 (第7实施方式)接着，参照图9说明本发明的第7实施方式的检查装置。另外，在本实 施方式的说明中，对于与所述第1实施方式基本共同的结构要素，赋予相同 标号，从而省略其i兌明。在本实施方式的检查装置l中，从第1导电性端子14和第2导电性端子 21中的一个发送至另一个的信号的电压振幅，被设定为比另一个的接收电路 的耐压大。具体而言，在本实施方式中，从半导体晶片2的第2导电性端子 21对探针板11的第1导电性端子14发送的信号的电压振幅被设为比探针板 11的发送接收电路16的耐压大。在图9的例子中，发送信号的电压振幅设 定为1.8 2.5V左右。在第7实施方式中，能够在使接收电路中接受的信号的振幅变大，从而 能够提高信号的S/N比。即使是在发送了振幅大于接收电路的耐压的信号的 情况下，由于通过电容性耦合而振幅衰减，因此只要考虑此衰减量而发送信 号，则能够避免在接收电路中接受过大的电压振幅(电场强度)的担心。例 如，在图9的例子中，发送接收电路16中接受的信号的振幅成为O.l-l.OV。 设发送接收电路16的耐压为1.5V，则发送接收电路16中接受的信号成为耐 压以下的一展幅。
(第8实施方式)接着，参照图IO说明本发明的第8实施方式的检查装置。另外，在本实 施方式的说明中，对于与所述第1实施方式基本共同的结构要素，赋予相同标号，,人而省略其iJt明。在本实施方式中，在插入器15和半导体晶片2之间配置充填材料26。 该充填材料26包括高介电常数物质261和低介电常数物质262。高介电常数 物质261被充填在对置的第1导电性端子14和第2导电性端子21之间的、 柱状的空间。此外，低介电常数物质262配置为填充与该柱状的空间相邻的 空间。高介电常数物质261的介电常数比低介电常数物质262高。具体而言， 在本实施方式中，高介电常数物质261的介电常数为2以上，低介电常数物 质262的介电常数约为1。由此，在本实施方式中，对置的第1导电性端子 14和第2导电性端子21之间的柱状的空间(即高介电常数物质261 )的介电 常数比与其相邻的空间(即低介电常数262)的介电常数高。即本发明的"柱 状的空间"和"相邻的空间"包括在空间中充填有物质的状态。与柱状的空 间相邻的空间也可以是不存在物质的状态(即大气或真空)。作为形成充填材料26的方法，例如考虑以下方法，在第1导电性端子 14和第2导电性端子21中的一个或两个的表面堆积高介电常数物质261后， 选择性地进行刻蚀，从而将高介电常数物质261形成为规定形状，其间，根 据需要充填低介电常数物质262。此外，能够根据浇注树脂的方法、将形成 为合适的形状的物质之间粘着的方法等适当的方法，形成充填材料26。在该第8实施方式中，能够减少由对置的第1和第2导电性端子14和 21之间的组(电容性耦合的组)传送的信号被其他组接收的可能性。即，能 够减少信号之间的串扰(crosstalk),并能够提高信号的S/N比。 (第9实施方式)接着，参照图11说明本发明的第9实施方式的检查装置。另外，在该实 施方式的说明中，对于与所述第1实施方式基本共同的结构要素，赋予相同 标号，^人而省略其i兌明。该第9实施方式的半导体晶片2包括控制电路27和放大器28。 控制电路27包括电阻元件271、控制用开关272、以及信号接收检测电 路273。
电阻元件271连接在第2导电性端子21和基准电压之间。控制用开关272与电阻元件271并联地、连接在第2导电性端子21和基 准电压之间。该控制用开关272也能够由例如半导体开关构成。信号接收检测电路273成为检测第2导电性端子21接收信号的情况，从 而暂时接通开关272的结构。放大器28对由第2导电性端子21接收的信号进行放大，从而发送到输 出端子和信号接收4企测电路273。在半导体晶片2中，通过第1导电性端子14和第2导电性端子21之间 的电容、和半导体晶片2内的电阻分量、电容分量、感应分量等的影响，由 半导体晶片2接收的信号随着时间常数缓慢地向基准电压收敛。因此，在原 来的电路中，存在接收信号的变化变得平緩，且难以提高数据传送速度的问 题。与此相反，根据第9实施方式，由信号接收^f企测电路273接收了接收信 号后，能够接通开关272。由此，能够将第2导电性端子21的电位迅速地恢 复至基准电压。由此，能够提高数据传送速度(即bps)。另外，通过在探针板11上的发送接收电路16上设置与前述相同的控制 电路，从而能够得到同样的优点。此时，只要将前述说明中的第2导电性端 子21称为第1导电性端子14即可，因此省略其详细的说明。 (第10实施方式)接着，参照图12说明本发明的第10实施方式的检查装置。另外，在该 实施方式的说明中，对于与所述第1实施方式和第8实施方式基本共同的结 构要素，赋予相同标号，从而省略其说明。该第10实施方式中的第l导电性端子14和第2导电性端子21都由线圏 构成。即，在该实施方式中，对置的第1导电性端子14和第2导电性端子 21构成电感性耦合。在本实施方式中，在插入器15和半导体晶片2之间配置有充填材料26。 该充填材料26包括高导石兹物质263和低导》兹物质264。高导/f兹物质263充填 在对置的第1导电性端子14和第2导电性端子21之间的柱状的空间。此外， 低导磁物质264配置为填充与该柱状的空间相邻的空间。高导磁物质263的相对磁导率大于低导/f兹物质264的相对^f兹导率。具体 而言，在本实施方式中，高导磁物质263的相对;兹导率大于2，低导》兹物质264的相对磁导率约为1。由此在本实施方式中，对置的第1导电性端子14 和第2导电性端子21之间的柱状的空间(即高导磁物质263 )的相对磁导率 比与其相邻的空间(即低导磁物质264)的相对磁导率高。即，本发明中的"柱状的空间"和"相邻的空间"包括在空间中充填了物质的状态。其中， 与柱状的空间相邻的空间也可以是不存在物质的状态(即大气)。作为形成充填材料26的方法，如考虑以下方法，在第1导电性端子14 和第2导电性端子21中的一个或两个的表面堆积高导^f兹物质263后，选择性 地进行刻蚀，从而将高导磁物质263形成为规定形状，其间，根据需要充填 低导磁物质264。此外，能够根据浇注树脂的方法、将形成为合适的形状的 物质之间粘着的方法等适当的方法，形成充填材料26。在该第10实施方式中，能够减少由对置的第1和第2导电性端子14和 21之间的组(电感性耦合的组)传送的信号被其他组接收的可能性。即，能 够减少信号之间的串扰(crosstalk),并能够提高信号的S/N比。 (第11实施方式)接着，参照图13和图14说明本发明的第11实施方式的检查装置。另夕卜， 在本实施方式的说明中，对于与所述第1实施方式基本共同的结构要素，赋 予相同标号，从而省略其说明。在本实施方式中，使用线圈作为第1导电性端子14。此外，混合使用线 圈和电容性耦合用的导电性图案两者作为第2导电性端子21 (参照图13)。 另夕卜，在图13中，第2导电性端子21是线圈时赋予标号21a，是导电性图案 时赋予标号21b。在该状态下，对置的第1导电性端子14和第2导电性端子 21a构成电感性耦合。此外同时，第1导电性端子14和第2导电性端子21b 构成电感性耦合。即第1导电性端子14和第2导电性端子21，通过对置， 从而构成电感性耦合或电容性耦合。此外，本实施方式的发送接收电路16还包括电感性耦合接收电路块166、 电容性耦合接收电路块167、以及切换开关168。电感性耦合接收电路块166成为以下结构，即接收通过第l导电性端子 14和第2导电性端子21之间的电感性耦合传送的信号。电容性耦合接收电路块167成为以下结构，即接收通过第l导电性端子 14和第2导电性端子21之间的电容性耦合传送的信号。切换开关168成为以下结构，即在电感性耦合接收电路块166和电容性
耦合接收电路块167之间切换用于接收通过第1导电性端子14接收的信号的块。在本发明中，具有以下优点在无论在第1导电性端子14和第2导电性 端子21之间为电容性耦合的情况下，还是在电感性耦合的情况下，都能利用 切换开关168接收信号。此外，第2导电性端子21可以全部为线圈，也可以 全部为导电性图案。从而，根据本发明，由于无论是使用电容性耦合的晶片 2还是使用电感性耦合的晶片2,都能够由相同的探针板11检查，因此提高 探针板11的通用性，并有助于低成本化。另外，所述实施方式和实施例的记载只是单纯的例子，并不表示本发明 必需的结构。只要能够达成本发明的意旨，各个部分的结构不一定限定于上 述的i兌明。
权利要求
1、一种探针板，用于与半导体晶片之间发送接收信号，并将从所述半导体晶片接收的信号发送到用于半导体晶片检查的测试器，其特征在于，所述探针板包括第1导电性端子和发送接收电路，所述半导体晶片具有第2导电性端子，所述第1导电性端子与第2导电性端子对置，且相离，所述第1导电性端子和所述第2导电性端子成为能够通过构成电容性耦合或电感性耦合从而在两者之间进行信号的发送接收的结构，所述发送接收电路成为通过所述电容性耦合或电感性耦合对从所述半导体晶片接收的信号进行还原或整形，从而发送到所述测试器的结构。
2、 如权利要求1所述的探针板，其特征在于，所述第1导电性端子和所述第2导电性端子都由导电层图案构成， 所述第1导电性端子和所述第2导电性端子对置，从而构成电容性耦合。
3、 如权利要求1所述的探针板，其特征在于，所述第1导电性端子和所述第2导电性端子都由线圈构成，所述第1导电性端子和所述第2导电性端子对置，从而构成电感性耦合。
4、 如权利要求1至3的任何一项所述的探针板，其特征在于， 还包括半导体芯片和插入器， 所述发送接收电路被装入所述半导体芯片中，所述半导体芯片和所述第1导电性端子都分别配置在所述插入器的表面，且通过所述插入器将所述半导体芯片和所述第1导电性端子电连接。
5、 如权利要求4所述的探针板，其特征在于，所述插入器包括第1面、以及形成在与该第1面实质上相反侧的第2面， 所述第1导电性端子配置在所迷第1面， 所述半导体芯片配置在所述第2面。
6、 如权利要求1至5的任何一项所述的探针板，其特征在于， 所述发送接收电路包括数据压缩单元，所述数据压缩单元进行对基于从所述半导体晶片接受的信号的检查数据 进行压缩的处理。
7、 如权利要求1至6的任何一项所述的探针板，其特征在于， 所述半导体芯片包括多个发送接收电路，所述多个发送接收电路分别包括缺陷检测用电路块和置换功能电路块， 所述缺陷检测用电路块成为检测初始缺陷或随时间变化导致的所述发送接收电路的缺陷的结构，所述置换功能电路块成为，将被检测出缺陷的发送接收电^^置换为其他的发送^l妄收电路的结构。
8、 一种半导体晶片，被权利要求1至7的任何一项所述的探针板检查， 其特征在于，所述半导体晶片还具有开放式漏极输出缓冲器或开放式集电极输出緩冲器，所述开放式漏极输出緩冲器或所述开放式集电极输出緩冲器的输出端经 由终端电阻连接到电源线。
9、 一种半导体晶片，被权利要求1至7的任何一项所述的探针板检查， 其特征在于，所述半导体晶片还包括输入緩冲器，所述输入緩沖器包括预充电电路、监视电路、发送电路、以及输入緩冲 器本体，所述预充电电路成为对所述输入緩冲器本体预充电输入电压的结构，所述监视电路成为对被预充电的所述输入电压的变化进行监视的结构，所述发送电路成为将所述监视电路的监视结果发送至所述探针板的结构。
10、 一种检查装置，利用权利要求1至7的任何一项所迷的探针板对所 述半导体晶片进行检查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合， 从所述第1导电性端子和所述第2导电性端子中的一个向另一个发送的 信号的电压振幅被设定为比所述另一个的接收电路的耐压大。
11、 一种检查装置，利用权利要求l至7的任何一项所述的探针板对所 述半导体晶片进行;^查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合， 在对置的所述第1导电性端子和所述第2导电性端子之间的、柱状的空间配置物质，所述物质的介电常数比与所述柱状的空间相邻的空间的介电常数高。
12、 一种半导体晶片，被权利要求1至7的任何一项所述的探针板检查， 其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合，而且，所述半导体晶片具有控制电路， 所述控制电路包括电阻元件、控制用开关、以及信号接收检测电路，所述电阻元件连接在所述第2导电性端子和基准电压之间， 所述开关与所述电阻元件并联地连接在所述第2导电性端子和所述基准 电压之间，所述信号接收检测电路检测所述第2导电性端子接收到信号的情况，从 而暂时接通所述开关。
13、 一种半导体晶片，被权利要求1至7的任何一项所述的探针板检查， 其特征在于，所述第1导电性端子和所述第2导电性端子构成电容性耦合， 而且，所述探针板的所述发送接收电路具有控制电路， 所述控制电路包括电阻元件、控制用开关、以及信号接收^r测电路， 所述电阻元件连接在所述第1导电性端子和基准电压之间， 所述开关与所述电阻元件并联地连接在所述第1导电性端子和所述基准 电压之间，所述信号接收检测电路检测所述第1导电性端子接收到信号的情况，从 而暂时接通所述开关。
14、 一种检查装置，利用权利要求1至7的任何一项所述的探针板对所 述半导体晶片进行检查，其特征在于，所述第1导电性端子和所述第2导电性端子构成电感性耦合， 在对置的所述第1导电性端子和所述第2导电性端子之间的、柱状的空 间配置物质，所述物质的相对磁导率比与所述柱状的空间相邻的空间的相对磁导率高。
15、 如权利要求1所述的探针板，其特征在于， 所述第1导电性端子由线圈构成， 所述第2导电性端子由线圈或导电性图案构成，所述第1导电性端子和所述第2导电性端子对置，从而构成电感性耦合 或电容性耦合，所述发送接收电路还包括电感性耦合接收电路块、电容性耦合接收电路 块、以及切换开关，所述电感性耦合接收电路块成为进行通过所述第1导电性端子和所述第 2导电性端子之间的电感性耦合传送的信号的接收的结构，所述电容性耦合接收电路块成为进行通过所述第1导电性端子和所述第 2导电性端子之间的电容性耦合传送的信号的接收的结构，所述切换开关在所述电感性耦合接收电路块和所述电容性耦合接收电路 块之间切换用于接收通过所述第1导电性端子接收的信号的块的结构。
全文摘要
本发明提供一种探针板以及使用探针板的半导体晶片的检查装置。可靠地处理来自与探针板相离的半导体晶片的接收信号。探针板(11)包括第1导电性端子(14)和发送接收电路(16)。半导体晶片(2)具有第2导电性端子(21)。第1导电性端子和第2导电性端子通过构成电容性耦合或电感性耦合，从而在两者之间进行信号的发送接收。发送接收电路(16)对经由电容性耦合或电感性耦合从半导体晶片(2)接收的信号进行还原或整形，从而发送至测试器(12)。由于探针板具有发送接收电路，因此在由探针板接收的信号的衰减量较小时，该信号的还原或整形变得可能。此后，将被还原或整形的信号发送到与探针板连接的测试器。因此，能够通过测试器高精度地判定由接收信号表示的数据。
文档编号G01R1/02GK101398441SQ200810161789
公开日2009年4月1日 申请日期2008年9月26日 优先权日2007年9月28日
发明者嘉田守宏, 宫田宗一, 樱井贵康, 稻垣贤一, 饭塚邦彦, 高宫真 申请人:国立大学法人东京大学;夏普株式会社