一种测试电路及芯片的制作方法

本发明涉及芯片领域，尤其涉及的是，一种测试电路及芯片。

背景技术：

随着技术的发展，芯片的应用已经无处不在，为智能生活和工作提供众多支持，但是芯片测试是一个比较大的问题，它直接贯穿整个芯片设计与量产的过程中，无论是流片后的晶圆测试(wafertest)还是封装后的最终测试(finaltest，亦称为封装测试)或是最后的系统级测试，都需要一次、两次或者多次的测试，特别是晶圆测试，它的测试对象是晶圆上的大量芯片，这些芯片是裸片(die)，它们可以是相同的，也可以是不同的，裸片没有封装好后的引脚(pin)也就是最终用户所看到的管脚，只有最后被封装在芯片内部的硅片管脚(pad)，在封装阶段才会在pad到pin之间通过导线连接，例如通过金线连接，封装后得到完整的芯片(chip)。

因此，晶圆测试是后面测试步骤的重要基础，但无论是封装测试还是系统级测试，都对芯片品控具有重要意义。

申请时间为2015年、公开号为cn105207657a的中国专利公开了一种利用负电压进入芯片测试模式的电路，所述开关管m0的源极连接电源vdd，开关管m0的漏极连接芯片管脚p1和开关管m1的漏极，开关管m0的栅极连接电阻ro、开关管m1的栅极、开关管m2的栅极和开关管m3的栅极，电阻ro的另一端接地，开关管m3的源极连接电源vdd，开关管m1的源极连接开关管m2的源极和非门i9的输入端b，非门i9的输入端a连接触发器dff5的on脚，触发器dff5的cp脚连接芯片管脚pfi。该发明提出了一种复用i/o管脚并需要配合施加负电压才能进入测试模式的电路，在工艺不具备非易失性存储的条件下，仍然能在芯片封装后具有多个状态模式，并且不会影响到客户正常应用。

申请时间为2016年、公开号为cn106407556a的中国专利公开了一种集成芯片的制作方法，包括：将目标器件分解成n个第一小器件；将目标器件与m个第二小器件串联或并联；通过两个mos管的通断来控制是否接入第一小器件或第二小器件；将译码器的输出端与两个mos管中的第一栅极相连，两个mos管中的第二栅极与控制端口相连；通过对译码器的输入端口施加不同的电平控制译码器的输出端输出不同的电平信号，控制mos管的通断以控制各第一小器件或各第二小器件的接入来调节目标器件的大小，并确定目标器件的最终大小；芯片封装时，根据最终大小对应的端口电平高低对端口进行固定电位。通过上述技术方案解决了现有技术中集成芯片调修效率低下、开发成本增加的技术问题。

申请时间为2018年、公开号为cn111123066a的中国专利公开了一种芯片测试电路、存储器以及晶圆，本公开实施例提供的芯片测试电路包括：测试信号接口，用于接收测试信号；第一静电防护电路，所述第一静电防护电路的一端与所述测试信号接口相连；信号选择电路，所述信号选择电路的第一输入端与所述第一静电防护电路的另一端相连，第二输入端用于接收工作信号，控制端用于接收与所述测试信号相关的特征信号，输出端用于向待测试的芯片输出所述测试信号或者所述工作信号。该公开实施例所提供的芯片测试电路可以获得更加接近芯片正常工作状态的测试结果，提高了芯片测试结果的可靠性，进而也可以提高芯片生产加工中的良品率。

也就是说，所有的测试都必须是以芯片为基础条件，无论是芯片还在晶圆或是芯片已经完成封装，但是，所有的测试都存在专用性强、通用性弱的问题，缺乏通用性强，也缺乏针对特殊结构或功能的单独的重要测试，更缺乏在测试之前对于芯片的保护。

技术实现要素：

本发明提供一种测试电路及芯片，所要解决的技术问题包括：如何提升芯片测试的通用性、针对特殊结构或功能进行单独测试、在测试之前对芯片进行保护以免由于测试而导致损坏芯片等。

本发明的技术方案如下：

一种测试电路，其包括系统单元和测试单元；

所述系统单元包括元件库模块、逻辑库模块、处理模块、测试模块和传输模块；所述处理模块分别连接所述元件库模块、所述逻辑库模块、所述测试模块所述传输模块；

所述测试单元包括控制模块、判断模块、收发模块和测试线路，所述控制模块分别连接所述判断模块和所述收发模块，所述控制模块通过所述收发模块接收测试信息；

所述控制模块通过所述测试线路连接所述传输模块，并通过所述收发模块向所述传输模块发送所述测试信息；所述处理模块通过所述传输模块接收所述测试信息，调用所述元件库模块和所述逻辑库模块生成模拟电路，调用所述测试模块对所述模拟电路进行测试，得到模拟测试结果，通过所述传输模块将所述模拟测试结果反馈到所述控制模块；

所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，通过所述测试线路连接待测试的芯片，根据所述测试信息对所述芯片进行测试。

优选的，所述系统单元还包括显示模块，所述显示模块连接所述处理模块，所述显示模块用于显示所述模拟电路和所述模拟测试结果；及/或，所述系统单元还包括存储模块，所述存储模块连接所述处理模块，所述存储模块用于存储所述模拟电路和所述模拟测试结果。

优选的，所述测试电路还包括模块单元，所述模块单元包括至少二组功能模块及其连接端子；所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，根据所述测试信息生成至少一所述功能模块的测试信号，并通过所述测试线路选通至少一所述功能模块的所述连接端子，由所述收发模块发送所述测试信号到匹配的所述功能模块，调用所述功能模块根据所述测试信号对所述芯片进行至少一项功能测试。

优选的，至少一组所述功能模块根据所述芯片的结构而设置其中的元器件及其连接。

优选的，至少一组所述功能模块根据所述芯片的特定功能结构而设置其中的元器件及其连接。

优选的，所述测试线路包括选通开关及与所述选通开关连接的至少二测试支路，每一所述测试支路匹配连接一所述连接端子；所述控制模块通过所述选通开关连接各所述测试支路。

优选的，所述测试单元还包括接口电路，所述接口电路用于分别连接多个所述芯片，所述控制模块还通过所述测试线路连接所述接口电路。

优选的，所述测试电路还包括数据库，所述数据库与所述判断模块连接。

优选的，所述数据库还与其他测试电路的数据库云连接。

一种芯片，其采用任一项中所述测试电路实现；或者其具有采用任一项中所述测试电路的测试制程。

采用上述方案，本发明通过控制模块以测试线路连接待测试的芯片，配合系统单元提升了芯片测试的通用性，采用元件库和逻辑库配合处理模块生成模拟电路，能够在测试之前进行模拟，因此在测试之前对芯片进行了保护，避免了由于测试而导致损坏芯片，而且采用测试信息可以针对芯片的特殊结构或功能进行单独测试，因此具有很高的市场应用价值。

附图说明

图1为本发明测试电路的一个实施例的示意图；

图2为本发明测试电路的另一个实施例的示意图；

图3为本发明测试电路的另一个实施例的示意图；

图4为本发明测试电路的另一个实施例的示意图。

具体实施方式

为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。但是，本发明可以采用许多不同的形式来实现，并不限于本说明书所描述的实施例。需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本发明的一个实施例是，一种测试电路，其包括系统单元和测试单元；所述系统单元包括元件库模块、逻辑库模块、处理模块、测试模块和传输模块；所述处理模块分别连接所述元件库模块、所述逻辑库模块、所述测试模块所述传输模块；所述测试单元包括控制模块、判断模块、收发模块和测试线路，所述控制模块分别连接所述判断模块和所述收发模块，所述控制模块通过所述收发模块接收测试信息；所述控制模块通过所述测试线路连接所述传输模块，并通过所述收发模块向所述传输模块发送所述测试信息；所述处理模块通过所述传输模块接收所述测试信息，调用所述元件库模块和所述逻辑库模块生成模拟电路，调用所述测试模块对所述模拟电路进行测试，得到模拟测试结果，通过所述传输模块将所述模拟测试结果反馈到所述控制模块；所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，通过所述测试线路连接待测试的芯片，根据所述测试信息对所述芯片进行测试。采用上述方案，本发明通过控制模块以测试线路连接待测试的芯片，配合系统单元提升了芯片测试的通用性，采用元件库和逻辑库配合处理模块生成模拟电路，能够在测试之前进行模拟，因此在测试之前对芯片进行了保护，避免了由于测试而导致损坏芯片，而且采用测试信息可以针对芯片的特殊结构或功能进行单独测试，因此具有很高的市场应用价值。

较好的，一种测试电路，其包括系统单元和测试单元；系统单元用于根据测试信息进行模拟测试，提供模拟测试结果；测试单元用于根据测试信息控制系统单元进行模拟测试，获得系统单元的模拟测试结果，在模拟测试结果正常时，根据测试信息对待测试的芯片进行测试。这样，可以实现在测试之前进行模拟，避免由于测试有误导致大批量的芯片受损。

优选的，所述系统单元包括元件库模块、逻辑库模块、处理模块、测试模块和传输模块；所述处理模块分别连接所述元件库模块、所述逻辑库模块、所述测试模块所述传输模块；其中，所述元件库模块用于存储元器件信息，所述逻辑库模块存储逻辑信息，所述逻辑信息包括连接逻辑、测试逻辑、控制逻辑、判断逻辑和异常逻辑等。所述处理模块可以采用mcu等微处理器实现。所述测试模块用于根据所述处理模块提供的模拟电路进行模拟测试。较好的，所述元件库模块、所述逻辑库模块和所述测试模块均为软件模块。较好的，所述传输模块可以是虚拟端口，也可以是实体端口，还可以是数据传输硬件。其中，所述传输模块接收测试单元或外部的测试信息，传输给所述处理模块，所述处理模块调用所述元件库模块和所述逻辑库模块，根据所述测试信息生成模拟电路，所述处理模块调用所述测试模块对所述模拟电路进行测试，得到模拟测试结果，所述处理模块通过所述传输模块将所述模拟测试结果反馈给测试单元。

优选的，所述测试单元包括控制模块、判断模块、收发模块和测试线路，所述控制模块分别连接所述判断模块和所述收发模块，所述控制模块通过所述收发模块接收测试信息；其中，所述收发模块接收测试信息，传输给所述控制模块；所述控制模块在确定需要进行模拟测试时，通过所述收发模块向所述传输模块发送所述测试信息；并且所述控制模块通过所述收发模块从所述传输模块获得模拟测试结果，然后所述控制模块通过所述判断模块判断所述模拟测试结果是否正常，是则可以开始对待测试的芯片进行测试，这里的测试往往是规模化的批量作业，可以是单线程也就是一个一个芯片轮流测试，还可以是多线程也就是多个芯片作为一组，同时测试一组，各组芯片轮流测试。这样，可以实现对于测试风险的控制，避免批量损伤芯片。

优选的，所述控制模块通过所述测试线路连接所述传输模块，并通过所述收发模块向所述传输模块发送所述测试信息；所述处理模块通过所述传输模块接收所述测试信息，调用所述元件库模块和所述逻辑库模块生成模拟电路，调用所述测试模块对所述模拟电路进行测试，得到模拟测试结果，通过所述传输模块将所述模拟测试结果反馈到所述控制模块；优选的，所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，通过所述测试线路连接待测试的芯片，根据所述测试信息对所述芯片进行测试。所述控制模块可以采用一片mcu，也可以用多个现有芯片。较好的，所述测试线路的数量为复数；所述测试线路可以是一段导线，也可以是开关电路等。值得指出的是，所述控制模块通过所述测试线路连接所述传输模块，和通过所述测试线路连接待测试的芯片，这里的测试线路是不同的，也就是两个测试线路，例如两段相互绝缘的导线，其他实施例以此类推，下面不再赘述。在实际测试时，通过对所述测试信息的设计或者调控，可以实现对所述芯片进行全部测试，也可以对所述芯片进行特殊结构或功能的单独测试，例如一个芯片只测试其中的一部分，以实现必要时的高速测试快速出货；特别适合一些已经大量生产的、部分功能无任何历史故障的、只需要测试一些特定位置或者特定结构或者特定功能的芯片。

优选的，所述测试电路还包括模块单元，所述模块单元包括至少二组功能模块及其连接端子；所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，根据所述测试信息生成至少一所述功能模块的测试信号，并通过所述测试线路选通至少一所述功能模块的所述连接端子，由所述收发模块发送所述测试信号到匹配的所述功能模块，调用所述功能模块根据所述测试信号对所述芯片进行至少一项功能测试。也就是说，所述判断模块判断所述模拟测试结果是否正常，是则通知所述控制模块，所述控制模块根据所述测试信息生成测试信号，所述测试信号匹配至少一所述功能模块，对于与所述测试信号相匹配的所述功能模块，所述控制模块通过所述测试线路选通这些功能模块的所述连接端子，此时控制模块通过收发模块、测试线路和连接端子连通这些功能模块，控制模块通过收发模块发送测试信号到相关的功能模块。较好的，所述控制模块还用于在所述测试信号与至少二所述功能模块相匹配时，为与所述测试信号相匹配的至少二所述功能模块建立逻辑关联，并按照所述逻辑关联，顺序调用各所述功能模块，根据所述测试信号对所述芯片顺序进行至少二项功能的关联测试。这样，可以实现多个相关功能的联合测试，不仅提升了测试效率，还能实现准确的关联功能测试。优选的，至少一组所述功能模块根据所述芯片的结构而设置其中的元器件及其连接。优选的，至少一组所述功能模块根据所述芯片的特定功能结构而设置其中的元器件及其连接。较好的，所述模块单元用于根据所述芯片设置完全匹配的全功能模块，也就是设有多组功能模块，用于和待测试的芯片的功能结构一一对应。这样，可以实现按需定制相匹配的功能模块，特别适合快速发展变化的一些芯片，也就是说，如果芯片变化不大，那么功能模块可能可以长期不变，如果行业发展快而且技术变动大，那么功能模块可能就需要做出变化，来实现准确的功能测试；必要时还可以作出全功能的匹配测试，尽可能确保重要的待测试得芯片的无损测试，特别适合重要的样片。优选的，所述测试线路包括选通开关及与所述选通开关连接的至少二测试支路，每一所述测试支路匹配连接一所述连接端子；所述控制模块通过所述选通开关连接各所述测试支路。这样，可以实现更多支路的连通或断开的控制，从而能够一次测量多个芯片。优选的，所述测试单元还包括接口电路，所述接口电路用于分别连接多个所述芯片，所述控制模块还通过所述测试线路连接所述接口电路。较好的，所述接口电路用于采用按信号顺序上电方式轮流连接多个所述芯片，这样，可以实现所述控制模块通过一个测试线路按时间间隔分别测试多个芯片，提升了测试效率。为了便于在正式测试之前进行功能模拟测试，避免由于测试而损毁芯片，较好的，所述控制模块还根据所述测试信息生成测试信号，所述控制模块通过所述测试线路选通至少一所述连接端子，并通过所述收发模块发送所述测试信号，并由被选通所述连接端子所对应的所述功能模块根据所述测试信号进行功能测试，得到功能测试结果，将所述功能测试结果反馈到所述控制模块；所述控制模块还用于在所述判断模块确定所述模拟测试结果及所述功能测试结果均正常时，通过所述测试线路连接待测试的芯片，根据所述测试信息对所述芯片进行测试。这样，可以实现在正式测试之前的软件模拟测试和硬件功能测试，值得指出的是，硬件功能测试可以是完整硬件功能测试，也可以是部分硬件功能测试。

优选的，如图1所示，一种测试电路，其包括系统单元、模块单元和测试单元；所述系统单元包括元件库模块、逻辑库模块、处理模块、测试模块和传输模块；所述处理模块分别连接所述元件库模块、所述逻辑库模块、所述测试模块所述传输模块；所述模块单元包括至少二组功能模块及其连接端子，为了便于图示，表示为功能模块n及其连接端子n，n为大于等于2的自然数，例如，功能模块1及其连接端子1，功能模块2及其连接端子2，其他实施例以此类推，下面不再赘述。各个功能模块相互独立设置，必要时也可以部分或全部相联；所述测试单元包括控制模块、判断模块、收发模块和测试线路，所述控制模块分别连接所述判断模块和所述收发模块，所述控制模块通过所述收发模块接收测试信息；所述控制模块通过所述测试线路连接所述传输模块，并通过所述收发模块向所述传输模块发送所述测试信息；所述处理模块通过所述传输模块接收所述测试信息，调用所述元件库模块和所述逻辑库模块生成模拟电路，调用所述测试模块对所述模拟电路进行测试，得到模拟测试结果，通过所述传输模块将所述模拟测试结果反馈到所述控制模块；所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，通过所述测试线路连接待测试的芯片，根据所述测试信息对所述芯片进行测试。所述控制模块还用于在所述判断模块确定所述模拟测试结果正常时，根据所述测试信息生成至少一所述功能模块的测试信号，并通过所述测试线路选通至少一所述功能模块的所述连接端子，由所述收发模块发送所述测试信号到匹配的所述功能模块，调用所述功能模块根据所述测试信号对所述芯片进行至少一项功能测试。由图1可见，当仅有一个待测试的芯片时，测试线路的数量为n+3或n+4。其他实施例以此类推，下面不再赘述。

优选的，所述系统单元还包括显示模块，所述显示模块连接所述处理模块，所述显示模块用于显示所述模拟电路和所述模拟测试结果；如图2所示，处理模块还连接显示模块。优选的，所述显示模块可以是显示屏或者其他显示终端。优选的，所述系统单元还包括存储模块，所述存储模块连接所述处理模块，所述存储模块用于存储所述模拟电路和所述模拟测试结果。优选的，所述存储模块为非易失存储器。如图3所示，处理模块还连接存储模块。或者，优选的，所述系统单元还包括显示模块，所述显示模块连接所述处理模块，所述显示模块用于显示所述模拟电路和所述模拟测试结果；所述系统单元还包括存储模块，所述存储模块连接所述处理模块，所述存储模块用于存储所述模拟电路和所述模拟测试结果。如图4所示，处理模块还分别连接显示模块和存储模块。

为了便于做出更快更准确的判断，优选的，所述测试电路还包括数据库，所述数据库与所述判断模块连接。数据库可以采用各种现有技术实现，在此不再赘述。为了便于提升数据库的适用性，充分利用当前大数据网络的优势，优选的，所述数据库还与其他测试电路的数据库云连接。这样，可以实现云数据库，一个测试中心可以共享其分布式设置的多个测试工厂或实验室的数据库。

为了便于在进行测试时，提升对于晶圆上或者封装前的芯片测试的通用性，较好的，所述测试电路或所述测试单元还包括芯片检测结构，所述芯片检测结构包括支架体、线路板、探针座和至少二探针片；所述控制模块通过所述测试线路连接所述线路板的线路或者连接端口，所述支架体用于固定在外部，所述线路板固定设置在所述支架体上，所述探针座设置在所述支架体上；所述探针片具有相互绝缘设置的多个探针，所述探针座开设有至少二探针孔组，每一所述探针孔组对应一探针片并开设有相互绝缘的探针孔，所述每一所述探针孔中填设有一导电连接端，所述导电连接端与所述线路板的线路通过导线连接；所述探针座上可拆卸地安装一所述探针片，所述探针片中的每一所述探针的两端均凸出于所述探针片外，其中，所述探针的第一端空置，所述探针的第二端插入于一所述探针孔中并与所述探针孔中的所述导电连接端导电连接。这样，可以通过设计多个探针片共用一个探针座，在很大程度上适应晶圆上或者封装前的多种不同设计的芯片，不需要每次都新设计专用探针卡，从而提升了芯片检测结构的通用性，而且线路板和探针座也是可变的，所以整体灵活度很高，能够节约测试成本和提升测试效率。优选的，所述探针座设置在所述线路板上并通过所述线路板设置在所述支架体上。较好的，所述支架体设有多个安装部，通过各所述安装部将所述支架体固定在外部，从而所述将芯片检测结构进行固定。在实际应用中，芯片检测结构还可以包括电压输入结构、电流输入结构、电压检测结构、电流检测结构和成像结构中的至少一项。优选的，所述探针片具有矩阵设置并相互绝缘的探针，每一所述探针片的所述矩阵的行间距和列间距中的至少一项，与其它所述探针片的所述矩阵相异设置；每一所述探针孔组匹配于一所述探针片并开设有矩阵设置和相互绝缘的探针孔。优选的，所述探针可以采用现有探针的形状或结构，也可以进行调整。为了便于保障检测作用，较好的，所述探针具有匹配pad的加宽端部。优选的，所述探针的第二端与所述探针孔中的所述导电连接端相接触；较好的，所述探针的第一端具有匹配pad的加宽端部。优选的，所述探针的第二端具有膨胀部并且所述探针孔匹配所述膨胀部设有弹性导电结构体，所述弹性导电结构体与所述探针孔中的所述导电连接端导电连接。优选的，所述弹性导电结构体与所述探针孔中的所述导电连接端相接触。较好的，所述弹性导电结构体与所述导电连接端一体设置。较好的，所述弹性导电结构体为弹簧片并以过盈配合方式插接于所述导电连接端的插槽上。为了增强保护被检测芯片特别是pad部分，较好的，所述探针片具有与各所述探针相匹配的弹簧针，所述探针的第二端通过所述弹簧针插入于一所述探针孔中并与所述探针孔中的所述导电连接端导电连接。也就是说，所述弹簧针插入于一所述探针孔中并与所述探针孔中的所述导电连接端导电连接。这样，可以实现对于pad的一定程度的弹性保护，也可以在一定程度上保护探针，避免由于操作失误导致探针、pad或芯片损坏。为了便于保护芯片或其pad，所述导电连接端通过弹性件填设于所述探针孔中。

为了便于安装和更换探针片，优选的，所述探针座设有针座本体、卡扣部和一对滑轨；所述针座本体设置在所述支架体上并开设有至少二所述探针孔组，所述卡扣部固定设置在所述针座本体上；一所述探针片滑动安装于所述一对滑轨中，用于在滑动到预定位置时通过所述卡扣部固定于所述针座本体。优选的，所述探针座还设有至少四弹性伸缩部，各所述弹性伸缩部分别固定设置在所述针座本体上；每一所述滑轨分别通过至少二所述弹性伸缩部设置在所述针座本体上。较好的，所述弹性伸缩部的高度大于所述探针的第一端到所述探针片的距离。这样，可以实现快速拆卸或安装探针片，特别是用滑轨让探针片滑动到探针孔组相匹配的位置，使得探针片上的各个探针能够先对准探针座上的一探针孔组，弹性伸缩部又帮助探针片滑动时探针相对探针孔组有一定的距离从而可以避免影响探针片滑动，然后压下弹性伸缩部使得探针和探针孔中的导电连接端接触实现导电，最后卡扣部固定住，拆卸反之进行就可以了，拆卸或安装都很方便，而且保证探针和探针孔中的导电连接端稳固地导电连接。为了便于减小所述探针座的体积，也就是相对于被检测的芯片的面积，优选的，至少二所述探针孔组部分重合设置。也就是说，至少二所述探针孔组在所述探针座上具有重合的区域。优选的，至少二所述探针孔组共用部分所述探针孔。也就是说，至少一所述探针孔同时属于至少二所述探针孔组。例如，三个探针孔组共用一个、二个或多个所述探针孔。为了便于定位对准被检测的芯片，优选的，所述探针座或所述探针片开设有至少三个定位孔；优选的，各所述定位孔形成至少一个三角形的顶点。较好的，所述探针座或所述探针片开设有至少三个定位孔；所述探针的第二端与所述探针孔中的所述导电连接端相接触；所述导电连接端通过弹性件填设于所述探针孔中。

为了便于在进行测试对晶圆进行准确定位，提升对于晶圆上的芯片测试的通用性，较好的，所述测试电路还包括至少一芯片测试定位结构；所述芯片测试定位结构包括主动结构和固定结构；所述主动结构和所述固定结构之间形成有晶圆放置区和空隙区，所述空隙区位于所述晶圆放置区外，所述晶圆放置区用于放置具有待测试的芯片的晶圆并使待测试的芯片的待检测面朝向探针卡，探针卡可以是所述探针片，或是所述探针片和所述探针座；所述固定结构固定设置，所述主动结构相对于所述固定结构可移动设置，用于调整所述晶圆放置区的大小；所述主动结构在所述晶圆放置区处设有第一弧形边缘，所述固定结构在所述晶圆放置区处设有第二弧形边缘，所述第一弧形边缘和所述第二弧形边缘共同围成所述晶圆放置区，并且所述芯片测试定位结构于所述第一弧形边缘和所述第二弧形边缘处分别设有至少三抵柱，各所述抵柱用于分别抵接所述晶圆的边缘空位以共同固定所述晶圆。这样可以采用一个芯片测试定位结构来定位晶圆以供测试芯片，也可以同时采用多个芯片测试定位结构来定位多个晶圆以供测试芯片，从而可以实现可扩展定位来提升测试效率，还可以应用于各种不同规格的晶圆，提升了产品的适用性，抵柱抵接晶圆的边缘空位并且多个抵柱共同固定晶圆，实现了无损伤定位，必要时还可以对晶圆两面同时进行测试。为了便于解决定位晶圆并固定晶圆的技术问题，优选的，所述抵柱包括第一抵柱和第二抵柱；所述主动结构包括主动本体、驱动结构和至少一滑动组合件；所述主动本体具有所述第一弧形边缘及设有至少三个所述第一抵柱；所述滑动组合件包括相匹配的滑轨和滑动部，所述驱动结构与所述主动本体相连接，所述滑动部固定于所述主动本体，所述驱动结构用于驱动所述主动本体通过所述滑动部在所述滑轨上滑动；所述固定结构包括固定本体和至少三个固定部，所述固定本体具有所述第二弧形边缘及设有至少三个所述第二抵柱；各所述固定部均与所述固定本体相固定连接。这样，可以实现准确地定位晶圆并且稳妥地固定晶圆。较好的，所述主动本体匹配所述第一抵柱设有第一伸缩结构，每一所述第一抵柱通过一所述第一伸缩结构连接于所述主动本体或所述第一弧形边缘，所述固定本体匹配所述第二抵柱设有第二伸缩结构，每一所述第二抵柱通过一所述第二伸缩结构连接于所述固定本体或所述第二弧形边缘，这样，可以实现第一抵柱和第二抵柱的伸缩，来适配不同晶圆的规格，例如8寸、10寸、12寸或者其他规格的晶圆，极大提升了芯片测试定位结构的适用性。较好的，所述芯片测试定位结构包括位于一预设直线上的多个晶圆目标圆心点，所述主动本体匹配所述第一抵柱设有第一转动微调结构，每一所述第一抵柱通过一所述第一转动微调结构连接于所述主动本体或所述第一弧形边缘，所述固定本体匹配所述第二抵柱设有第二转动微调结构，每一所述第二抵柱通过一所述第二转动微调结构连接于所述固定本体或所述第二弧形边缘，所述第一转动微调结构用于调整相匹配的所述第一抵柱的延伸方向，所述第二转动微调结构用于调整相匹配的所述第二抵柱的延伸方向，用于使各所述第一抵柱和各所述第二抵柱的延伸方向均朝向同一个所述晶圆目标圆心点。较好的，各所述第一转动微调结构和各所述第二转动微调结构联动控制，用于在所述主动结构移动时使各所述第一抵柱和各所述第二抵柱的延伸方向均朝向所述预设直线上的同一个所述晶圆目标圆心点。这样，可以实现第一抵柱和第二抵柱的方向微调，来适配不同晶圆的规格并保证施力方向和施力均衡。

为了便于解决避免损伤晶圆的技术问题，优选的，所述抵柱的与所述边缘空位相接触的一端具有柔性形变结构，所述柔性形变结构用于在受力超过一定程度时发生形变。优选的，所述抵柱设有抵柱体、抵柱端、套接部和柔性形变吸盘部，所述抵柱体固定于所述第一弧形边缘或所述第二弧形边缘，所述抵柱端分别连接所述抵柱体和所述柔性形变吸盘部，所述套接部位于所述抵柱端和所述柔性形变吸盘部之间。这样，可以实现稳固定位和有效固定，同时又避免损伤晶圆或上面的芯片。在实际应用中，当芯片比较小时，边缘空位可能是比较小的，这时候所述抵柱如果太大就会接触到芯片，所以最好用小规格的抵柱，抵柱在使用时可以做得非常小，而且柔性形变结构会帮助避免损伤晶圆。为了便于解决简化工艺并易于装配的技术问题，优选的，所述固定结构包括两固定组，每一所述固定组包括两所述固定部，并且两所述固定组对称设置。这样，可以实现快速定位和准确安装所述芯片测试定位结构的固定结构。为了便于解决适应规格变化较大的晶圆的技术问题，优选的，所述主动结构还包括第一间隙调整件，并且所述主动本体包括第一调整体和第二调整体，所述第一调整体和所述第二调整体分别具有所述第一弧形边缘及至少三个所述第一抵柱的一部分，所述第一调整体和所述第二调整体之间具有第一可变间隙区，所述第一间隙调整件用于调整所述第一可变间隙区以改变所述第一调整体和所述第二调整体的相对位置。为了便于更好地配合解决适应规格变化较大的晶圆的技术问题，优选的，所述固定结构还包括第二间隙调整件，并且所述固定本体包括第三调整体和第四调整体，所述第三调整体和所述第四调整体分别具有所述第二弧形边缘及至少三个所述第二抵柱的一部分，所述第三调整体和所述第四调整体之间具有第二可变间隙区，所述第二间隙调整件用于调整所述第二可变间隙区以改变所述第三调整体和所述第四调整体的相对位置。这样，可以实现大量不同批次的不同规格特别是差异较大的情况下的晶圆适用效果。

为了便于解决准确测试晶圆中各芯片的技术问题，优选的，所述芯片测试定位结构还包括支架，所述支架设置在所述晶圆放置区的背离待测试的所述芯片的待检测面的一侧。较好的，所述支架具有柔性承托面。这样，可以配合抵柱整体固定来实现有效的支撑作用。为了便于解决同时采用多个芯片测试定位结构来定位多个晶圆以供测试芯片的技术问题，优选的，所述测试电路还包括整推结构、辅助定位结构和至少二所述芯片测试定位结构；所述整推结构分别连接各所述芯片测试定位结构的所述主动结构，所述整推结构用于整体驱动所述主动结构相对于所述固定结构移动；所述辅助定位结构分别与各所述芯片测试定位结构的所述固定结构相固定。优选的，所述测试电路包括两芯片测试定位结构组和两所述辅助定位结构，每一所述芯片测试定位结构组包括至少二所述芯片测试定位结构；其中，两所述芯片测试定位结构组包括第一芯片测试定位结构组和第二芯片测试定位结构组，所述第一芯片测试定位结构组和所述第二芯片测试定位结构组对称设置，两所述辅助定位结构包括第一辅助定位结构和第二辅助定位结构，所述第一辅助定位结构分别与所述第一芯片测试定位结构组中各所述芯片测试定位结构的所述固定结构相固定，所述第二辅助定位结构分别与所述第二芯片测试定位结构组中各所述芯片测试定位结构的所述固定结构相固定。这样，可以实现多个甚至大批量的晶圆的芯片测试。

本发明的一个实施例是，一种芯片，其采用任一实施例中所述测试电路实现；或者其具有采用任一实施例中所述测试电路的测试制程。优选的，所述芯片采用任一实施例中所述测试电路测试得到。也就是说，所述芯片在出售之前或者在制备过程中，具有所述测试电路的测试制程。这样，可以从测试制程逆向规范芯片的制造工艺，从而提供了更有效的芯片质量控制方式。

因为测试厂的收费是按数量和时间来收取的，所以为了简化测试，提升测试效率，保障测试安全，避免因测试损伤芯片，较好的，所述芯片包括连接端、寄存器和功能结构；所述寄存器用于存储指令集，所述指令集包括至少一组测试指令集及其测试序号，每组所述测试指令集具有多项测试指令，每组所述测试指令集匹配其所述测试序号；所述连接端用于接受外部的测试信号，所述测试信号具有所述测试序号；所述寄存器还用于根据所述测试信号输出至少一组所述测试指令集；所述功能结构用于根据至少一组所述测试指令集进行测试，得到测试结果，并通过所述连接端输出所述测试结果。较好的，所述芯片包括多个寄存器，每一所述寄存器用于存储一组测试指令集及其测试序号。较好的，一种芯片，其包括连接端、寄存器和功能结构；所述连接端用于接收测试信号并输出测试结果，所述寄存器用于根据测试信号发送测试指令到所述功能结构，所述功能结构用于根据测试指令进行测试，得到测试结果。本发明的实施例适用于芯片封装前或者封装后的测试，尽可能地简化了芯片相关于测试的结构，巧妙利用了许多芯片都有的连接端和寄存器，对寄存器进行了数据写入，把测试项预设在寄存器中，在测试时只要得到测试信号的测试序号，就可以实现预分组的测试指令集自动测试项目，因此极大地简化了测试信号，加快了其解析，由于测试指令是统一写入在芯片的寄存器中，也就是已经提前写入到时序逻辑电路，在写入之前已经对测试指令进行了无数的校验，所以所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试。其中，所述功能结构包括但不限于现有各种芯片内的启动单元、时钟单元、地址单元、缓存单元、存储单元、处理单元、判断单元、输出单元、增益补偿单元、温度保护单元、过压保护单元、限流保护单元、恒流源、电流镜、定时器、中断控制器及/或放大器等；本发明的各个实施例对此没有特别的限制。

优选的，所述寄存器设有多个锁存器或触发器。较好的，所述测试序号根据所述测试指令集的组数而设置，例如，仅有两组测试指令集，则测试序号可以为01或10；例如，仅有三组测试指令集，则测试序号可以为01或10或11。其他实施例以此类推，下面不再赘述。这样，可以实现极为简短的测试信号。优选的，所述寄存器为读写寄存器，用于在测试前写入所述指令集，并在完成测试或封装后擦除各所述测试指令集及其测试序号。这样，可以实现寄存器的重复利用，节约资源。本发明的一些其他实施例，可以采用存储器替代所述寄存器。优选的，所述连接端的数量为多个。优选的，所述连接端为硅片管脚或封装引脚。对于晶圆上未切割的芯片，所述连接端为硅片管脚；对于已封装的芯片，所述连接端为封装引脚。较好的，所述测试信号仅包括所述测试序号。这样，可以极大地简化了测试信号，加快了其解析，迅速开始测试，而且可以确保测试信号不会偏离已经预设在寄存器中的测试指令集，所以所有的测试都可以是受控的，从而降低了测试风险，特别适合批量芯片测试。优选的，所述连接端用于接受外部的测试信号，其中，所述测试信号为有序的至少二所述测试序号。较好的，所述测试信号包括多个顺序设置的测试序号，这样可以顺序测试多组测试指令集，实现多种功能的顺序测试。较好的，所述寄存器还用于根据所述测试信号顺序输出至少二组所述测试指令集；所述功能结构用于根据至少二组所述测试指令集进行测试，得到至少二测试结果，并通过所述连接端输出至少二所述测试结果。值得指出的是，测试结果可以是单独的t(true)或f(false)，也可以是一串数值，数值包括但不限于二进制数值或八进制数值等。通过上述实施例可以看出，本发明对于芯片成本的增加是近乎不计的，在工序方面只是增加了测试指令集写入寄存器，但是对于测试却是大大提升了测试效率，因此在整体上降低了测试成本，而且所有的测试都可是受控的，从而降低了测试风险，特别适合批量芯片测试。并且，对于新增测试项目或者测试要求而言，本发明的实施例的实现却又是非常方便的，只要写入寄存器即可，对于大量芯片还可以批量写入寄存器，从而扩展了测试项，提升了测试效率。

进一步地，本发明的实施例还包括，上述各实施例的各技术特征，相互组合形成的测试电路及芯片，其中，所述测试电路也可以称作测试电路系统，及/或，所述芯片也可以称作测试电路系统芯片。

需要说明的是，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本发明说明书记载的范围；并且，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。