专利名称：磁致电阻存储器及其读出方法
技术领域：
本发明涉及一种磁致电阻存储器和用于读出这样磁致电阻存储器中存储单元的一种方法。
背景技术：
磁致电阻存储器是常规的DRAM存储器和SRAM存储器，以及非易失存储器，例如闪烁或EEPROM的一种替代方案。它们由位线和字线引到其上的存储单元的一种装置组成。磁致电阻存储器的各个存储单元由通过电介层互相分开的两个磁性元件组成。磁性元件之一是硬磁性的，和因而在它的磁通方向上是给定的，另一个磁性元件是软磁性的，和可以通过在位线和字线上施加合适的开关电流在其取向上反转。布置在两个磁性元件之间的电介层是一种所谓的隧道电介层，例如是适合于作为隧道电介层的一个2nm厚的层。作为特点，隧道电介层具有取决于包围它的磁场的一种电阻。当在隧道电介层的两个侧面上的两个磁性元件是相同方向取向时，电介层具有不同于当两个磁性元件的磁通方向互相反向时的一种另外的电阻值。通过施加合适的电压到位线和字线上可以确定电阻当时在隧道电介层中的现实值，并且因而可以推断磁性元件的取向。因此总之得出一种二进制工作的状态系统，此状态系统因此适合于存储数字式的信息。
在存储单元的这样的装置上出现一种机会，分别在本来的存储单元之上和之下安排平行延伸的位线或字线，这些位线或字线又是互相成直角布置的。在存储单元装置的边缘上然后可将位线和字线引入到用于写入和读出的附加的电路中。
迄今还未将MRAM大容量存储器的阵列提供为产品。仅仅有大多基于″电流在平面″原理的较小的装置(阵列)可供支配，而给于大容量存储器用途的″电流垂直于平面″原理较大的机会。磁致电阻存储器提供像简单制造，非易失的数据保持和良好收缩适应性那样的某些基本的优点。它们作为大容量存储器的适应性在很大程度上取决于，是否能实现足够大的存储单元块。有竞争力的大容量存储器的装置(阵列)必须同时满足以下的要求1.阵列必须允许(几百)x(几百)个存储单元的大小。
2.读出信号必须具有某个最小值，以便使得足够可靠的分析处理成为可能。
HL产品的实例*DRAM需要约100-150mV。它们通过用坐落在节距(Pitch)中的读出放大器在阵列边缘上进行电压分析处理。
*(嵌入的)闪烁存储器需要约10μA。它们用在外围中的读出放大器进行电流分析处理。
*SRAM用150μA的接通电流(On-Strom)和可忽略的关断电流(0ff-Strom)工作。它们达到600ps-1.2ns的阵列存取时间。
对于MRAM不能先验地说明准确的值，而是必须逐个地检查，读出信号是否满足可靠的，干扰不敏感的分析处理。无论如何在节距中的读出放大器是不必要的。这使得放松(relaxieren)这些要求。
3.在读出时的能耗应是与DRAM的能耗可比较的，或应是较低的(按结构体系不同1pJ-1nJ)。
也必须向MRAM的大容量存储器用途提出这些要求。
在现有技术中已提出了不同的建议，以便配置磁阻存储单元装置。在那里介绍的放大器电路却在应用方面倾向于稳定性问题。
发明内容
本发明的任务在于，在这样存储单元的装置中，即在磁致电阻存储器中提供用于可靠地写入，读出和清除磁致电阻存储器的一种合适的结构体系。
按本发明通过下述内容解决此任务即一种磁致电阻存储器，该磁阻存储器具有以许多行和/或许多列布置的磁阻存储单元的装置；具有用于列中每一个的、与属于此列存储单元的第一极连接的一个位线；具有用于行中每一个的、与属于此行存储单元的第二极连接的一个字线；具有通过开关元件可各自与字线的第一末端连接的一个读出电压源；通过开关元件其至少一个输入端经分析处理线路可各自与位线的第一末端连接的一个电压分析处理器；在此一个第一终端电阻从分析处理线路分路；尤其是具有一个阻抗变换器，此阻抗变换器的输入端是与分析处理线路连接的，并且此阻抗变换器的输出端是通过开关元件可各自与位线和字线的第二末端连接的。用于读出磁阻存储器中的存储单元的方法，即此磁阻存储器具有以许多行和/或许多列布置的磁阻存储单元的一种装置；具有用于列中每一个的、与属于此列的存储单元第一极连接的一个位线；和具有用于行中每一个的、与属于此行的存储单元第二极连接的一个字线；在此本方法具有以下步骤A将读出电压源施加到要读出存储单元的第二极上；B用电压分析处理器分析处理经第一终端电阻下降的电压，在此第一终端电阻和电压分析处理器的一个第一输入端是与要读出存储单元的第一极连接的；尤其是C将经第一终端电阻下降的电压也施加到阻抗变换器的输入端上，并且将阻抗变换器输出端上的电压施加到不与要读出存储单元连接的那些字线和位线上。和在磁致电阻存储器上采用阻抗变换器，用于缓冲磁阻存储器的要读出存储单元的读出电压，和用于将所缓冲的信号施加到磁阻存储器的字线和位线上。由从属权利要求、本说明书和附图中得出本发明的其它有利的构成和特征以及细节。
本发明基于这种原理，生成取决于要读出存储单元的电阻的一种电压，并且经阻抗变换器使得此电压是如此可加负载的，以至于可以将位线和字线足够地保持在一个稳定的电压电平上。
因此本发明首先是针对一种磁致电阻存储器的，这种磁致电阻存储器具有以许多行和/或许多列布置的磁阻存储单元的一种装置，具有用于列中每一个的、与属于此列存储单元的第一极连接的一个位线，具有用于行中每一个的、与属于此行存储单元的第二极连接的一个字线，具有通过开关元件可各自与字线的第一末端连接的一个读出电压源，具有通过开关元件其至少一个输入端经分析处理线路可各自与位线的第一末端连接的一个电压分析处理器，在此一个第一终端电阻从分析处理线路分路。按本发明的磁致电阻存储器的特征在于一种阻抗变换器，此阻抗变换器的输入端是与分析处理线路连接的，并且此阻抗变换器的输出端是通过开关元件可各自与位线和字线的第二末端连接的。
组织在装置中的许多存储单元拥有行和列。由于为了实施按本发明的方法和因此为了按本发明应用阻抗变换器，施加一个电压到未与要读出存储单元连接的这样的字线和位线上，其结果是至少在两个所说明的准度之一上，也就是在行上或在列上，必须存在着多于一个的导线。因此，在其上可以合理地采用本发明的存储单元的最小数量为2。值得欢迎的当然是存储单元有个更大的数量，这个数一般也将在现实中存在着。
可与字线连接的读出电压源有能力给这些或这个激活的字线传送一种电压，此电压是足够的以便通过电压分析处理器来确定仍然位于电压分析处理器上的电压。从分析处理线路中分路的第一终端电阻因此是并与电压分析处理器并联的。因此，相同的电压位于终端电阻和电压分析处理器上。从第一终端电阻和在要读出存储单元中现实存在的电阻值的比例中得出电压的大小。
本发明意义上的阻抗变换器也称为V＝1放大器，或称为没有电平偏移的电压跟随器。它不改变位于它的输入端上的电压(此电压是与经第一终端电阻下降的电压等同的)，而是在它的输出端上输出等同的电压，在此位于那里的信号却是低欧姆的，和因此是更可加负载的。因而有一个足够低欧姆的电压源供支配，以便将等同的电压施加到为此安排的字线和位线上。
对于终端电阻应理解为一种电阻，此电阻的一个极是与要分析处理的电压连接的，而此电阻的另外一个极是与基准电压连接的。基准电压通常涉及GND，它却也可能是一种另外的电压，例如也可能是高于读出电压源的那个电压的一种电压。在此情况下必须相应地适配电路，这对于专业人员来说是熟知的措施。
磁致电阻存储器尤其是可以如此构成的，分析处理线路具有用于与位线连接的连接线路，和通过开关元件可各自与连接线路连接的两个分析处理路径，在此各一个终端电阻从这些分析处理路径中分路，其中两个分析处理路径中的每一个，通过各一个开关元件是可以与电压分析处理器的一个输入端和与此并联的一个电容连接的，并且两个分析处理路径中的每一个通过各一个开关元件是可以与阻抗变换器的输入端和与此输入端并联的一个电容连接的。
通过元件的这种优先的布置有效地产生两个分析处理路径代替上面描述的一个分析处理路径，这两个分析处理路径是可以分别与对于存储单元的读出为决定性的这个或这些位线，与阻抗变换器和电压分析处理器连接的。以此方式实施在要读出存储单元上所存在电阻的两种互相独立的分析处理是可能的。
两个终端电阻在此可以具有一个等同的电阻值，或它们的电阻值不同。两个存在的电容用于暂存在测量期间出现的电压，使得在具有两个输入端的一个相应的电压分析处理器中可以进行两个电压的比较。两个互相独立的分析处理路径的布置，例如使得一个存储单元的双重分析处理和中值形成成为可能，从此中值形成中可以以较大的准确性求出电阻值，和因此求出存储单元的二进制的含义内容。
然而也可能的是，在两次分析处理之间插入一个转接尝试，以便从要读出存储单元的电阻值的必要时所产生的变化中，可以推断存储单元的上一次的二进制状态。为了能进行这样的转接尝试，按本发明的磁致电阻存储器此外尤其具有通过开关元件可各个地与字线的第一末端连接的一个第一写入电流源，和通过开关元件可各个地与位线的第一末端连接的一个第二写入电流源。通过写入电流源，结合将由阻抗变换器提供的电压施加到要读出存储单元上，可以进行在某个方向上的这样的转接尝试。
如所说明的那样，读出电压源，写入电流源，阻抗变换器的输出端，以及分析处理线路和与其有关的分析处理路径必须是可各个地与字线和位线的各个所采用的末端连接的。为此目的提供将输入和输出的信号和电压传送给不同的字线和位线的分配器。在分配器上因此涉及分路的导线系统，在这些导线系统的末端上，有利地布置了用于与字线和位线连接的开关元件。因此通过具有位线中每一个的开关元件的分析处理器分配器，来进行位线与分析处理线路的连接。同样可以通过分析处理器分配器进行位线与第二写入电流源的连接，在此第二写入电流源和分析处理器线路是可以通过开关元件与分析处理器分配器连接的。用于连接写入电流源的开关元件和具有分析处理器分配器的分析处理器线路用于，可以交替地建立两个接触中一个，因为在分析处理器电路和写入电流源之间允许直接的电气连接是不合适的。
通过缓冲分配器可以进行阻抗变换器输出端与位线和字线的连接，此缓冲分配器是用每个位线和字线的一个开关元件装备的。
同样地可以通过读出分配器进行读出电压源与字线的连接，同样与每个字线的一个开关元件的连接。
最后同样可以通过读出分配器进行第一写入电流源与字线的连接，其中第一写入电流源和读出电压源，以相似的方式像第二写入电流源和分析处理器线路已经进行的那样，是可以通过开关元件与读出分配器连接的。
上述开关元件优先至少部分地，然而优先是整个地构成为晶体管的。
得到采用的磁阻存储单元优先是所谓的垂直电压存储单元(电流垂直于平面)。在这些垂直电压存储单元上存储器元件，位线，第一磁性元件，隧道电介层，第二磁性元件和字线是针对集成电路(更确切地说它们的硅结构)中的表面垂直地互相叠起布置的。在分析处理时电流因此从上向下，或从下向上流动。
本发明此外是针对用于读出磁致电阻存储器的一种方法。在涉及此方法方面，适用所有上面关于装置所述的内容，其中全部内容以此为依据。
本发明是针对用于读出一种磁致电阻存储器中的存储单元的一种方法，此磁致电阻存储器具有以许多行和/或许多列布置的磁阻存储单元的一种装置；具有用于列中每一个的、与属于此列的存储单元第一极连接的一个位线；和具有用于行中每一个的、与属于此行的存储单元第二极连接的一个字线；其中此方法具有以下步骤A将读出电压源施加到要读出存储单元的第二极上；B用与第一连接电阻并联的电压分析处理器分析处理经第一终端电阻下降的电压，在此第一终端电阻和电压分析处理器的一个第一输入端是与要读出存储单元的第一极连接的；其特征在于，C将经第一终端电阻下降的电压也施加到阻抗变换器的输入端上，并且将阻抗变换器输出端上的电压施加到不与要读出存储单元连接的那些字线和位线上。
在按本发明的方法，上人们因此利用电压分配器的原理，根据已知的读出电压和已知的终端电阻，出现既经终端电阻的，也经电压分析处理器和阻抗变换器的规定的电压降。在电压分析处理器进行存在电压的测量，以便可以推断要读出存储单元的电阻值时，在与输入信号等同电压时，阻抗变换器使它的输出信号是低欧姆的，并且因此可以用连接在其间的它们的电阻存储单元来驱动不同的位线和字线。由于因此施加到存储单元极上的电压等于在与要读出存储单元连接的位线上的电压，在要读出存储单元保持在其上的位线上不产生电流，通过要读出存储单元的电流除外。在属于也与要读出存储单元连接的字线的另外的存储单元上，相反地形成放大器必须承载的电流。总之通过这种装置可以明显地提高读出过程的稳定性和它的准确性。
因此，阻抗变换器的输出电压应优先等于它的输入电压。与此的偏差导致测量结果的恶化，并且因而影响可靠地确定要读出存储单元的二进制值。
按本发明方法步骤的依次描述不包含时间上的顺序。在可以相继执行步骤时，在可靠的测量是可能的之前，然而对于通过电压分析处理器的可靠的分析处理，所有通过步骤应该调节的条件才必须是得到保证的。因此出于可实践性原因以及也出于速度原因，基本上同时实施步骤A，B和C是优先的。
在步骤B中实施的分析处理，例如可以具有以下的分步骤B1将与要读出存储单元连接的位线，经分析处理器线路，与电压分析处理器的第一输入端、第一终端电阻和阻抗变换器的输入端连接；和B2在电压分析处理器中确定位于第一输入端上的电压。
如上面已描述的那样，可以进一步细分按本发明的方法，以便改善要读出存储单元的值确定的准确性。因此可能进行两个互相独立的读出过程，在这些读出过程中，在与电压分析处理器的输入端并联的两个电容中暂存各自形成的电压。然后可以在电压分析处理器中最后一起分析处理如此暂存的电压值。然而也可能的是，如此改善本方法，使得相继实施两个过程，和在这之间实施转一个接过程。这有这种优点，即不必那么准确地进行电压的测量，因为应更多地按转接尝试前后所产生电压的可能出现的差别来调节。本方法因此具有一个第一读出过程，跟随一个转接尝试，又由电压值的一个第二读出过程跟随此转接尝试。这种多步骤方法的一种优先的实施形式包含以下的其它步骤
D在与电压分析处理器的第一输入端和阻抗变换器的输入端连接的一个第一和一个第三电容中，存储经第一终端电阻下降的电压(其中第三电容在空间上合适地布置在阻抗变换器附近，并且第一电容在空间上布置在电压分析处理器附近)；E从第一终端电阻分开电压分析处理器的第一输入端和第一电容；F从第一终端电阻分开阻抗变换器的输入端和第三电容；G从要读出的存储单元分开读出电压源；H从要读出的存储单元分开第一终端电阻；I将位于阻抗变换器输出端上的电压施加到所有的字线和位线上；J将第一电流源施加到与要读出存储单元的第二极连接的字线上；K将第二电流源施加到与要读出存储单元的第一极连接的位线上；L从与要读出存储单元的第二极连接的字线分开第一电流源；M从与要读出存储单元的第一极连接的位线分开第二电流源；N从要读出存储单元的第二极分开位于阻抗变换器输出端上的电压；O从要读出存储单元的第一极分开位于阻抗变换器输出端上的电压；P将与要读出存储单元连接的位线，经分析处理器线路与电压分析处理器的第二输入端、第二终端电阻和阻抗变换器的输入端连接；Q施加读出电压源到要读出存储单元的第二极上；R在与第二终端电阻并联的一个第二电容中存储经第二终端电阻下降的电压，在此，第二终端电阻、第二电容和电压分析处理器的一个第二输入端是与要读出存储单元的第一极连接的；S在电压分析处理器中比较存储在第一和第二电容中的电压。
按本发明方法的上面所说明的步骤导致分析处理质量的明显改善。在这里也适用的是，尽管互相挨靠排列不同的步骤，却不必相继进行所有的步骤。更确切地说，甚至同时或基本上同时进行不同的步骤是可能的。因此优先的是，基本上同时进行以下的步骤A-D；E，F；G，H；I；J，K；L，M；N-P；Q，S。
最后，本发明是针对一种阻抗变换器采用的，此阻抗变换器用于缓冲磁致电阻存储器的要读出存储单元的读出电压，和用于施加所缓冲的信号到磁致电阻存储器的字线和位线上。
在附图中表示了以下的内容图1展示在第一读出过程期间的按本发明磁致电阻存储器的一个实施例；图2展示在转接尝试期间的按本发明磁致电阻存储器的相同实施例；和图3展示在第二读出过程期间的按本发明磁致电阻存储器的相同实施例。
具体实施例方式
以下应借助实施例来详述本发明，在此以附图为依据，如上面所说明的那样，在采用具有一个输入端的简单分析处理器和一种简单的分析处理方法的条件下实施本发明是可能的。尽管所期望的大的局部单元电阻变化，以下详述的双重读出方法却允许可靠的分析处理。详细地分为以下步骤1.读出单元状态和存储信息，2.随后到某个方向上的连接尝试，3.进一步读出单元状态和存储信息，4.比较结果和分析处理。
第一分析处理过程(图1)建议由m个字线5a，5b和n个位线4a，4b组成的一种矩阵，在此矩阵上，借助电压源U1，经读出分配器13和开关元件6a，将所选择的字线5a施加到给定的电位(例如1.2V)上。借助终端电阻R1将所选择的位线4a经分析处理器线路10、分析处理器分配器14和开关元件8a、8b、19和21对GND连接，使得产生经过由要读出存储单元3a的单元电阻和R1组成的电压分配器的、合成的BL(位线)电压。因此形成经应表征的单元电阻的电压降，通过单元电阻的大小确定电压降的值(在105Ω的单元电阻和5μA的电流时形成0.5V的电压降，并且因此在所选择的位线4a上形成约0.7V的电平)。在位于分析处理范围中的一个第一电容器C1中、暂存准确的位线电压。
如果按本发明仅应进行一个分析处理过程的话，不需要第一电容器C1用于电压的暂存。在此情况下，借助连接到分析处理器线路10上的和否则与第一电容器C1并联的(即两者位于同一电位上)电压分析处理器2可立即确定电压。
如果应该采用具有两个读出过程的按本发明方法的话，还在第三电容器C3中暂存相同的电压值，因为对于随后的写入过程需要此电压。借助阻抗变换器1(V＝1放大器)将所有未起动的(angesprochen)位线和字线4b，5b经电压分配器15保持在起动的位线4a的电压上(约0.7V)。因此原则上在起动的字线5a上经未起动的单元形成通过未起动存储单元3b，3c，3d的不受欢迎的单元电流。这些电流在未起动的位线上流动(在图1中存储单元3c，对每个位线形成各一个约5μA的单元电流)。它们必须由V＝1放大器1承载。在对每个字线200个单元的情况下，这涉及1mA的电流，此电流流动10ns和消耗12pJ的能量。此电流值位于这样的界限上，在此界限之上可以对单元编程。因此对具有每个字线的显著较大数目单元的阵列是不可能的。外加于此，还有来自位线电压的充电电流，这些充电电流相应于单元电阻的准确值可以变化达约10-20％。在模拟分析研究中可以分别求出对此所需能耗的确定。
可以将12pJ的能耗的总值与一个DRAM的一次单个比特访问的能耗作比较，这个单个比特访问需要约200pJ的能量。对于这种情况，因此DRAM的能耗位于MRAM的能耗之上述一个数量级。另外的访问形式是可以设想的，并且因此也是另外的结果。已经证明，在当前时刻对于MRAM不能看出涉及读出过程功耗方面的问题。
所给出的约0.7V的电压也是装置的静止电压。当进行读出访问时，仅对一个字线再充电。因此节省功率。
到某个方向上的连接尝试(图2；此过程基本上也相当于编程过程)在第一次分析处理之前，在电容C1和C3中暂存电压值。现将C3上的电位采用为基准电压，并且缓冲此电位，经因此用作为电压源的V＝1放大器1加入到所有的字线和位线4a，4b，5a，5b中，采用的办法是闭合所有将电压分配器15与字线和位线连接的开关元件7a，7b，9a，9b。以此方式节省功率，因为单元阵列相对于第一读出过程基本上保持在未改变的电位上。附加地分别经写入电流源I1和I2将一种电流加入所选择的字线和位线4a，5a中，如果单元3a与电流方向允许这一点的话，此电流重新编程要读出的存储单元3a。通过借助开关元件17和18接通电流源，来进行经电流源I1和I2的电流加入，而在此时刻，不仅借助开关元件19的分析处理器复合体，而且借助开关元件16的电压源U1是从存储单元装置分开的。电流源I1和I2的电流强度分别位于约1mA。由写入电流源I1和I2将电流加入字线5a和位线4a中，并且由作为电压源工作的阻抗变换器1接纳。
第二个分析处理过程(图3)由第一次分析处理，在第一电容C1中进一步存储了所属的电压值。现在进行类似于第一次分析处理的一种分析处理，可是现在在第二电容C2中存储相应的电压值。为此目的分析处理器线路是划分为一个连接线路10和两个分析处理器路径11和12的，这些分析处理器路径11和12经开关元件20，21是可各自与连接线路10连接的。每个分析处理器路径含有一个终端电阻R1，R2和一个电容C1，C2，这些电容C1，C2是经开关元件24，25从它们的终端电阻可分开的。通过通向具有开关元件22，23的阻抗变换器的分路也还属于其的这个装置，实现了允许两个独立测量的两个互相独立的测量支线。然后电压分析处理器2作出决择，此时它比较存储在电容C1，C2中的电压。
可是应优先将一种非对称性装入系统中，因为编程尝试要么可能是成功的，要么不导致要读出存储单元3a的单元内容的改变。在两个终端电阻R1，R2中，或通过电压分析处理器2的非对称性构造可以实现这种非对称性。然后可以在电压分析处理器2的输出端上测取分析处理的结果。
以下应估算按本发明电路的访问时间。对于105Ω的单元电阻，和10fF的单元电容得出在读出时的所起动单元的充电时间常数为1ns。系统有一个第二时间常数，也就是用于一个线路充电的时间常数。当对于电压源U1据有100Ω的内阻时，在具有10pF(1000个单元)的线路上同样得出1ns的时间常数。两个时间常数位于一个有利的范围中。可以与DRAM粗略比较的分析处理时间看来是可行的。
进一步应估算阻抗变换器1(V＝1放大器)的特性。阻抗变换器1的偏离导致位线上的电压的漂移，因为出现通过所起动位线的未起动单元的电流。由于我们从对于每个位线的N＝1000个单元出发，这种效应是比较强的。偏离电压Δ完全深刻地影响字线电压VWL。然而它同样地在两种分析处理中出现，这导致一种部分补偿。对于读出信号S得出S＝f(R)(NΔ-VWL)f(R)是不同电阻的函数，并且对于给定的情况位于0.02。对于VWL＝1.2V的值，得出Δ为1.2mV的上限。具有约1mV偏离的放大器在今天是良好可行的，并且对于几个ns的调整时间和几个mA的输出电流，具有在几个mA附近的电流消耗。
在上面假设的条件下，在数据(Datum)″0″和″1″之间的电压差，可以例如位于24mV，然而也可能具有从电路中产生的一个另外的值。24mV的值是很适宜地可分析处理的。MRAM的优点在于，分析处理电路不受节距范围的位置限制，因为它可以毫无问题地安放在单元阵列之外。
相关号清单C1 第一电容C2 第二电容C3 第三电容R1 第一终端电阻R2 第二终端电阻U1 读出电压源I1 第一写入电流源I2 第二写入电流源1 阻抗变换器2 电压分析处理器3a，3b，3c，3d磁致电阻存储器4a，4b 位线5a，5b 字线6a，6b 用于将字线与读出电压源，写入电流源连接的开关元件7a，7b 用于将字线与阻抗变换器输出端连接的开关元件8a，8b 用于将位线与电压分析处理器，写入电流源连接的开关元件9a，9b 用于将位线与阻抗变换器输出端连接的开关元件10 分析处理器线路/连接线路11 第一分析处理器路径12 第二分析处理器路径13 读出分配器14 分析处理器分配器15 阻抗分配器16 用于将读出电压源与读出分配器连接的开关元件17 用于将第一写入电流源与读出分配器连接的开关元件18 用于将第二写入电流源与分析处理器分配器连接的开关元件19 用于将分析处理器线路与读出分配器连接的开关元件
20 用于将第二分析处理器路径与连接线路连接的开关元件21 用于将第一分析处理器路径与连接线路连接的开关元件22 用于将第二分析处理器路径与阻抗变换器和第三电容连接的开关元件23 用于将第一分析处理器路径与连接线路连接的开关元件24 用于将第二分析处理器路径与电压分析处理器和第二电容连接的开关元件25 用于将第一分析处理器路径与电压分析处理器和第一电容连接的开关元件
权利要求
1.磁致电阻存储器具有以许多行和/或许多列布置的磁阻存储单元(3a，b，c，d)的装置；用于列中每一个的、与属于此列存储单元(3a，b，c，d)的第一极连接的一个位线(4a，b)；用于行中每一个的、与属于此行存储单元(3a，b，c，d)的第二极连接的一个字线(5a，b)；通过开关元件(6a，6b，16)可各自与字线的第一末端连接的一个读出电压源(U1)；通过开关元件(8a，8b，11)其至少一个输入端经分析处理线路可各自与位线(4a，b)的第一末端连接的一个电压分析处理器(2)；在此一个第一终端电阻(R1)从分析处理线路(10)分路；其特征在于，一个阻抗变换器(1)，此阻抗变换器(1)的输入端是与分析处理线路连接的，并且此阻抗变换器(1)的输出端是通过开关元件(7a，7b，9a，9b)可各自与位线(4a，4b)和字线(5a，5b)的第二末端连接的。
2.按权利要求1的磁致电阻存储器，其特征在于，分析处理线路具有用于与位线(4a，4b)连接的一个连接线路(10)，和通过开关元件(20，21)可各自与连接线路(10)连接的两个分析处理路径(11，12)；在此各一个终端电阻(R1，R2)从分析处理路径(11，12)分路；在此两个分析处理路径(11，12)中的每一个通过一个开关元件(24，25)是可与电压分析处理器(2)的一个输入端和与此并联的一个电容(C1，C2)连接的；并且两个分析处理路径(11，12)中的每一个通过一个开关元件(22，23)是可与阻抗变换器(1)的输入端和与此输入端并联的一个电容(C3)连接的。
3.按权利要求1或2的磁致电阻存储器，其特征在于，它进一步具有通过开关元件(6a，6b，17)可各自与字线(5a，5b)的第一末端连接的一个第一写入电流源(I1)；和通过开关元件(8a，8b，18)可各自与位线(4a，4b)的第一末端连接的一个第二写入电流源(I2)。
4.按权利要求1至3之一的磁致电阻存储器，其特征在于，通过具有用于位线(4a，4b)中每个位线的一个开关元件(8a，8b)的分析处理器分配器(14)进行位线(4a，4b)与分析处理器线路(10，11，12)的连接。
5.按权利要求4的磁致电阻存储器，其特征在于，同样通过分析处理器分配器(14)进行位线(4a，4b)与第二写入电流源(I2)的连接，在此第二写入电流源(I2)和分析处理器线路(10，11，12)通过开关元件(18，19)是可与分析处理器分配器(14)连接的。
6.按权利要求1至5之一的磁致电阻存储器，其特征在于，通过具有用于每个位线和字线(4a，4b，5a，5b)的一个开关元件(7a，7b，9a，9b)的缓冲分配器(15)进行阻抗变换器(1)输出端与位线和字线(4a，4b，5a，5b)的连接。
7.按权利要求1至6之一的磁致电阻存储器，其特征在于，通过具有用于每个字线(5a，5b)的一个开关元件(6a，6b)的读出分配器(13)进行读出电压源(U1)与字线(5a，5b)的连接。
8.按权利要求7的磁致电阻存储器，其特征在于，同样通过读出分配器(13)进行第一写入电流源(I1)与字线(5a，5b)的连接，在此第一写入电流源(I1)和读出电压源(U1)通过开关元件(16，17)是可与读出分配器(13)连接的。
9.按权利要求1至8之一的磁致电阻存储器，其特征在于，开关元件是晶体管。
10.用于读出磁致电阻存储器中的存储单元的方法，此磁致电阻存储器具有以许多行和/或许多列布置的磁阻存储单元(3a，3b，3c，3d)的一种装置；具有用于列中每一个的、与属于此列的存储单元(3a，b；3c，d)第一极连接的一个位线(4a，4b)；和具有用于行中每一个的与属于此行的存储单元(3a，b；3c，d)第二极连接的一个字线(5a，5b)；在此本方法具有以下的步骤A将读出电压源(U1)施加到要读出存储单元(3a)的第二极上；B用电压分析处理器(2)分析处理经第一终端电阻(R1)下降的电压，在此第一终端电阻(R1)和电压分析处理器(2)的一个第一输入端是与要读出存储单元(3a)的第一极连接的；其特征在于，C将经第一终端电阻(R1)下降的电压也施加到阻抗变换器(1)的输入端上，并且将阻抗变换器(1)输出端上的电压施加到不与要读出存储单元(3a)连接的那些字线和位线(7b，9b)上。
11.按权利要求10的方法，其特征在于，阻抗变换器(1)的输出电压等于它的输入电压。
12.按权利要求10或11的方法，其特征在于，基本上同时实施步骤A、B和C。
13.按权利要求10至12之一的方法，其特征在于，分析处理B具有以下的步骤B1将与要读出存储单元(3a)连接的位线(4a)经分析处理器线路(10，11，12)与电压分析处理器(2)的第一输入端、第一终端电阻(R1)和阻抗变换器(1)的输入端连接；和B2在电压分析处理器(2)中确定位于第一输入端上的电压。
14.按权利要求10至13之一的方法，其特征在于，方法具有以下的其它步骤D在与电压分析处理器(2)的第一输入端和阻抗变换器(1)的输入端连接的一个第一和一个第三电容(C1，C3)中，存储经第一终端电阻(R1)下降的电压；E从第一终端电阻(R1)分开电压分析处理器(2)的第一输入端和第一电容(C1)；F从第一终端电阻分开阻抗变换器的输入端和第三电容；G从要读出的存储单元(3a)分开读出电压源(U1)；H从要读出的存储单元(3a)分开第一终端电阻(R1)；I将位于阻抗变换器(1)输出端上的电压施加到所有的字线和位线(4a，4b，5a，5b)上；J将第一电流源(I1)施加到与要读出存储单元(3a)的第二极连接的字线上；K将第二电流源(I2)施加到与要读出存储单元(3a)的第一极连接的位线上；L从与要读出存储单元(3a)的第二极连接的字线分开第一电流源(I1)；M从与要读出存储单元(3a)的第一极连接的位线分开第二电流源(I2)；N从要读出存储单元(3a)的第二极分开位于阻抗变换器(1)输出端上的电压；O从要读出存储单元(3a)的第一极分开位于阻抗变换器(1)输出端上的电压；P将与要读出存储单元连接的位线，经分析处理器线路与电压分析处理器的第二输入端、第二终端阻抗(R2)和阻抗变换器的输入端连接；Q施加读出电压源(U1)到要读出存储单元(3a)的第二极上；R在与第二终端电阻(R2)并联的一个第二电容(C2)中存储经第二终端电阻(R2)下降的电压，在此，第二终端电阻(R2)、第二电容(C2)和电压分析处理器(2)的一个第二输入端是与要读出存储单元(3a)的第一极连接的；S在电压分析处理器(2)中比较存储在第一和第二电容(C1，C2)中的电压。
15.按权利要求10至14之一的方法，其特征在于，基本上同时实施步骤A，B，C和D。
16.按权利要求10至15之一的方法，其特征在于，基本上同时实施步骤E和F。
17.按权利要求10至16之一的方法，其特征在于，基本上同时实施步骤G和H。
18.按权利要求10至17之一的方法，其特征在于，基本上同时实施步骤J和K。
19.按权利要求10至18之一的方法，其特征在于，基本上同时实施步骤L和M。
20.按权利要求10至19之一的方法，其特征在于，基本上同时实施步骤N，0和P。
21.按权利要求10至20之一的方法，其特征在于，基本上同时实施步骤Q和S。
22.采用阻抗变换器用于缓冲磁致电阻存储器的要读出存储单元的读出电压，和用于将所缓冲的信号施加到磁致电阻存储器的字线和位线上。
全文摘要
本发明涉及磁致电阻存储器,它具有以许多行和/或许多列布置的磁阻存储单元的一种装置;具有列中每一个的与属于此列的存储单元第一极连接的一个位线;具有行中每一个的与属于此行的存储单元第二极连接的一个字线;具有通过开关元件可各与字线的第一末端连接的读出电压源;具有通过开关元件其至少一个输入端经分析处理线路可各与位线的第一末端连接的电压分析处理器;在此从分析处理线路分路第一终端电阻;和具有阻抗变换器,其输入端与分析处理线路连接,其输出端通过开关元件可各与位线和字线的第二末端连接。本发明也涉及用于读出磁致电阻存储器的一种方法。
文档编号G11C11/16GK1343985SQ01132559
公开日2002年4月10日 申请日期2001年9月4日 优先权日2000年9月4日
发明者R·特维斯, W·韦伯, H·范登贝格 申请人:因芬尼昂技术股份公司