专利名称：包括移位寄存器的驱动电路及利用该电路的平板显示器件的制作方法
技术领域：
本发明涉及一种用于平板显示器件的驱动电路，更具体地，涉及一种具有移位寄存器的驱动电路及利用该电路的平板显示器件。
背景技术：
阴极射线管(CRT)已经广泛地用于显示器件，例如电视和监视器。然而，CRT具有一些缺点，例如，随着显示区域的增加，其具有重的重量、大的体积和高的驱动电压。因此，具有轻重量和低功耗的极好特性的平板显示(FPD)器件已经成为最近研究的主题，这些平板显示器件例如为液晶显示(LCD)器件、等离子体显示板(PDP)器件和有机电致发光显示(ELD)器件。
通常，LCD器件包括两个基板，其设置为两个基板的各自电极彼此面对。液晶层插入在各自的电极之间。当电压施加在两个电极之间时，产生电场。电场通过重新取向液晶分子来调整液晶层的光透射率，由此在LCD器件中显示图像。
FPD器件如LCD器件包括将RGB数据和外部驱动系统的若干驱动信号转换为适当电信号的电路单元，和利用电信号显示图像的显示面板。通常，电路单元以与显示面板不同的方式形成在基板上，并包括栅驱动器和数据驱动器。
最近，广泛使用有源矩阵型显示面板，其中多个像素区以矩阵形式配置并且开关元件如薄膜晶体管(TFT)形成在各像素区中。TFT通过重复的光刻工序制造。当制造像素区中的TFT时，一部分驱动电路可以形成在像素区的外围处。由于驱动电路部分形成在显示面板中，而不需要增加光刻工序，因此减少了制造成本。具体地，具有相对低驱动频率的栅驱动器可以形成在具有高可靠性的显示面板中。
图1示出了根据现有技术的有源矩阵型液晶显示器件的示意平面图。在图1中，有源矩阵型液晶显示器件包括液晶面板3、数据驱动集成电路(IC)1和栅驱动IC 2。液晶面板3包括两个基板和插入在两个基板之间的液晶层。多条数据线“DL1”至“DLn”和多条栅线“GL1”至“GLm”形成在液晶而板3中，以限定多个像素区，各像素区中的薄膜晶体管(TFT)连接到栅线和数据线。数据驱动IC 1通过多条数据线“DL1”至“DLn”向TFT提供数据信号，栅驱动IC 2通过多条栅极线“GL1”至“GLm”将栅信号顺序提供给TFT。TFT根据栅信号向各像素区提供数据信号。
包括移位寄存器和锁存器的数据驱动IC1根据数据移位时钟对数据比特流移位，并同时根据数据输出使能信号将对应于一条栅线的数据信号提供给多条数据线“DL1”至“DLn”。包括多级的栅驱动IC2根据栅起始脉冲(GSP)将栅信号顺序提供给多条栅线“GL1”至“GLm”。
图2示出了用于根据现有技术有源矩阵型液晶显示器件的栅信号的示意时序图。在图2中，在栅起始脉冲(GSP)施加到栅驱动IC2(图1所示的)之后，栅驱动IC2(图1所示的)开始将栅信号“VGLm-2”、“VGLm-1”和“VGLm”顺序提供给多条栅线“GLm-2”、“GLm-1”和“GLm”(图1所示的)。因此，连接到多条栅线的多个薄膜晶体管(TFT)顺序导通，同时对应于一条栅线的数据信号被提供给连接到选定栅线的像素区。
栅驱动IC2(图1所示的)包括用于顺序输出栅信号的多个移位寄存器。当多个移位寄存器包括非晶硅(a-Si)TFT时，a-Si TFT可能由于长时间的高直流(DC)偏压而损坏。a-Si TFT的损坏可能引起栅驱动IC2(图1所示的)的故障。
图3示出了根据现有技术用于液晶显示器件的第N级移位寄存器的示意电路图，图4示出了用于驱动图3的移位寄存器的信号的示意时序图。
在图3和图4中，第N级移位寄存器包括第一至第七薄膜晶体管(TFT)“T1”至“T7”，并且第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-N”输入到第N级。非晶硅(a-Si)薄膜晶体管(TFT)用作各TFT。
起始信号“Vst-N”和第四时钟“CLK4”分别输入到第一TFT“T1”和第二TFT“T2”。移位寄存器的第(N-1)级输出信号可以用作第N级的起始信号“Vst-N”。当起始信号“Vst-N”和第四时钟“CLK4”的高电平电压施加到第一TFT“T1”和第二TFT“T2”时，第一TFT“T1”和第二TFT“T2”导通，并且Q节点根据起始信号“Vst-N”向上充电。结果，起始信号“Vst-N”的高电平电压自举Q节点。起始信号“Vst-N”和第四时钟“CLK4”彼此同步。因此，当第一时钟“CLK1”的高电平电压输入到第六TFT“T6”时，Q节点具有高电平电压以导通第六TFT“T6”，并且第一时钟“CLK1”的高电平电压输出作为第N级的输出信号“Vout-N”。第N级的输出信号“Vout-N”可以用作第(N+1)级的起始信号“Vst-(N+1)”.
接下来，当第二时钟“CLK2”的高电平电压输入到第四TFT“T4”时，第四TFT“T4”导通，源电压“VDD”的高电平电压施加到QB节点。结果，第三TFT“T3”导通，并且Q节点放电。
在移位寄存器中，第一至第七TFT“T1”至“T7”具有不同的偏压应力。由于偏压应力引起阈值电压漂移，因此第一至第七TFT“T1”至“T7”具有不同的阈值电压。阈值电压的不均匀性降低了TFT的可靠性。具体地，由于根据QB节点的电压“VQB”导通/截止的第三和第七TFT“T3”和“T7”用作下拉单元(pull-down unit)的元件，因此在一帧中除了输出信号“Vout-N”的时间周期之外的期间，一个方向的偏压应力作用在第三和第七TFT“T3”和“T7”上。结果，在第三和第七TFT“T3”和“T7”中发生阈值电压漂移，从而降低了移位寄存器的可靠性。为了提高移位寄存器的可靠性，TFT特性的变化如阈值电压漂移应当最小化。
图5示出了根据现有技术包括一个下拉单元的移位寄存器的第四薄膜晶体管和信号的示意图。
在图5中，第四TFT“T4”具有栅极“G”、源极“S”和漏极“D”。第三时钟“CLK3”和源电压“VDD”分别施加到栅极“G”和漏极“D”。源极连接到QB节点。当第三时钟“CLK3”的高电平电压施加到栅极“G”时，源电压“VDD”和QB节点电压“VQB”的高电平电压分别施加到漏极“D”和源极“S”。因此，栅极“G”和源极“S”之间的电压差以及栅极“G”和漏极“D”之间的电压差最小化。由于电压差引起的应力相对低，因此这种状态可以称为低偏压应力状态。
发明内容
本发明提供一种场序制模式液晶显示器件及其驱动方法，所述显示器件具有提高的对比度和提高的颜色再现性。场序制模式液晶显示器件在相对低温度时具有提高的显示质量。
如具体和概括描述，一种具有多级的用于平板显示器件的驱动电路的移位寄存器，包括第TFT，接收前一级的输出电压并连接到Q节点，改第一TFT具有二极管结构以便其栅极连接到漏极；在Q节点和供电电压终端之间的第二TFT，该第二TFT根据下一级的输出电压进行转换；在奇数源电压终端和QB-o节点之间的第三奇数TFT，该第三奇数TFT具有二极管结构以便其栅极连接到漏极；在偶数源电压终端和QB-e节点之间的第三偶数TFT，该第三偶数TFT具有二极管结构以便其栅极连接到漏极；在第一时钟终端和当前级的输出电压终端之间的第四TFT，该第四TFT根据Q节点的电压进行转换；在QB-o节点和供电电压终端之间的第五奇数TFT，该第五奇数TFT根据Q节点的电压进行转换；在QB-e节点和供电电压终端之间的第五偶数TFT，该第五偶数TFT根据Q节点的电压进行转换；在QB-o节点和供电电压终端之间的第六奇数TFT，该第六奇数TFT根据奇数源电压终端进行转换；在QB-e节点和供电电压终端之间的第六偶数TFT，该第六偶数TFT根据偶数源电压终端进行转换；在Q节点和供电电压终端之间的第七奇数TFT，该第七奇数TFT根据QB-o节点的电压进行转换；在Q节点和供电电压终端之间的第七偶数TFT，该第七偶数TFT根据QB-e节点的电压进行转换；在当前级的输出电压终端和供电电压终端之间的第八奇数TFT，该第八奇数TFT根据QB-o节点的电压进行转换；和在当前级的输出电压终端和供电电压终端之间的第八偶数TFT，该第八偶数TFT根据QB-e节点的电压进行转换。
在另一方面，一种具有多级的用于平板显示器件的驱动电路的移位寄存器，包括第一TFT，接收前一级的输出电压并连接到Q节点，第一TFT具有二极管结构以便其栅极连接到漏极；在Q节点和供电电压终端之间的第二TFT，该第二TFT根据下一级的输出电压进行转换；在奇数源电压终端和QB-o节点之间的第三奇数第一TFT，该第三奇数第一TFT具有二极管结构以便其栅极连接到漏极；在奇数源电压终端和QB-o节点之间的第三奇数第二TFT，该第三奇数第二TFT根据第一节点的电压进行转换；在第一节点和供电电压终端之间的第三奇数第三TFT，该第三奇数第三TFT根据Q节点的电压进行转换；在第一节点和供电电压终端之间的第三奇数第四TFT，该第三奇数第四TFT根据前一级的输出电压进行转换；在偶数源电压终端和QB-e节点之间的第三偶数第一TFT，该第三偶数第一TFT具有二极管结构以便其栅极连接到漏极；在偶数源电压终端和QB-e节点之间的第三偶数第二TFT，该第三偶数第二TFT根据第二节点的电压进行转换；在第二节点和供电电压终端之间的第三偶数第三TFT，该第三偶数第三TFT根据Q节点的电压进行转换；在第二节点和供电电压终端之间的第三偶数第四TFT，该第三偶数第四TFT根据前一级的输出电压进行转换；在第一时钟终端和当前级的输出电压终端之间的第四TFT，该第四TFT根据Q节点的电压进行转换；在QB-o节点和供电电压终端之间的第五奇数TFT，该第五奇数TFT根据Q节点的电压进行转换；在QB-e节点和供电电压终端之间的第五偶数TFT，该第五偶数TFT根据Q节点的电压进行转换；在QB-o节点和供电电压终端之间的第六奇数TFT，该第六奇数TFT根据前一级的输出电压进行转换；在QB-e节点和供电电压终端之间的第六偶数TFT，该第六偶数TFT根据前一级的输出电压进行转换；在Q节点和供电电压终端之间的第七奇数TFT，该第七奇数TFT根据QB-o节点的电压进行转换；在Q节点和供电电压终端之间的第七偶数TFT，该第七偶数TFT根据QB-e节点的电压进行转换；在当前级的输出电压终端和供电电压终端之间的第八奇数TFT，该第八奇数TFT根据QB-o节点的电压进行转换；和在当前级的输出电压终端和供电电压终端之间的第八偶数TFT，该第八偶数TFT根据QB-e节点的电压进行转换。
在另一方面，一种具有多级的用于平板显示器件的驱动电路的移位寄存器，包括第一TFT，接收前一级的输出电压并连接到Q节点，该第一TFT具有二极管结构以便其栅极连接到漏极；在Q节点和供电电压终端之间的第二TFT，该第二TFT根据下一级的输出电压进行转换；在奇数源电压终端和QB-o节点之间的第三奇数第一TFT，该第三奇数第一TFT具有二极管结构以便其栅极连接到漏极；在奇数源电压终端和QB-o节点之间的第三奇数第二TFT，该第三奇数第二TFT根据第一节点的电压进行转换；在第一节点和供电电压终端之间的第三奇数第三TFT，该第三奇数第三TFT根据Q节点的电压进行转换；在第一节点和供电电压终端之间的第三奇数第四TFT，该第三奇数第四TFT根据偶数源电压进行转换；在偶数源电压终端和QB-e节点之间的第三偶数第一TFT，该第三偶数第一TFT具有二极管结构以便其栅极连接到漏极；在偶数源电压终端和QB-e节点之间的第三偶数第二TFT，该第三偶数第二TFT根据第二节点的电压进行转换；在第二节点和供电电压终端之间的第三偶数第三TFT，该第三偶数第三TFT根据Q节点的电压进行转换；在第二节点和供电电压终端之间的第三偶数第四TFT，该第三偶数第四TFT根据奇数源电压进行转换；在第一时钟终端和当前级的输出电压终端之间的第四TFT，该第四TFT根据Q节点的电压进行转换；在QB-o节点和供电电压终端之间的第五奇数TFT，该第五奇数TFT根据Q节点的电压进行转换；在QB-e节点和供电电压终端之间的第五偶数TFT，该第五偶数TFT根据Q节点的电压进行转换；在QB-o节点和供电电压终端之间的第六奇数TFT，该第六奇数TFT根据前一级的输出电压进行转换；在QB-e节点和供电电压终端之间的第六偶数TFT，该第六偶数TFT根据前一级的输出电压进行转换；在Q节点和供电电压终端之间的第七奇数TFT，该第七奇数TFT根据QB-o节点的电压进行转换；在Q节点和供电电压终端之间的第七偶数TFT，该第七偶数TFT根据QB-e节点的电压进行转换；在当前级的输出电压终端和供电电压终端之间的第八奇数TFT，该第八奇数TFT根据QB-o节点的电压进行转换；和在当前级的输出电压终端和供电电压终端之间的第八偶数TFT，该第八偶数TFT根据QB-e节点的电压进行转换。
在另一方面，一种用于平板显示器件的驱动电路的多个移位寄存器级，包括第一TFT，根据起始信号充电Q节点；第二TFT，根据下一移位寄存器级的输出电压使Q节点放电；上拉单元，根据Q节点的电压增加当前移位寄存器级的输出电压；奇数下拉单元，根据QB-o节点的电压在奇数帧时降低当前级的输出电压；偶数下拉单元，根据QB-e节点的电压在偶数帧时降低当前级的输出电压；连接到QB-o节点的第三奇数TFT，该第三奇数TFT的栅极和漏极彼此连接并接收奇数源电压；和连接到QB-e节点的第三偶数TFT，该第三偶数TFT的栅极和漏极彼此连接并接收偶数源电压。
仍在另一方面，一用于平板显示器的驱动电路的移位寄存器级，包括具有栅极和漏极的第一TFT，所述栅极和漏极都连接到起始信号终端；具有栅极和漏极的第二TFT，所述栅极和漏极都连接到奇数源电压终端；具有栅极和漏极的第三TFT，所述栅极和漏极都连接到偶数源电压终端；连接在时钟终端和移位寄存器级的输出节点之间的第四TFT，第一TFT的源极连接到第四TFT的栅极。
应当理解，本发明之前的概括描述和下面的详细描述为例证性和解释性的，意欲对要求保护的本发明提供进一步解释。
所附附图用于提供本发明的进一步理解，并结合在本申请中，构成本申请的一部分，这些
了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中图1示出了根据现有技术的有源矩阵型液晶显示器件的示意平面图；图2示出了用于根据现有技术有源矩阵型液晶显示器件的栅信号的示意时间图；图3示出了根据现有技术用于液晶显示器件的第N级移位寄存器的示意电路图；图4示出了用于驱动图3的移位寄存器的信号的示意时序图；图5示出了根据现有技术包括一个下拉单元的移位寄存器的第四薄膜晶体管和信号的示意图；图6示出了根据本发明实施方式用于液晶显示器件的第N级移位寄存器的示意电路图；图7示出了用于驱动图6的移位寄存器的信号的示意时序图；图8示出了根据本发明实施方式包括两个下拉单元的移位寄存器的第四奇数薄膜晶体管、第四偶数薄膜晶体管和信号的示意图；图9示出了根据本发明另一实施方式用于平板显示器件的第M级移位寄存器的示意电路图；图10示出了根据本发明再一实施方式用于平板显示器件的第M级移位寄存器的示意电路图；和图11示出了根据本发明又一实施方式用于平板显示器件的第M级移位寄存器的示意电路图。
具体实施例方式
现在将对本发明的优选实施方式进行详细描述，这些实施例在所附附图中说明。
为了提高包括一个下拉单元的移位寄存器的可靠性，提出一种包括两个下拉单元的移位寄存器，其中TFT的特性变化如阈值电压漂移得到减少。
图6示出了根据本发明实施方式用于液晶显示器的包括两个下拉单元的第N级移位寄存器的示意电路图，图7示出了用于驱动图6的移位寄存器的信号的示意时序图。
在图6和图7中，第N级移位寄存器包括第一薄膜晶体管(TFT)“T1”、第二TFT“T2”、第三奇数TFT“T3o”、第三偶数TFT“T3e”、第四奇数TFT“T4o”、第四偶数TFT“T4e”、第五奇数TFT“T5o”、第五偶数TFT“T5e”、第六TFT“T6”、第七偶数TFT“T7e”和第七奇数TFT“T7o”。此外，Q节点形成在第六TFT“T6”的栅极处，而QB-o节点形成在第三奇数TFT“T3o”和第七奇数TFT“T7o”的栅极处，以及QB-e节点形成在第三偶数TFT“T3e”和第七偶数TFT“T7e”的栅极处。
第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-N”输入到第N级。非晶硅(a-Si)薄膜晶体管(TFT)用作各TFT。此外，第N级移位寄存器包括奇数下拉单元和偶数下拉单元，其中奇数下拉单元包括第三奇数TFT“T3o”和第七奇数TFT“T7o”，偶数下拉单元包括第三偶数TFT“T3e”和第七偶数TFT“T7e”。因此，按照帧交替具有高电平电压的奇数源电压“VDD-o”和偶数源电压“VDD-e”用于奇数和偶数下拉单元。例如，奇数源电压“VDD-o”在奇数帧期间具有高电平电压，偶数源电压“VDD-e”在偶数帧期间具有高电平电压。第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-N”具有与图4所示相同的形状。
起始信号“Vst-N”和第四时钟“CLK4”分别输入到第一TFT“T1”和第二TFT“T2”。移位寄存器的第(N-1)级(未示出)输出信号用作第N级的起始信号“Vst-N”。当起始信号“Vst-N”和第四时钟“CLK4”的高电平电压施加到第一TFT“T1”和第二TFT“T2”时，第一TFT“T1”和第二TFT“T2”导通，并且Q节点根据起始信号“Vst-N”向上充电。结果，起始信号“Vst-N”的高电平电压自举Q节点。起始信号“Vst-N”和第四时钟“CLK4”彼此同步。因此，当第一时钟“CLK1”的高电平电压输入到第六TFT“T6”时，Q节点具有高电平电压以导通第六TFT“T6”，并且第一时钟“CLK1”的高电平电压输出作为第N级的输出信号“Vout-N”。第N级的输出信号“Vout-N”用作第(N+1)级(未示出)的起始信号“Vst-(N+1)”。
接下来，当第三时钟“CLK3”的高电平电压输入到第四奇数和偶数TFT“T4o”和“T4e”时，第四奇数和偶数TFT“T4o”和“T4e”导通，奇数和偶数源电压“VDD-o”和“VDD-e”分别施加到QB-o和QB-e节点。由于奇数和偶数源电压“VDD-o”和“VDD-e”按照帧交替具有高电平电压，因此第三奇数和偶数TFT“T3o”和“T3e”交替导通。结果，Q节点在奇数帧期间通过第三奇数TFT“T3o”放电，在偶数帧期间通过第三偶数TFT“T3e”放电。
因此，第三奇数TFT“T3o”和第七奇数TFT“T7o”在奇数帧期间通过高电平电压偏压以及在偶数帧期间通过低电平电压偏压被交替加压。此外，第三偶数TFT“T3e”和第七偶数TFT“T7e”在奇数帧期间通过低电平电压偏压以及在偶数帧期间通过高电平电压偏压被交替加压。因此，在奇数和偶数下拉单元的TFT上的由于高电平电压偏压引起的应力通过低电平电压偏压补偿。
然而，即使奇数和偶数下拉单元的TFT上的应力被补偿，第四奇数TFT“T4o”和第四偶数TFT“T4e”通过移位寄存器长时间的工作而恶化。例如，第四奇数TFT“T4o”和第四偶数TFT“T4e”的阈值电压漂移，该阈值电压漂移改变了在QB-o节点和QB-e节点处的有效电压。
图8示出了根据本发明实施方式包括两个下拉单元的移位寄存器的第四奇数薄膜晶体管、第四偶数薄膜晶体管和信号的示意图。
在图8中，各第四奇数TFT“T4o”和第四偶数TFT“T4e”具有栅极“G”、源极“S”和漏极“D”。第三时钟“CLK3”施加到第四奇数TFT“T4o”和第四偶数TFT“T4e”的栅极。奇数源电压“VDD-o”和偶数源电压“VDD-e”分别施加到第四奇数TFT“T4o”和第四偶数TFT“T4e”的漏极。奇数源电压“VDD-o”在奇数帧期间具有高电平电压，在偶数帧期间具有低电平电压。相反地，偶数源电压“VDD-e”在奇数帧期间具有低电平电压，在偶数帧期间具有高电平电压。在奇数帧期间，由于QB-e节点电压“VQB-e”和偶数源电压“VDD-e”具有低电平电压，因此该低电平电压施加到第四偶数TFT“T4e”的源极“S”和漏极“D”。接下来，当第三时钟“CLK3”的高电平电压施加到第四偶数TFT“T4e”的栅极“G”时，第四偶数TFT“T4e”的栅极“G”和源极“S”之间的电压差以及栅极“G”和漏极“D”之间的电压差最大化。由于电压差引起的应力相对高，因此该状态可以称为高偏压应力状态，该应力引起第四偶数TFT“T4e”的特性变化如阈值电压漂移。类似地，在偶数帧期间，第四奇数TFT“T4o”为高偏压应力状态，第四奇数TFT“T4o”的特性发生变化。
为了减少上拉单元中由于高偏压应力引起的TFT的特性变化，提出一种包括具有二极管结构的TFT的移位寄存器，其中TFT的栅极和漏极彼此连接。
图9示出了根据本发明另一实施方式用于平板显示器件的移位寄存器的第M级的示意电路图。
在图9中，第M级移位寄存器包括第一薄膜晶体管(TFT)“T1”、第二TFT“T2”、第三奇数TFT“T3o”、第三偶数TFT“T3e”、第四TFT“T4”、第五奇数TFT“T5o”、第五偶数TFT“T5e”、第六奇数TFT“T6o”、第六偶数TFT“T6e”、第七偶数TFT“T7e”、第七奇数TFT“T7o”、第八奇数TFT“T8o”和第八偶数TFT“T8e”。Q节点设置在第四TFT“T4”的栅极处，而QB-o节点设置在第七奇数TFT“T7o”和第八奇数TFT“T8o”的栅极处，以及QB-e节点设置在第七偶数TFT“T7e”和第八偶数TFT“T8e”的栅极处。Nout节点设置在第四TFT“T4”和第八奇数TFT“T8o”之间以及第四TFT“T4”和第八偶数TFT“T8e”之间。
第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-M”可以输入到第M级。非晶硅(a-Si)薄膜晶体管(TFT)可以用作各TFT。此外，第M级移位寄存器包括具有第七奇数TFT“T7o”和第八奇数TFT“T8o”的奇数下拉单元，和具有第七偶数TFT“T7e”和第八偶数TFT“T8e”的偶数下拉单元。因此，按照帧交替具有高电平电压的奇数源电压“VDD-o”和偶数源电压“VDD-e”分别用于奇数和偶数下拉单元。例如，奇数源电压“VDD-o”可以在奇数帧期间具有高电平电压，偶数源电压“VDD-e”可以在偶数帧期间具有高电平电压。第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-M”具有与图4所示相同的形状。
起始信号“Vst-M”输入到第一TFT“T1”。移位寄存器的第(M-1)级(未示出)的输出信号可以用作第M级的起始信号“Vst-M”。当起始信号“Vst-M”的高电平电压施加到第一TFT“T1”时，第一TFT“T1”导通，并且Q节点根据起始信号“Vst-M”向上充电。结果，起始信号“Vst-M”的高电平电压自举Q节点和第四TFT“T4”的栅极。因此，当第一时钟“CLK1”的高电平电压输入到第四TFT“T4”时，Q节点具有高电平电压以导通第四TFT“T4”，并且第一时钟“CLK1”的高电平电压输出作为第M级的输出信号“Vout-M”。第M级的输出信号“Vout-M”可以用作第(M+1)级(未示出)的起始信号“Vst-(M+1)”。第四TFT“T4”可以起到输出高电平电压的上拉单元的作用。
在第一时钟“CLK1”之后，移位寄存器的第(M+1)级(未示出)输出信号“Vout-(M+1)”输入到第二TFT“T2”以使Q节点放电。奇数源电压“VDD-o”和偶数源电压“VDD-e”分别输入到第三奇数TFT“T3o”和第三偶数TFT“T3e”。各第三奇数TFT“T3o”和第三偶数TFT“T3e”具有二极管结构以便栅极连接到漏极。因此，在奇数帧期间，奇数源电压“VDD-o”的高电平电压施加到第三奇数TFT“T3o”的栅极和漏极，偶数源电压“VDD-e”的低电平电压施加到第三偶数TFT“T3e”的栅极和漏极。此外，在偶数帧期间，奇数源电压“VDD-o”的低电平电压施加到第三奇数TFT“T3o”的栅极和漏极，偶数源电压“VDD-e”的高电平电压施加到第三偶数TFT“T3e”的栅极和漏极。
在奇数帧期间，由于奇数源电压“VDD-o”的高电平电压通过QB-o节点施加到第八奇数TFT“T8o”的栅极，因此第八奇数TFT“T8o”导通，并且Nout节点放电。当起始信号“Vst-M”例如移位寄存器的第(M-1)级(未示出)的输出信号“Vout-(M-1)”通过第一TFT“T1”输入到第五奇数TFT“T5o”时，具有奇数源电压“VDD-o”的高电平电压的QB-o节点放电。由于第五奇数TFT“T5o”通过起始信号“Vst-M”导通，因此QB-o节点放电。由于奇数源电压“VDD-o”的高电平电压也施加到第六偶数TFT“T6e”的栅极，因此第六偶数TFT“T6e”导通，并且QB-e节点放电。因此，第八偶数TFT“T8e”在奇数帧期间截止，从而防止了高偏压应力状态。
在偶数帧期间，由于偶数源电压“VDD-e”的高电平电压通过QB-e节点施加到第八偶数TFT“T8e”的栅极，因此第八偶数TFT“T8e”导通，并且Nout节点放电。当起始信号“Vst-M”例如移位寄存器的第(M-1)级(未示出)输出信号“Vout-(M-1)”通过第一TFT“T1”输入到第五奇数TFT“T5o”时，具有偶数源电压“VDD-e”的高电平电压的QB-e节点放电。由于第五奇数TFT“T5o”通过起始信号“Vst-M”导通，因此QB-e节点放电。由于偶数源电压“VDD-e”的高电平电压也施加到第六奇数TFT“T6o”的栅极，因此第六奇数TFT“T6o”导通，并且QB-o节点放电。因此，第八奇数TFT“T8o”在偶数帧期间截止，从而防止了高偏压应力状态。在移位寄存器的工作期间，由于包括第七奇数TFT“T7o”和第八奇数TFT“T8o”的奇数下拉单元和包括第七偶数TFT“T7e”和第八偶数TFT“T8e”的偶数下拉单元按照帧交替工作，由于高电平电压引起的在奇数和偶数下拉单元上的应力通过低电平电压释放。
再次参考奇数帧，偶数源电压“VDD-e”的低电平电压施加到第三偶数TFT“T3e”的栅极和漏极。此外，由于QB-e节点通过由奇数源电压“VDD-o”的高电平电压导通的第六偶数TFT“T6e”放电，因此QB-e节点具有低电平电压，并且QB-e节点的低电平电压施加到第三偶数TFT“T3e”的源极。结果，在奇数帧期间，该低电平电压施加到第三偶数TFT“T3e”的栅极、漏极和源极。类似地，在偶数帧期间，该低电平电压施加到第三奇数TFT“T3o”的栅极、漏极和源极。由于在偶数帧期间仅低电平电压施加到第三奇数TFT“T3o”以及在奇数帧期间仅低电平电压施加到第三偶数TFT“T3e”，因此由于高电平电压引起的在第三奇数TFT“T3o”和第三偶数TFT“T3e”上的应力通过低电平电压释放。因此，移位寄存器的稳定性和使用期限提高。
图10示出了根据本发明另一实施方式用于平板显示器件的移位寄存器的第M级的示意电路图。
在图10中，第M级移位寄存器包括第一薄膜晶体管(TFT)“T1”、第二TFT“T2”、第三TFT、第四TFT“T4”、第五奇数TFT“T5o”、第五偶数TFT“T5e”、第六奇数TFT“T6o”、第六偶数TFT“T6e”、第七偶数TFT“T7e”、第七奇数TFT“T7o”、第八奇数TFT“T8o”和第八偶数TFT“T8e”。第三TFT可以包括第三奇数第一TFT“T3o1”至第三奇数第四TFT“T3o4”和第三偶数第一TFT“T3e1”至第三偶数第四TFT“T3e4”。Q节点设置在第四TFT“T4”的栅极处，而QB-o节点设置在第七奇数TFT“T7o”和第八奇数TFT“T8o”的栅极处，以及QB-e节点设置在第七偶数TFT“T7e”和第八偶数TFT“T8e”的栅极处。Nout节点设置在第四TFT“T4”和第八奇数TFT“T8o”之间以及第四TFT“T4”和第八偶数TFT“T8e”之间。
第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-M”可以用于第M级。非晶硅(a-Si)薄膜晶体管(TFT)可以用作各TFT。此外，第M级移位寄存器包括奇数下拉单元和偶数下拉单元，其中奇数下拉单元包括第七奇数TFT“T7o”和第八奇数TFT“T8o”，偶数下拉单元包括第七偶数TFT“T7e”和第八偶数TFT“T8e”。因此，按照帧交替具有高电平电压的奇数源电压“VDD-o”和偶数源电压“VDD-e”分别用于奇数和偶数下拉单元。例如，奇数源电压“VDD-o”可以在奇数帧期间具有高电平电压，偶数源电压“VDD-e”可以在偶数帧期间具有高电平电压。第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-M”可以具有与图4所示相同的形状。
起始信号“Vst-M”输入到第一TFT“T1”。移位寄存器的第(M-1)级(未示出)的输出信号可以用作第M级的起始信号“Vst-M”。当起始信号“Vst-M”的高电平电压施加到第一TFT“T1”时，第一TFT“T1”导通，并且Q节点根据起始信号“Vst-M”充电。结果，起始信号“Vst-M”的高电平电压自举Q节点和第四TFT“T4”的栅极。因此，当第一时钟“CLK1”的高电平电压输入到第四TFT“T4”时，Q节点具有高电平电压以导通第四TFT“T4”，并且第一时钟“CLK1”的高电平电压输出作为第M级的输出信号“Vout-M”。第M级的输出信号“Vout-M”可以用作第(M+1)级(未示出)的起始信号“Vst-(M+1)”。
在第一时钟“CLK1”之后，移位寄存器的第(M+1)级(未示出)的输出信号“Vout-(M+1)”输入到第二TFT“T2”以使Q节点放电。奇数源电压“VDD-o”和偶数源电压“VDD-e”分别输入到第三奇数第一TFT“T3o1”和第三偶数第一TFT“T3e1”。各第三奇数第一TFT“T3o1”和第三偶数第一TFT“T3e1”具有二极管结构以便栅极连接到漏极。因此，在奇数帧期间，奇数源电压“VDD-o”的高电平电压施加到第三奇数第一TFT“T3o1”的栅极和漏极，偶数源电压“VDD-e”的低电平电压施加到第三偶数第一TFT“T3e1”的栅极和漏极。此外，在偶数帧期间，奇数源电压“VDD-o”的低电平电压施加到第三奇数第一TFT“T3o1”的栅极和漏极，偶数源电压“VDD-e”的高电平电压施加到第三偶数第一TFT“T3e1”的栅极和漏极。
起始信号“Vst-M”也施加到第三奇数第四TFT“T3o4”和第三偶数第四TFT“T3e4”的栅极，以导通第三奇数第四TFT“T3o4”和第三偶数第四TFT“T3e4”。因此，当起始信号“Vst-M”具有高电平电压时，第三奇数第二TFT“T3o2”和第三偶数第二TFT“T3e2”的栅极放电。此外，由于起始信号“Vst-M”也通过第一TFT“T1”施加到第三奇数第三TFT“T3o3”和第三偶数第三TFT“T3e3”的栅极，因此第三奇数第三TFT“T3o3”和第三偶数第三TFT“T3e3”导通，并且当起始信号“Vst-M”具有高电平电压时，第三奇数第二TFT“T3o2”和第三偶数第二TFT“T3e2”的栅极进一步放电。
在奇数帧期间，奇数源电压“VDD-o”的高电平电压施加到第三奇数第一TFT“T3o1”的栅极以导通第三奇数第一TFT“T3o1”，并且奇数源电压“VDD-o”的高电平电压施加到第三奇数第二TFT“T3o2”的栅极以导通第三奇数第二TFT“T3o2”。因此，QB-o节点和第八奇数TFT“T8o”的栅极充电到奇数源电压“VDD-o”的高电平电压。结果，第八奇数TFT“T8o”导通，并且Nout节点放电。当起始信号“Vst-M”输入到第五奇数TFT“T5o”时，具有奇数源电压“VDD-o”的高电平电压的QB-o节点放电。由于起始信号“Vst-M”的高电平电压施加到第六偶数TFT“T6e”的栅极以导通第六偶数TFT“T6e”，因此QB-e节点放电。同时，偶数源电压“VDD-e”的低电平电压施加到第三偶数第一TFT“T3e1”的栅极以使第三偶数第一TFT“T3e1”和第三偶数第二TFT“T3e2”截止。因此，在奇数帧期间QB-e节点不充电且第八偶数TFT“T8e”截止。结果，在奇数帧期间防止了第八偶数TFT“T8e”中的高偏压应力状态。
在偶数帧期间，由于偶数源电压“VDD-e”的高电平电压施加到第三偶数第一TFT“T3e1”的栅极以导通第三偶数第一TFT“T3e1”，由此将偶数源电压“VDD-e”的高电平电压施加到第三偶数第二TFT“T3e2”的栅极以导通第三偶数第二TFT“T3e2”。因此，QB-e节点充电到偶数源电压“VDD-e”的高电平电压，并且第八偶数TFT“T8e”导通，由此使Nout节点放电。当起始信号“Vst-M”输入到第五偶数TFT“T5e”时，具有偶数源电压“VDD-e”的高电平电压的QB-e节点放电。由于起始信号“Vst-M”的高电平电压施加到第六奇数TFT“T6o”的栅极以导通第六奇数TFT“T6o”，因此QB-o节点放电。同时，奇数源电压“VDD-o”的低电平电压施加到第三奇数第一TFT“T3o1”的栅极以使第三奇数第一TFT“T3o1”和第三奇数第二TFT“T3o2”截止。因此，在偶数帧期间QB-o节点不充电并且第八奇数TFT“T8o”截止。结果，在偶数帧期间防止了第八奇数TFT“T8o”中的高偏压应力状态。
在移位寄存器工作期间，由于包括第七奇数TFT“T7o”和第八奇数TFT“T8o”的奇数下拉单元和包括第七偶数TFT“T7e”和第八偶数TFT“T8e”的偶数下拉单元按照帧交替工作，因此由于高电平电压引起的在奇数和偶数下拉单元上的应力在相对的帧期间通过低电平电压释放。
再次参考奇数帧，偶数源电压“VDD-e”的低电平电压通过导通的第三偶数第一TFT“T3e1”施加到第三偶数第二TFT“T3e2”的栅极和漏极。此外，由于QB-e节点通过由起始信号“Vst-M”的高电平电压导通的第六偶数TFT“T6e”放电，因此QB-e节点具有低电平电压，并且QB-e节点的低电平电压施加到第三偶数第二TFT“T3e2”的源极。结果，在奇数帧期间，该低电平电压施加到第三偶数第二TFT“T3e2”的栅极、漏极和源极。类似地，在偶数帧期间，低电平电压施加到第三奇数第二TFT“T3o2”的栅极、漏极和源极。由于在偶数帧期间仅低电平电压施加到第三奇数第二TFT“T3o2”以及在奇数帧期间仅低电平电压施加到第三偶数第二TFT“T3e2”，因此由于高电平电压引起的在第三奇数第二TFT“T3o2”和第三偶数第二TFT“T3e2”上的应力通过低电平电压释放。因此，移位寄存器的稳定性和使用期限提高。
图11示出了根据本发明另一实施方式用于平板显示器件的移位寄存器的第M级的示意电路图。
在图11中，第M级移位寄存器包括第一薄膜晶体管(TFT)“T1”、第二TFT“T2”、第三TFT、第四TFT“T4”、第五奇数TFT“T5o”、第五偶数TFT“T5e”、第六奇数TFT“T6o”、第六偶数TFT“T6e”、第七偶数TFT“T7e”、第七奇数TFT“T7o”、第八奇数TFT“T8o”和第八偶数TFT“T8e”。第三TFT可以包括第三奇数第一TFT“T3o1”至第三奇数第四TFT“T3o4”和第三偶数第一TFT“T3e1”至第三偶数第四TFT“T3e4”。Q节点设置在第四TFT“T4”的栅极处，而QB-o节点设置在第七奇数TFT“T7o”和第八奇数TFT“T8o”的栅极处，以及QB-e节点设置在第七偶数TFT“T7e”和第八偶数TFT“T8e”的栅极处。Nout节点设置在第四TFT“T4”和第八奇数TFT“T8o”之间以及第四TFT“T4”和第八偶数TFT“T8e”之间。
第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-M”可以用于第M级。负(N)型非晶硅(a-Si)薄膜晶体管(TFT)可以用作各TFT。此外，移位寄存器的第M级包括奇数下拉单元和偶数下拉单元，其中奇数下拉单元包括第七奇数TFT“T7o”和第八奇数TFT“T8o”，偶数下拉单元包括第七偶数TFT“T7e”和第八偶数TFT“T8e”。因此，按照帧交替具有高电平电压的奇数源电压“VDD-o”和偶数源电压“VDD-e”分别用于奇数和偶数下拉单元。例如，奇数源电压“VDD-o”可以在奇数帧期间具有高电平电压，偶数源电压“VDD-e”可以在偶数帧期间具有高电平电压。第一至第四时钟“CLK1”至“CLK4”和起始信号“Vst-M”可以具有与图4所示相同的形状。
起始信号“Vst-M”输入到第一TFT“T1”。移位寄存器的第(M-1)级(未示出)输出信号可以用作第M级的起始信号“Vst-M”。当起始信号“Vst-M”的高电平电压施加到第一TFT“T1”时，第一TFT“T1”导通，并且Q节点根据起始信号“Vst-M”充电。结果，起始信号“Vst-M”的高电平电压自举Q节点和第四TFT“T4”的栅极。因此，当第一时钟“CLK1”的高电平电压输入到第四TFT“T4”时，Q节点具有高电平电压以导通第四TFT“T4”，并且第一时钟“CLK1”的高电平电压输出作为第M级的输出信号“Vout-M”。第M级的输出信号“Vout-M”可以用作第(M+1)级(未示出)的起始信号“Vst-(M+1)”。
在第一时钟“CLK1”之后，移位寄存器的第(M+1)级(未示出)的输出信号“Vout-(M+1)”输入到第二TFT“T2”以使Q节点放电。奇数源电压“VDD-o”和偶数源电压“VDD-e”分别输入到第三奇数第一TFT“T3o1”和第三偶数第一TFT“T3e1”。各第三奇数第一TFT“T3o1”和第三偶数第一TFT“T3e1”具有二极管结构以便栅极连接到漏极。因此，在奇数帧期间，奇数源电压“VDD-o”的高电平电压施加到第三奇数第一TFT“T3o1”的栅极和漏极，偶数源电压“VDD-e”的低电平电压施加到第三偶数第一TFT“T3e1”的栅极和漏极。此外，在偶数帧期间，奇数源电压“VDD-o”的低电平电压施加到第三奇数第一TFT“T3o1”的栅极和漏极，偶数源电压“VDD-e”的高电平电压施加到第三偶数第一TFT“T3e1”的栅极和漏极。
与图9的移位寄存器的第M级相反，偶数源电压“VDD-e”也施加到第三奇数第四TFT“T3o4”的栅极，并且奇数源电压“VDD-o”施加到第三偶数第四TFT“T3e4”的栅极。因此，第三偶数第二TFT“T3e2”的栅极在奇数帧期间通过第三偶数第四TFT“T3e4”放电，第三奇数第二TFT“T3o2”的栅极在偶数帧期间通过第三奇数第四TFT“T3o4”放电。结果，第三偶数第二TFT“T3e2”在奇数帧期间截止并且第三奇数第二TFT“T3o2”在偶数帧期间截止。此外，由于起始信号“Vst-M+1”通过第一TFT“T1”施加到第三奇数第三TFT“T3o3”和第三偶数第三TFT“T3e3”的栅极，因此第三奇数第三TFT“T3o3”和第三偶数第三TFT“T3e3”导通，并且当移位寄存器的第(M+1)级(未示出)的输出信号“Vout-(M+1)”具有高电平电压时，第三奇数第二TFT“T3o2”和第三偶数第二TFT“T3e2”的栅极放电。
在奇数帧期间，奇数源电压“VDD-o”的高电平电压施加到第三奇数第一TFT“T3o1”的栅极以导通第三奇数第一TFT“T3o1”，并且奇数源电压“VDD-o”的高电平电压施加到第三奇数第二TFT“T3o2”的栅极以导通第三奇数第二TFT“T3o2”。因此，QB-o节点和第八奇数TFT“T8o”的栅极充电到奇数源电压“VDD-o”的高电平。结果，第八奇数TFT“T8o”导通，并且Nout节点放电。当起始信号“Vst-M”通过第一TFT“T1”输入到第五奇数TFT“T5o”时，具有奇数源电压“VDD-o”的高电平电压的QB-o节点放电。由于起始信号“Vst-M”的高电平电压施加到第六偶数TFT“T6e”的栅极以导通第六偶数TFT“T6e”，因此QB-e节点放电。同时，偶数源电压“VDD-e”的低电平电压施加到第三偶数第一TFT“T3e1”的栅极以使第三偶数第一TFT“T3e1”和第三偶数第二TFT“T3e2”截止。因此，在奇数帧期间QB-e节点不充电并且第八偶数TFT“T8e”截止。结果，在奇数帧期间防止了第八偶数TFT“T8e”中的高偏压应力状态。
在偶数帧期间，由于偶数源电压“VDD-e”的高电平电压施加到第三偶数第一TFT“T3e1”的栅极以导通第三偶数第一TFT“T3e1”，由此将偶数源电压“VDD-e”的高电平电压施加到第三偶数第二TFT“T3e2”的栅极，以导通第三偶数第二TFT“T3e2”。因此，QB-e节点充电到偶数源电压“VDD-e”的高电平电压，并且第八偶数TFT“T8e”导通，由此使Nout节点放电。当起始信号“Vst-M”通过第一TFT“T1”输入到第五偶数TFT“T5e”时，具有偶数源电压“VDD-e”的高电平电压的QB-e节点放电。由于起始信号“Vst-M”的高电平电压施加到第六奇数TFT“T6o”的栅极以导通第六奇数TFT“T6o”，因此QB-o节点放电。同时，奇数源电压“VDD-o”的低电平电压施加到第三奇数第一TFT“T3o1”的栅极，以使第三奇数第一TFT“T3o1”和第三奇数第二TFT“T3o2”截止。因此，在偶数帧期间QB-o节点不充电并且第八奇数TFT“T8o”断开。结果，在偶数帧期间防止了第八奇数TFT“T8o”中的高偏压应力状态。
在移位寄存器的工作期间，由于包括第七奇数TFT“T7o”和第八奇数TFT“T8o”的奇数下拉单元和包括第七偶数TFT“T7e”和第八偶数TFT“T8e”的偶数下拉单元按照帧交替工作，因此由于高电平电压引起的在奇数和偶数下拉单元上的应力在相对的帧期间通过低电平电压释放。
再次参考奇数帧，偶数源电压“VDD-e”的低电平电压通过导通的第三偶数第一TFT“T3e1”施加到第三偶数第二TFT“T3e2”的栅极和漏极。此外，由于QB-e节点通过由起始信号“Vst-M”的高电平电压导通的第六偶数TFT“T6e”放电，因此QB-e节点具有低电平电压，并且QB-e节点的低电平电压施加到第三偶数第二TFT“T3e2”的源极。结果，在奇数帧期间，低电平电压施加到第三偶数第二TFT“T3e2”的栅极、漏极和源极。类似地，在偶数帧期间，低电平电压施加到第三奇数第二TFT“T3o2”的栅极、漏极和源极。由于在偶数帧期间仅低电平电压施加到第三奇数第二TFT“T3o2”以及在奇数帧期间仅低电平电压施加到第三偶数第二TFT“T3e2”，因此由于高电平电压引起的在第三奇数第二TFT“T3o2”和第三偶数第二TFT“T3e2”上的应力通过低电平电压释放。因此，移位寄存器的稳定性和使用期限提高。
本发明的移位寄存器包括交替工作的奇数下拉单元和偶数下拉单元，并且当奇数下拉单元和偶数下拉单元之一不工作时，反向偏压或接地偏压施加到所述奇数下拉单元和偶数下拉单元之一。因此，构成奇数下拉单元和偶数下拉单元的TFT上的应力被释放。此外，由于控制奇数下拉单元和偶数下拉单元的单元由交替工作的成对TFT构成，因此成对TFT上的应力也被释放。因此，移位寄存器的稳定性和使用期限提高。
对本领域的技术人员显而易见的是，多种变形和变化可以在本发明的包括移位寄存器的驱动电路和利用该驱动电路的平板显示器件中得到，只要不偏离本发明的精神和范围。因此，本发明意欲覆盖这些变形和变化，只要它们在所附权利要求和其等同物的范围内。
权利要求
1.一种具有多级的用于平板显示器件的驱动电路的移位寄存器，包括第一薄膜晶体管，接收前一级的输出电压并连接到Q节点，该第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于Q节点和供电电压终端之间的第二薄膜晶体管，该第二薄膜晶体管根据下一级的输出电压进行转换；位于奇数源电压终端和QB-o节点之间的第三奇数薄膜晶体管，该第三奇数薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于偶数源电压终端和QB-e节点之间的第三偶数薄膜晶体管，该第三偶数薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于第一时钟终端和当前级的输出电压终端之间的第四薄膜晶体管，该第四薄膜晶体管根据Q节点的电压进行转换；位于QB-o节点和供电电压终端之间的第五奇数薄膜晶体管，该第五奇数薄膜晶体管根据Q节点的电压进行转换；位于QB-e节点和供电电压终端之间的第五偶数薄膜晶体管，该第五偶数薄膜晶体管根据Q节点的电压进行转换；位于QB-o节点和供电电压终端之间的第六奇数薄膜晶体管，该第六奇数薄膜晶体管根据奇数源电压终端进行转换；位于QB-e节点和供电电压终端之间的第六偶数薄膜晶体管，该第六偶数薄膜晶体管根据偶数源电压终端进行转换；位于Q节点和供电电压终端之间的第七奇数薄膜晶体管，该第七奇数薄膜晶体管根据QB-o节点的电压进行转换；位于Q节点和供电电压终端之间的第七偶数薄膜晶体管，该第七偶数薄膜晶体管根据QB-e节点的电压进行转换；位于当前级的输出电压终端和供电电压终端之间的第八奇数薄膜晶体管，该第八奇数薄膜晶体管根据QB-o节点的电压进行转换；和位于当前级的输出电压终端和供电电压终端之间的第八偶数薄膜晶体管，该第八偶数薄膜晶体管根据QB-e节点的电压进行转换。
2.根据权利要求1所述的移位寄存器，其特征在于，所述奇数源电压和偶数源电压包括具有相同周期和相反相位的脉冲。
3.根据权利要求2所述的移位寄存器，其特征在于，所述脉冲的周期长于单个帧的周期。
4.根据权利要求1所述的移位寄存器，其特征在于，所述第一至第八偶数薄膜晶体管包括n型非晶硅薄膜晶体管。
5.根据权利要求1所述的移位寄存器，其特征在于，所述多级中的第一级的前一级输出电压包括起始信号。
6.根据权利要求1所述的移位寄存器，其特征在于，所述供电电压终端具有接地电压和低电平电压之一。
7.一种具有多级的用于平板显示器件的驱动电路的移位寄存器，包括第一薄膜晶体管，接收前一级的输出电压并连接到Q节点，该第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于Q节点和供电电压终端之间的第二薄膜晶体管，该第二薄膜晶体管根据下一级的输出电压进行转换；位于奇数源电压终端和QB-o节点之间的第三奇数第一薄膜晶体管，该第三奇数第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于奇数源电压终端和QB-o节点之间的第三奇数第二薄膜晶体管，该第三奇数第二薄膜晶体管根据第一节点的电压进行转换；位于第一节点和供电电压终端之间的第三奇数第三薄膜晶体管，该第三奇数第三薄膜晶体管根据Q节点的电压进行转换；位于第一节点和供电电压终端之间的第三奇数第四薄膜晶体管，该第三奇数第四薄膜晶体管根据前一级的输出电压进行转换；位于偶数源电压终端和QB-e节点之间的第三偶数第一薄膜晶体管，该第三偶数第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于偶数源电压终端和QB-e节点之间的第三偶数第二薄膜晶体管，该第三偶数第二薄膜晶体管根据第二节点的电压进行转换；位于第二节点和供电电压终端之间的第三偶数第三薄膜晶体管，该第三偶数第三薄膜晶体管根据Q节点的电压进行转换；位于第二节点和供电电压终端之间的第三偶数第四薄膜晶体管，该第三偶数第四薄膜晶体管根据前一级的输出电压进行转换；位于第一时钟终端和当前级的输出电压终端之间的第四薄膜晶体管，该第四薄膜晶体管根据Q节点的电压进行转换；位于QB-o节点和供电电压终端之间的第五奇数薄膜晶体管，该第五奇数薄膜晶体管根据Q节点的电压进行转换；位于QB-e节点和供电电压终端之间的第五偶数薄膜晶体管，该第五偶数薄膜晶体管根据Q节点的电压进行转换；位于QB-o节点和供电电压终端之间的第六奇数薄膜晶体管，该第六奇数薄膜晶体管根据前一级的输出电压进行转换；位于QB-e节点和供电电压终端之间的第六偶数薄膜晶体管，该第六偶数薄膜晶体管根据前一级的输出电压进行转换；位于Q节点和供电电压终端之间的第七奇数薄膜晶体管，该第七奇数薄膜晶体管根据QB-o节点的电压进行转换；位于Q节点和供电电压终端之间的第七偶数薄膜晶体管，该第七偶数薄膜晶体管根据QB-e节点的电压进行转换；位于当前级的输出电压终端和供电电压终端之间的第八奇数薄膜晶体管，该第八奇数薄膜晶体管根据QB-o节点的电压进行转换；以及位于当前级的输出电压终端和供电电压终端之间的第八偶数薄膜晶体管，该第八偶数薄膜晶体管根据QB-e节点的电压进行转换。
8.根据权利要求7所述的移位寄存器，其特征在于，所述奇数源电压和偶数源电压包括具有相同周期和相反相位的脉冲。
9.根据权利要求8所述的移位寄存器，其特征在于，所述脉冲的周期长于单个帧的周期。
10.根据权利要求7所述的移位寄存器，其特征在于，所述第一至第八偶数薄膜晶体管包括n型非晶硅薄膜晶体管。
11.根据权利要求7所述的移位寄存器，其特征在于，所述多级中的第一级的前一级输出电压包括起始信号。
12.根据权利要求7所述的移位寄存器，其特征在于，所述供电电压终端具有接地电压和低电平电压之一。
13.一种具有多级的用于平板显示器件的驱动电路的移位寄存器，包括第一薄膜晶体管，接收前一级的输出电压并连接到Q节点，该第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于Q节点和供电电压终端之间的第二薄膜晶体管，该第二薄膜晶体管根据下一级的输出电压进行转换；位于奇数源电压终端和QB-o节点之间的第三奇数第一薄膜晶体管，该第三奇数第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于奇数源电压终端和QB-o节点之间的第三奇数第二薄膜晶体管，该第三奇数第二薄膜晶体管根据第一节点的电压进行转换；位于第一节点和供电电压终端之间的第三奇数第三薄膜晶体管，该第三奇数第三薄膜晶体管根据Q节点的电压进行转换；位于第一节点和供电电压终端之间的第三奇数第四薄膜晶体管，该第三奇数第四薄膜晶体管根据偶数源电压进行转换；位于偶数源电压终端和QB-e节点之间的第三偶数第一薄膜晶体管，该第三偶数第一薄膜晶体管具有二极管结构以便其栅极连接到漏极；位于偶数源电压终端和QB-e节点之间的第三偶数第二薄膜晶体管，该第三偶数第二薄膜晶体管根据第二节点的电压进行转换；位于第二节点和供电电压终端之间的第三偶数第三薄膜晶体管，该第三偶数第三薄膜晶体管根据Q节点的电压进行转换；位于第二节点和供电电压终端之间的第三偶数第四薄膜晶体管，该第三偶数第四薄膜晶体管根据奇数源电压进行转换；位于第一时钟终端和当前级的输出电压终端之间的第四薄膜晶体管，该第四薄膜晶体管根据Q节点的电压进行转换；位于QB-o节点和供电电压终端之间的第五奇数薄膜晶体管，该第五奇数薄膜晶体管根据Q节点的电压进行转换；位于QB-e节点和供电电压终端之间的第五偶数薄膜晶体管，该第五偶数薄膜晶体管根据Q节点的电压进行转换；位于QB-o节点和供电电压终端之间的第六奇数薄膜晶体管，该第六奇数薄膜晶体管根据前一级的输出电压进行转换；位于QB-e节点和供电电压终端之间的第六偶数薄膜晶体管，该第六偶数薄膜晶体管根据前一级的输出电压进行转换；位于Q节点和供电电压终端之间的第七奇数薄膜晶体管，该第七奇数薄膜晶体管根据QB-o节点的电压进行转换；位于Q节点和供电电压终端之间的第七偶数薄膜晶体管，该第七偶数薄膜晶体管根据QB-e节点的电压进行转换；位于当前级的输出电压终端和供电电压终端之间的第八奇数薄膜晶体管，该第八奇数薄膜晶体管根据QB-o节点的电压进行转换；以及位于当前级的输出电压终端和供电电压终端之间的第八偶数薄膜晶体管，该第八偶数薄膜晶体管根据QB-e节点的电压进行转换。
14.根据权利要求13所述的移位寄存器，其特征在于，所述奇数源电压和偶数源电压包括具有相同周期和相反相位的脉冲。
15.根据权利要求14所述的移位寄存器，其特征在于，所述脉冲的周期长于单个帧的周期。
16.根据权利要求13所述的移位寄存器，其特征在于，所述第一至第八偶数薄膜晶体管包括n型非晶硅薄膜晶体管。
17.根据权利要求13所述的移位寄存器，其特征在于，所述多级中的第一级的前一级输出电压包括起始信号。
18.根据权利要求13所述的移位寄存器，其特征在于，所述供电电压终端具有接地电压和低电平电压之一。
19.一种用于平板显示器件的驱动电路的多个移位寄存器级，包括第一薄膜晶体管，其根据起始信号对Q节点充电；第二薄膜晶体管，其根据下一移位寄存器级的输出电压使Q节点放电；上拉单元，其根据Q节点的电压增加当前移位寄存器级的输出电压；奇数下拉单元，其根据QB-o节点的电压在奇数帧中降低当前级的输出电压；偶数下拉单元，其根据QB-e节点的电压在偶数帧中降低当前级的输出电压；连接到QB-o节点的第三奇数薄膜晶体管，该第三奇数薄膜晶体管的栅极和漏极彼此连接并接收奇数源电压；以及连接到QB-e节点的第三偶数薄膜晶体管，该第三偶数薄膜晶体管的栅极和漏极彼此连接并接收偶数源电压。
20.根据权利要求19的多个移位寄存器级，其特征在于，所述起始信号包括前一级的输出电压。
21.根据权利要求19所述的多个移位寄存器级，其特征在于，所述奇数源电压在奇数帧期间具有高电平电压，并且在偶数帧期间具有低电平电压，以及所述偶数源电压在奇数帧期间具有低电平电压，并且在偶数帧期间具有高电平电压。
22.根据权利要求19所述的多个移位寄存器级，其特征在于，所述平板显示器件包括平的面板和驱动电路，并且其中多个移位寄存器级形成在平的面板中。
23.根据权利要求19所述的多个移位寄存器级，其特征在于，所述上拉单元包括根据Q节点的电压进行转换的第四薄膜晶体管。
24.根据权利要求23所述的多个移位寄存器级，其特征在于，进一步包括位于第三奇数薄膜晶体管和QB-o节点之间的第五奇数薄膜晶体管；位于第三偶数薄膜晶体管和QB-e节点之间的第五偶数薄膜晶体管；连接到第三奇数薄膜晶体管并根据Q节点的电压进行转换的第六奇数薄膜晶体管；连接到第三偶数薄膜晶体管并根据Q节点的电压进行转换的第六偶数薄膜晶体管；连接到第三奇数薄膜晶体管并根据起始信号进行转换的第七奇数薄膜晶体管；以及连接到第三偶数薄膜晶体管并根据起始信号进行转换的第七偶数薄膜晶体管。
25.根据权利要求23所述的多个移位寄存器级，其特征在于，进一步包括位于第三奇数薄膜晶体管和QB-o节点之间的第五奇数薄膜晶体管；位于第三偶数薄膜晶体管和QB-e节点之间的第五偶数薄膜晶体管；连接到第三奇数薄膜晶体管并根据Q节点的电压进行转换的第六奇数薄膜晶体管；连接到第三偶数薄膜晶体管并根据Q节点的电压进行转换的第六偶数薄膜晶体管；连接到第三奇数薄膜晶体管并根据偶数源电压进行转换的第七奇数薄膜晶体管；以及连接到第三偶数薄膜晶体管并根据奇数源电压进行转换的第七偶数薄膜晶体管。
26.一用于平板显示器件的驱动电路的移位寄存器级，包括第一薄膜晶体管，该第一薄膜晶体管的栅极和漏极都连接到起始信号终端；第二薄膜晶体管，该第二薄膜晶体管的栅极和漏极都连接到奇数源电压终端；第三薄膜晶体管，该第三薄膜晶体管的栅极和漏极都连接到偶数源电压终端；连接在时钟终端和该移位寄存器级的输出节点之间的第四薄膜晶体管，第一薄膜晶体管的源极连接到第四薄膜晶体管的栅极。
27.根据权利要求26所述的移位寄存器级，其特征在于，所述第二和第三薄膜晶体管仅为在移位寄存器中其漏极分别直接连接到奇数和偶数源电压终端的薄膜晶体管。
28.根据权利要求26所述的移位寄存器级，其特征在于，进一步包括连接在第四薄膜晶体管的栅极和供电电压之间的第五薄膜晶体管，该第五薄膜晶体管具有连接到下一级的输出的栅极。
29.根据权利要求28的移位寄存器级，其特征在于，所述供电电压具有接地电压和低电平电压之一。
30.根据权利要求26所述的移位寄存器级，其特征在于，所述时钟终端仅为将时钟信号提供给移位寄存器中的薄膜晶体管的终端。
31.根据权利要求26所述的移位寄存器级，其特征在于，进一步包括连接到奇数电压终端并具有连接到第二薄膜晶体管源极的栅极的第六薄膜晶体管，以及连接到偶数电压终端并具有连接到第三薄膜晶体管源极的栅极的第七薄膜晶体管。
32.根据权利要求26所述的移位寄存器级，其特征在于，进一步包括连接在第二薄膜晶体管源极和供电电压之间的第一对薄膜晶体管和连接在第三薄膜晶体管源极和供电电压之间的第二对薄膜晶体管，所述第一对薄膜晶体管的第一薄膜晶体管和第二对薄膜晶体管的第一薄膜晶体管具有连接到第四薄膜晶体管栅极的栅极，并且所述第一对薄膜晶体管的第二薄膜晶体管和第二对薄膜晶体管的第二薄膜晶体管具有连接到起始信号终端的栅极。
33.根据权利要求26所述的移位寄存器级，其特征在于，进一步包括连接在第二薄膜晶体管源极和供电电压之间的第一对薄膜晶体管和连接在第三薄膜晶体管源极和供电电压之间的第二对薄膜晶体管，所述第一对薄膜晶体管的第一薄膜晶体管和第二对薄膜晶体管的第一薄膜晶体管具有连接到第四薄膜晶体管栅极的栅极，所述第一对薄膜晶体管的第二薄膜晶体管具有连接到奇数电压终端的栅极，以及所述第二对薄膜晶体管的第二薄膜晶体管具有连接到偶数电压终端的栅极。
34.根据权利要求26所述的移位寄存器级，其特征在于，所述平板显示器件包括平的面板和驱动电路，并且其中移位寄存器级形成在平的面板中。
全文摘要
本发明公开了一种用于平板显示器件的驱动电路，其包括多个移位寄存器级，其中各级包含第一TFT，根据起始信号充电Q节点；第二TFT，根据下一移位寄存器级的输出电压放电Q节点；上拉单元，根据Q节点的电压增加输出电压；奇数下拉单元，根据QB－o节点的电压在奇数帧时降低输出电压；和偶数下拉单元，根据QB－e节点的电压在偶数帧时降低输出电压。连接到QB－o节点的第三奇数TFT的栅极和漏极彼此连接并接收奇数源电压。连接到QB－e节点的第三偶数TFT的栅极和漏极彼此连接并接收偶数源电压。
文档编号G11C19/00GK1797509SQ20051007977
公开日2006年7月5日 申请日期2005年6月28日 优先权日2004年12月28日
发明者尹洙荣, 张容豪, 金彬, 文秀焕 申请人:Lg.菲利浦Lcd株式会社