闪速存储器装置及其编程方法

专利名称：闪速存储器装置及其编程方法
闪速存储器装置及其编程方法技术领域本公开涉及半导体存储器装置以及更特别地，涉及闪速存储器装置。
技术背景对于不需要刷新其中存储的数据就能进行电编程和电擦除的半导体存 储器装置，存在不断增长的需求。工业中的趋势是增加半导体存储器装置的 存储容量和集成度。闪速存储器装置是典型的非易失性半导体存储器装置， 其提供大容量和高集成度而不用刷新存储的数据。因为其能够在没有电力时保存数据，闪速存储器装置被广泛用于例如便携计算机、PMP、 MP3播放器、 移动电话及类似装置的更可能存在电力中断的电子装置中。图l是一方框图，显示了包括一闪速存储器装置的传统存储器系统。传 统存储器系统包括一闪速存储器装置100和一存储器控制器200。所述闪速 存储器装置100可以在存储器控制器200的控制下执行读取、编程和擦除操 作。例如，当从一外部源(如，主机)请求一编程操作时，被编程的数据(如 一页数据)可以从所述外部源被传输到所述存储器控制器200的緩沖器存储 器201。 一旦数据被传输到所述緩冲器存储器201，所述存储器控制器200 可以根据一给定定时将命令、地址和数据传送到所述闪速存储器装置100， 其在随后的部分中参考图2进行讨论。在第一时间间隔(interval) Pl中，所述存储器控制器200可以传送一 命令和一地址到所述闪速存储器装置100。在第二时间间隔P2中，所述存 储器控制器200可以传送存储在所述緩冲器存储器201中的数据(如，页数 据)到所述闪速存储器装置100,其以前已经在一数据装载时间被调用过。 当被存储在所述緩沖器存储器201中的所述页数据在第三时间间隔P3中被 完全传送到所述闪速存储器装置100时，所述闪速存储器装置IOO可以依据 标准的工业方式执行一编程操作。如果在第四时间间隔P4完成一编程操作， 所述存储器控制器200可以确认来自于所述闪速存储器装置100的编程结 果。
如果所述编程结果指示一不成功的编程操作，所述存储器控制器200可以重新发送所述命令、地址和数据到所述闪速存储器装置100以进行一重新编程操作，在这种情况下所述重新发送的地址可以是另一存储器位置的页地址。这是因为所述闪速存储器装置IOO的存储器单元不象在该领域中的标准 操作一样被重写。换句话说，存储器单元可以被擦除和编程以便存储新的数 据到被编程的存储器单元。因为这个原因，编程失败的数据可以通过作为该 领域中通常的做法的块替换功能被编程在另一存储器位置或块。相应地，在 不成功的编程操作发生的情况下，所述数据的重新编程可以降低存储器系统 (或闪速存储器装置)的总的操作速度。为了提高编程速度，接着被编程的页数据可以在执行编程操作期间从一 外部主机发送到所述缓冲器存储器201。根据该数据传送方案，用于存储发 送到所述闪速存储器装置100的数据的一附加缓沖器存储器201可以被包括 在所述存储器控制器200中以便支持对不成功的编程操作执行重新编程操 作。这常常增加所述存储器控制器200的成本。结果，存在对技术的需求，所述技术当不成功的编程发生时不需要外部 控制、不需要数据重新加载以及不需要降低操作速度来自动执行一重新编程 操作。发明内容本发明的示范性的实施例是一种对一闪速存储器装置进行编程的方法， 所述闪速存储器装置包括排列成行和列的一存储器单元阵列，所述方法包存储器单元是否被成功地编程。当所确定的结果是不成功的编程操作时，根 据存储在所述闪速存储器装置中的指示重新编程操作的on/off状态的标志信 息来选择一重新编程操作。当所述标志信息指示所述重新编程信息的on状 态时，将所述加载的数据重新编程到与所述选定行不同的一行存储器单元 中。如果所述解释是一致的，则所述重新编程信息的逻辑状态是可逆的而不 需要修改所述实施例。所述不同行的存储器单元可进一步由存储在所述闪速存储器装置中的 地址信息选4奪。地址信息和所述标志信息可进一 步存储在所述闪速存储器装置的 一备
份参数存储器组件中。在通电时，地址信息和所述标志信息可进一步从所述阵列被加载到一备 份参数存储器组件上。在一正常操作之前，地址信息和所述标志信息可进一步从所述外部源被 加载到一备份参数存储器组件上。在通电时，地址信息和所述标志信息可进一步从所述外部源被加载到一 备份参数存储器组件上。当所述标志信息指示所述重新编程操作的on状态时，编程操作可进一 步被终止而不需要所述重新编程操作。一示范性的实施例可进一步包括一闪速存储器装置，所述闪速存储器装置包括排列成行和列的一存储器单元阵列，被配置用于选择所述行中的一数据的寄存器块，被配置用于存储指示重新编程操作的on/off状态的标志信 息和地址信息的备份参数存储器组件，以及，被配置用于在编程操作中控制 所述寄存器块和所述行解码器块的控制块。当所述编程操作被确定为不成功的操作时，所述控制块可被配置用于根 据所述备份参数存储器组件中的所述标志信息来确定一重新编程操作。当所 述标志信息指示所述重新编程操作的on状态时，所述控制块可控制所述寄所述阵列中而不需要外部控制。在通电时，地址信息和所述标志信息可从所述阵列被加载到所述备份参 数存储器组件上。在一正常操作之前，地址信息和所述标志信息可从所述外部源被加载到 所述备份参数存储器组件上。在通电时，地址信息和所述标志信息可从所述外部源被加载到所述备份 参数存储器组件上。当所述标志信息指示所述重新编程操作的on状态时，所述控制块可利 用所述备份参数存储器组件中的所述地址信息来设置所述行解码器电路，以 便选择与所述选定行不同的一行存储器单元。所述寄存器块可包括页緩沖器，每个页緩沖器对应于所述列。每个所述页缓冲器可包括由所述控制块控制的第一和第二寄存器，所述
第一寄存器可被配置用于保持被编程的数据作为原始数据而所述第二寄存器可被配置用于根据所述被编程的数据来驱动一对应的位线。所述控制块可控制所迷寄存器块以便所述第一寄存器的原始数据可在 所述重新编程操作时被重新编程在所述阵列中。当所述标志信息指示所述重新编程操作的on状态时，所述控制块可终止所述编程操作而不需要所述重新编程操作。一示范性的实施例可进一步包括一存储器系统，所述存储器系统包括 一存储器控制器和一闪速存储器装置，所述闪速存储器装置响应于所述存储 器控制器的控制进行操作。所述闪速存储器装置可进一步包括排列成行和 列的一存储器单元阵列，被配置用于选择所述行中的一行的行解码器电路， 被配置用于存储在所述选定行的存储器单元中被编程的数据的寄存器块，被 配置用于存储指示重新编程操作的on/off状态的标志信息和地址信息的备份 参数存储器组件，以及被配置用于在编程操作中控制所述寄存器块和所述行 解码器块的控制块。当所述编程操作被确定为不成功的操作时，所述控制块 可被配置用于根据所述备份参数存储器组件中的所述标志信息来确定一重 新编程操作，并且当所述标志信息指示所述重新编程操作的on状态时，所 述控制块可控制所述寄存器块和所述行解码器块以便存储在所述寄存器块 中的数据被重新编程在所述阵列中而不需要外部控制。所述寄存器块可进一步包括页緩冲器，每个页緩沖器对应于所述列。每个所迷页緩冲器可包括由所述控制块控制的第一和第二寄存器，所述 第一寄存器可被配置用于保持被编程的数据作为原始数据而所述第二寄存 器可被配置用于根据所述被编程的数据来驱动一对应的位线。所述控制块可进一步控制所述寄存器块以便所述第一寄存器的原始数 据可在所述重新编程操作时被重新编程在所述阵列中。地址信息和所述标志信息可在一正常操作之前或在通电时从所述外部 源被加载到所述备份参数存储器组件上。当所述标志信息指示所述重新编程操作的开状态时，所述控制块可利用 所述备份参数存储器组件中的所述地址信息来设置所述行解码器电路，以便 选择与所述选定行不同的一行存储器单元。当所述标志信息指示所述重新编程操作的开状态时，所述控制块可终止 所述编程操作而不需要所述重新编程操作。
所述存储器系统可进一步包括一存储卡。


图1是一方框图 图2是一示意图 图3是一方框4是一方框图 图5是一流程图装置的编程操作。图6是一示意图 图7是一方框图显示了包括一闪速存储器装置的传统存储器系统。 显示了在图1中示例的闪速存储器装置的编程过程。 显示了根据本发明的 一 闪速存储器装置。 显示了在图3中示例的寄存器块的一部分。 用于描述根据本发明的 一 示范性实施例的闪速存储器显示了在图3中示例的闪速存储器装置的编程过程。 显示了根据本发明的包括一闪速存储器装置的系统。
具体实施方式
在下文中将参考附图对本发明进行更充分地描述，附图中示出示范性的 实施例。然而，该发明可以以许多不同的形式来体现而不应该被限制为在此 提出的实施例。在附图中，相似的编号始终表示相似的元素。本示范性实施例的闪速存储器装置可以被实现为包括一 自动数据备份 功能，其中当编程不成功时一数据备份操作被自动执行而不需要数据重新加 载和外部控制。利用本发明的所述自动数据备份功能，可以重新编程数据而不降低包括一 闪速存储器装置的 一存储器系统的有效操作速度。图3是一方框图，显示了根据本发明一示范性实施例的一闪速存储器装 置。所述闪速存储器装置可以是一 NAND闪速存储器装置或者例如MROM、 PROM、 FRAM、 NOR闪速存储器装置以及类似装置的其它存储器装置。参考图3,根据本发明一示范性实施例的闪速存储器装置包括用于存储 数据信息的存储器单元阵列110。所述存储器单元阵列110可包括布置在行 (或字线)和列(或位线)的相交部位的存储器单元。每个所述存储器单元 可存储N-位数据(N是1或更大的整数)。行解码器电路120可由控制块130 控制，并选择所述存储器单元阵列110的至少一行。所述行解码器电路可利 用一字线电压驱动选定的行(或字线)，所述字线电压由高电压生成器电路 140生成。寄存器块150可响应于所述控制块130的控制进行操作。所述寄 存器块150可被配置用于存储在编程操作时在所述存储器单元阵列110处被 编程的数据以及读取在读取操作时来自所述存储器单元阵列110的数据。所述寄存器块150可包括多个页緩冲器，每个所述页緩冲器可被配置为 连接到一列(或位线)或者两列(或位线)中的任一列。每个所述页緩冲器 可根据操作模式操作一写入驱动器或一读出放大器。例如，每个所述页緩冲器可在编程操作时作为写入驱动器进行操作而在读取操作时作为读出放大器进行操作。每个所述页緩沖器可包括如图2中示例的至少两个寄存器 REG1和REG2。所述寄存器REG1和REG2中的一个可被用于保持加载的 数据直到编程操作终止，而另 一个可被用于根据所述加载的数据编程一存储 器单元(或，根据所述加载的数据驱动一对应的位线)。例如，假设在数据 加载时间间隔期间接收的数据被存储在所述寄存器REG2。根据该假设，加 载到所述寄存器REG2上的数据可在执行编程操作之前根据所述控制块的控 制被发送到所述寄存器REG1。存储器单元可以根据传送到寄存器REG1的 数据按照传统的方式(如，F-N隧穿(tunneling)方式)被编程。当使用所 述寄存器REG1执行编程操作时，所述寄存器REG2中的存储数据可以在所 述控制块130的控制下保持不变。可选地，来自于所述外部源的数据可以在 数据加载时间间隔期间被同时提供给所述寄存器REG1和REG2。在这种情 况下，当使用所述寄存器REG1执行编程操作时，所述寄存器REG2中存储 的数据可以在所述控制块130的控制下保持不变。所述寄存器REG2中存储 的数据可以被用于根据编程结果执行的数据备份操作。回到图3，列解码器电路160由所述控制块130进行控制，并响应于一 列地址通过一给定单元选择所述存储器单元阵列110的列或所述寄存器块 150的页緩冲器。输入/输出緩冲器块170在编程操作的数据加载时间间隔期 间可通过所述列解码器电路160将通过输入/输出引脚I/Oi输入的数据传送 给所述寄存器块150。所述输入/输出緩沖器块170在读取操作的数据输出时 间间隔期间可通过所述列解码器电路160输出从所述寄存器块150中发送的 数据到外部。特别地，在例如校验读取操作的读取操作期间，所述寄存器块 150中的数据可通过所述列解码器电路160被发送到所述控制块130。所述 控制块130可以校验接收的数据是成功编程的数据还是不成功编程的数据。 如果所述接收的数据是成功编程的数据，则所述控制块130可以执行与下一 数据相关的校验操作。该校验操作可以被重复直到选定行/页的存储器单元被 全部选择。如果在选定行/页的存储器单元被全部选择之前接收到所述成功编 程的数据，则所述控制块130可以在一标准的工业状态寄存器中存储指示编程通过(pass)的状态值。另一方面，如果接收的数据是不成功的编程数据， 则所述控制块130可以终止编程操作并在一状态寄存器中存储指示不成功的 编程的状态值。状态寄存器中的状态值可以通过该领域公知的状态读取操作 被提供给所述外部源。特别地，当一编程操作被确定为不成功时，所述控制块130可以根据存 储在一备份参数存储器组件180中的备份参数信息来确定一重新编程操作。 所述备份参数存储器组件180中的备份参数信息可包括指示重新编程操作的 标志信息、块地址信息、行/页地址信息及类似信息。当所述标志信息指示所 述重新编程操作的on状态时，所述重新编程操作可以在所述控制块130的 控制之下执行而不需要外部控制和重新加载编程数据。当所述标志信息指示 所述重新编程操作的off状态时，所述控制块130可以终止一编程操作并按 照如上所述的同样的方式存储一状态值。所述块地址信息是用于指定一空闲 存储器块的地址，而所述行/页地址信息是用于指定一页的地址，不成功编程 的页的数据被存储于所述页中。当执行一重新编程操作时，所述块和页地址 信息可以在所述控制块130的控制下传送给所述行解码器电路120。根据本发明的闪速存储器装置，备份参数信息可以以多种方式存储于所 述备份参数存储器组件180。例如，所述备份参数信息可以存储于所述存储 器单元阵列110中的任一区域。这样存储的备份参数信息可以在通电时在所 述控制块130的控制下被发送给所述备份参数存储器组件180。可选地，所 述备份参数信息可以在执行正常操作之前在存储器控制器(图1中的200 ) 的控制下被存储于所述备份参数存储器组件180中。可选地，所述备份参数 信息可以在用户请求时被存储于所述备份参数存储器组件180中。在该实施例中，闪速存储器装置和存储器控制器可包括一存储器系统。 例如，所述存储器系统可包括存储卡。本示范性的实施例不限于包括存储卡 的存储器系统。如在上面的描述中所示例的，当编程操作被确定为已经失败时，根据本 发明实施例的闪速存储器装置执行与失败的页相关的重新编程操作而不需 外部控制和重新加载编程数据。相应地，闪速存储器装置可靠地操作而不用 降低包括一 闪速存储器装置的存储器系统的操作性能。图5是一流程图，用于描述根据本发明一实施例的闪速存储器装置的编
程操作。当从所述外部源(如，主机)需要一编程操作时，被编程的数据可以被存储在存储器控制器(图1中的200)的緩冲器存储器(图1中的201 )中。 一旦被编程的数据被存储于所述緩冲器存储器201，所述存储器控制器200 可以根据一给定定时传送命令、地址和数据到闪速存储器装置。然后，直到 有接收的来自于所述闪速存储器装置的指示编程操作的完成的标志信息 (如，R/nB信号)，所述存储器控制器200才开始所述闪速存储器装置的操 作。在步骤SIOOO中，命令和地址可以根据一给定定时从所述存储器控制器 200中被发送到所述闪速存储器装置。所述命令可以通过输入/输出緩沖器块 170被发送到控制块130，而所述地址通过所述输入/输出緩冲器块170被发 送到行和列解码器电路120及160。在下一步骤SllOO，存储在所述緩沖器 存储器201中的数据可以通过所述输入/输出緩沖器块170和列解码器电路 160被存储于寄存器块150中。如上所述，加载的数据可以保存在每个页緩 冲器的寄存器REG2中。在一编程操作中，存储在所述寄存器REG2中的数 据可以在所述控制块130的控制下被传送到寄存器REG1。 一旦被编程的数 据被全部发送到所述寄存器块150,所述控制块130可以输出忙(busy)状 态的标志信息到所述存储器控制器200中。然后，在步骤S1200中，所述寄存器块150中加载的数据可以在所述控 制块130的控制下在一选定页的存储器单元中进行编程。如上所述，编程操 作包括编程执行时间间隔和校验时间间隔，其构成一编程循环。选定页的存 储器单元在所述编程执行时间间隔期间被编程，而在所述校验时间间隔期 间，校验所述选定页的存储器单元是否被成功地编程。在所述校验时间间隔 期间，可以通过所述寄存器块150中的寄存器REG1来从所述选定页的存储 器单元中读取数据。此时，所述寄存器块150的寄存器REG2中存储的数据 可以保持不变。所述读取数据可以通过所述列解码器电路160被发送到所述 控制块130，而所述控制块130可以校验所述输入数据是否是编程通过 (program pass)数据。如果在所述寄存器块150中的页緩冲器被全部选择 之前所述输入数据被确定是成功编程的数据，则所述控制块130可以在一状 态寄存器中存储一编程成功的状态值并终止一编程操作(S1400 )。可选地，如果所迷输入数据被确定为不成功地编程，所述控制块130可
以在一给定编程循环次数内重复一编程操作。如果在所述给定编程循环次数 后所述编程操作被确定是一不成功的编程操作，所述控制块130可以检查重 复编程操作是否是基于备份参数存储器组件180中的备份参数信息来执行(S1400 )。在步骤S1500中，如果所述备份参数信息的标志信息指示一重复 编程操作的off状态，所述控制块130可以在所述状态寄存器中存储一不成 功的编程操作的状态值并终止一编程操作。如果所述标志信息指示所述重复编程操作的on状态，则所述控制块130 将所述备份参数存储器组件180中的块和页地址信息设置到所述行解码器电 路120。然后，所述过程进入步骤S1200。在所述行解码器电路120被利用 所述块和页地址信息重新设置后，可以以如上所述的同样方式再执行一编程 操作。所述重新编程操作可以利用存储在所述寄存器REG2中的数据被自动 执行而不需外部控制和编程数据的重新加载。当编程操作被终止时，存储在 所述寄存器REG1中的数据不同于原始数据。因为这个原因，可以利用所述 寄存器REG2中存储的原始数据来执行重新编程操作。所述重新编程操作基 本上与如上所述的编程操作是同样的。在步骤S1500中，当所述重新编程操器并终止所述编程操作。如图6所示，当需要编程操作时，根据本发明一实施例的闪速存储器装 置被配置为接收一命令和一地址(P10);接收被编程的数据(P20);执行 一编程操作(P30);当编程操作失败时利用用于重新编程操作的地址信息来 设置一行解码器电路(P40);执行一重新编程操作(P50);以及执行一状态 读取操作(P60)。当存储在所述备份参数存储器组件180中的标志信息指示 一重新编程操作的off状态时，所述时间间隔P40和P50可以被跳过。当 一编程操作被确定为不成功时，根据本示范性实施例的闪速存储器装 置可以执行一重新编程操作而不需外部控制和编程数据的重新加载。这意味 着闪速存储器装置的可靠性被提高而不用损害包括一 闪速存储器装置的存 储器系统的性能。进一步地，因为不需要重新加载操作来执行重新编程操作， 所以存储器控制器不需要额外的緩沖器存储器来存储用于重新编程操作的 数据。这意味着重新编程操作被执行而不需所述存储器控制器的更大的开 销。闪速存储器装置是各种即使在缺乏电源时也能保持其中存储的数据的
非易失性存储器。随着例如蜂窝电话、个人数字助理(PDA)、数码相机、 便携式游戏机和MP3的移动装置的不断流行，所述闪速存储器装置被广泛 用于代码存储，以及数据存储。所述闪速存储器装置也可在例如高清晰度电 视、数字化视频光盘(DVD)、路由器和全球定位系统(GPS)的家庭应用 中使用。图7是一方框图，显示了包括本发明一实施例的闪速存储器装置的 示意的计算系统。根据本示范性实施例的计算系统包括例如微处理器或中央 处理单元的处理单元2100、用户接口 2200、例如基带芯片组的调制解调器 2300、存储器控制器2400以及所述闪速存储器装置2500。所述闪速存储器 装置2500基本上可以如图3所示的进行配置。由所述处理单元3000处理的 N-位数据(N是正整数)通过所述存储器控制器2000被存储在所述闪速存 储器装置2500中。如果图7中所示的计算系统是一移动装置，其可进一步 包括用于向其提供电源的电池2600。所述计算系统可进一步配备应用芯片 组、照相机图像处理器(如，CMOS图像传感器；CIS)、移动DRAM等。尽管本发明被结合所述附图中所示例的本发明的实施例来进行描述，但 其不局限于此。相关申请的交叉引用本专利申请要求于2006年7月26日提交的韩国专利申请2006-70386 的优先权，其公开在此引入作为参考。
权利要求
1、 一种对一闪速存储器装置进行编程的方法，所述闪速存储器装置包括排列成行和列的一存储器单元阵列，所述方法包括使用加载的数据对一选定行的存储器单元进行编程；确定所述选定行的存储器单元是否被成功地编程；当所述结果被确定为一不成功的编程操作时，根据存储在所述闪速存储 器装置中的指示重新编程操作的on/off状态的标志信息来确定一重新编程操 作；以及当所述标志信息指示所述重新编程信息的on状态时，将所述加载的数 据重新编程到与所述选定行不同的一行存储器单元中。
2、 如权利要求1所述的方法，其中通过存储在所述闪速存储器装置中 的地址信息来选择所述不同行的存储器单元。
3、 如权利要求2所述的方法，其中所述地址信息和所述标志信息被存 储在所述闪速存储器装置的一备份参数存储器组件中。
4、 如权利要求3所述的方法，其中所述地址信息和所述标志信息在通 电时被从所述阵列中加载到一备份参数存储器组件上。
5、 如权利要求3所述的方法，其中所述地址信息和所述标志信息在正 常操作之前被从所述外部源中加载到 一备份参数存储器组件上。
6、 如权利要求3所述的方法，其中所述地址信息和所述标志信息在通 电时被从所述外部源中加载到一备份参数存储器组件上。
7、 如权利要求l所述的方法，进一步包括当所述标志信息指示所述重新编程操作的on状态时，终止所述编程操 作而不进行所述重新编程操作。
8、 一种闪速存储器装置，包括 一存储器单元阵列，被排列成行和列； 一行解码器电路，被配置用于选择所述行中的一行；一寄存器块，被配置用于存储在所述选定行的存储器单元中要被编程的 数据；一备份参数存储器组件，被配置用于存储指示一重新编程操作的on/off 状态的标志信息和地址信息；以及一控制块，被配置用于在一编程操作中控制所述寄存器块和所述行解码 器块，其中，当所述编程操作被确定为不成功时，所述控制块被配置用于根据所述备份参数存储器组件中的所述标志信息来确定一重新编程操作；以及， 当所述标志信息指示所述重新编程操作的on状态时，所述控制块控制所述 寄存器块和所述行解码器电路，以便存储在所述寄存器块中的数据被重新编 程在所述阵列中而不需要外部源控制。
9、 如权利要求8所述的闪速存储器装置，其中所述地址信息和所述标 志信息在通电时被从所述阵列中加载到所述备份参数存储器组件上。
10、 如权利要求8所述的闪速存储器装置，其中所述地址信息和所述标 志信息在正常操作之前被从所述外部源中加载到所述备份参数存储器组件 上。
11、 如权利要求8所述的闪速存储器装置，其中所述地址信息和所述标 志信息在通电时被从所述外部源中加载到所述备份参数存储器组件上。
12、 如权利要求8所述的闪速存储器装置，其中当所述标志信息指示所 述重新编程操作的on状态时，所述控制块利用所述备份参数存储器组件中 的所述地址信息来设置所述行解码器电路，以便选择与所述选定行不同的一 行存储器单元。
13、 如权利要求8所述的闪速存储器装置，其中所述寄存器块包括页緩 沖器，其中每个页緩冲器对应于所述列。
14、 如权利要求13所述的闪速存储器装置，其中每个所述页緩冲器包 括由所述控制块控制的第一和第二寄存器，所述第一寄存器被配置用于保持 所述将被编程的数据作为原始数据而所述第二寄存器被配置用于根据所述 将被编程的数据来驱动 一对应的位线。
15、 如权利要求14所述的闪速存储器装置，其中所述控制块控制所述 寄存器块，以便所述第一寄存器的原始数据在所述重新编程操作时被重新编 程在所述阵列中。
16、 如权利要求8所述的闪速存储器装置，其中当所述标志信息指示所 述重新编程操作的on状态时，所述控制块终止所述编程操作而不进行所述 重新编程操作。
17、 一种存储器系统，包括一存储器控制器；以及一闪速存储器装置，所述闪速存储器装置响应于所述存储器控制器的控制来进行操作，其中所述闪速存储器装置包括 一存储器单元阵列，被排列成行和列； 一行解码器电路，被配置用于选择所述行中的一行； 一寄存器块，被配置用于存储在所述选定行的存储器单元中要被编程的数据；一备份参数存储器组件，被配置用于存储指示一重新编程操作的on/off 状态的标志信息和地址信息；以及一控制块，被配置用于在一编程操作中控制所述寄存器块和所述行解码 器块，其中，当所述编程操作被确定是不成功的编程操作时，所述控制块被配 置用于根据所述备份参数存储器组件中的所述标志信息来确定 一 重新编程 操作；以及，当所述标志信息指示所述重新编程操作的on状态时，所述控 制块控制所述寄存器块和所述行解码器电路，以便存储在所述寄存器块中的 数据被重新编程在所述阵列中而不需要外部控制。
18、 如权利要求17所述的存储器系统，其中所述寄存器块包括页緩沖 器，其中每个页緩沖器对应于所述列。
19、 如权利要求18所述的存储器系统，其中每个所述页緩沖器包括由 所述控制块控制的第一和第二寄存器，所述第一寄存器被配置用于保持所述 将被编程的数据作为原始数据而所述第二寄存器被配置用于根据所述将被 编程的数据来驱动 一对应的位线。
20、 如权利要求19所述的存储器系统，其中所述控制块控制所述寄存 器块，以便所述第一寄存器的原始数据在所述重新编程操作时被重新编程在 所述阵列中。
21、 如权利要求19所述的存储器系统，其中所述地址信息和所述标志 信息在正常操作之前或在通电时被从所述外部源中加载到所述参数存储器 组件上。
22、 如权利要求17所述的存储器系统，其中当所述标志信息指示所述 重新编程操作的on状态时，所述控制块利用所述备份参数存储器组件中的 所述地址信息来设置所述行解码器电路，以便选择与所述选定行不同的一行 存储器单元。
23、 如权利要求17所述的存储器系统，其中当所述标志信息指示所述 重新编程操作的on状态时，所述控制块终止所述编程操作而不进行所述重 新编程操作。
24、 如权利要求17所述的存储器系统，其中所述存储器系统包括一存 储卡。
全文摘要
一种闪速存储器装置和一种对一闪速存储器装置进行编程的方法，所述闪速存储器装置包括排列成行和列的一存储器单元阵列。方法包括使用加载的数据对一选定行的存储器单元进行编程；确定所述选定行的存储器单元是否被成功地编程；当所判断的结果被确定是不成功的编程操作时，根据存储在所述闪速存储器装置中的指示重新编程操作的on/off状态的标志信息来确定一重新编程操作；以及，当所述标志信息指示所述重新编程信息的on状态时，将所述加载的数据重新编程到与所述选定行不同的一行存储器单元中。
文档编号G11C16/06GK101145395SQ20071016762
公开日2008年3月19日 申请日期2007年7月26日 优先权日2006年7月26日
发明者全台根, 安世镇 申请人:三星电子株式会社