专利名称：相变化存储器单元及其形成方法
技术领域：
本发明涉及一种相变化存储器单元，尤其涉及一种具有冠状结构的相变化存储器单元。
背景技术：
相变化存储器(phase change memory ;PCM)为一种非易失性存储器，其中相变化材料的功能区的状态在结晶态(crystalline)及非晶态(amorphous)间转换，例如借由产生热能的电流来转换。而利用功能区的状态来表现存储的数据。例如，在热激发(heat excitation)后，若功能区在结晶态，所存储的数据是在低逻辑电平(例如，“低信号”)。 然而，若功能区为非晶态，所存储的数据为高逻辑电平(例如，“高信号”)。相变化存储器也称为相随机存取存储器(phase random access memory ;PRAM)、相变化随机存取存储器(phase change random access memory ；PCRAM)、双向通用存储器(ovonic unified memory)、硫族随机存取存储器(chalcogenide random access memory ;C_RAM)等。传统上， 相变化随机存取存储器的制造需要利用复杂且昂贵的蚀刻技术，例如需要多于一个的图案化掩模。
发明内容
为了克服现有技术中存在的缺点，本发明一实施例提供一种相变化存储器单元的形成方法，包括在具有一第一介电层、一第二介电层、及一第三介电层的一第一结构上形成通过该第三介电层及该第二介电层的一冠状结构；一第四介电层沉积在该第一结构上， 因此该第四介电层在该冠状结构上；移除该第四介电层的一部分，以形成具有该第四介电层的剩余部分的一第一间隙物；移除该第四介电层的该部分时也移除该第三介电层的一部分，而形成具有该第三介电层的剩余部分的一第二间隙物，因而形成一第二结构；在该第二结构上沉积一相变化层；在该相变化层上沉积一电极层；以及利用一化学机械研磨工艺移除该相变化层及该电极层的部分，以形成具有该相变化层的剩余部分的一相变化区，以及形成具有该电极层的剩余部分的一电极区。本发明另一实施例提供一种相变化存储器单元，包括一第一接触插塞；一相变化区在该第一接触插塞上且与其接触；一电极区；以及一第二接触插塞在该电极区上且与其接触；其中该相变化区围绕该电极区；该电极区具有与该相变化区接触的一第一表面， 以及与该第二插塞接触的一第二表面；该第二表面面积大于该第一表面面积。本发明又一实施例提供一种相变化存储器单元的形成方法，包括在一基板上形成一冠状结构；在该冠状结构中形成一第一间隙物在一第二间隙物上；该第一间隙物及该第二间隙物定义一第一开口 ；该第一间隙物具有一第一间隙物开口大于该第二间隙物的一第二间隙物该口 ；在该第一开口中形成一相变化区，因此定义一第二开口 ；在该第二开口中形成一电极区；其中该相变化区的形成以及该电极区的形成是借由下列步骤的其中一种所形成在该第一开口上沉积一相变化层；在该相变化层上沉积一电极层；以及借由第一化学机械研磨工艺移除部分该相变化层及该电极层，以形成具有该相变化层的剩余部分的该相变化区，以及形成具有该电极层的剩余部分的该电极区；或在该第一开口上沉积该相变化层；借由一第二化学机械研磨工艺移除该相变化层的一部分，以形成该相变化区；在该相变化区上沉积该电极层，而后借由一第三化学机械研磨工艺移除该电极层的一部分， 以形成该电极区。本发明的实施例中，利用一个掩模来形成相变化随机存取存储器单元的冠状结构，可降低制造成本。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下
图1为根据数个实施例的相变化存储器阵列的三维透视图。图2A为根据数个实施例的图1的相变化存储器阵列的相变化存储器结构的剖面图。图2B为根据数个实施例的相变化存储器阵列的相变化存储器单元的剖面图。图3为根据数个实施例的图1的相变化存储器阵列的制造方法的流程图。图4-图10为根据数个实施例的依照图3的制造方法所制造图1的相变化存储器阵列在不同制造阶段的剖面图。主要附图标记说明100 相变化存储器阵列105 字元线110 位元线115 存储器单元120 (第一)接触插塞125 (第二)接触插塞250 功能区A 平面200、400、500、600、700、800、1000 结构205 基板210 (第一)介电层215 (第二)介电层217 相变化区218 电极区219 区域220 (第三)介电层225 (第四)介电层230 (第五)介电层300 方法305、320、325、330、335、340 步骤
505 光致抗蚀剂层507 开口605 冠状结构705 介电层810、815 间隙物805 外形905 相变化层910 电极层1005 表面
具体实施例方式以下依本发明的不同特征举出数个不同的实施例。本发明中特定的元件及安排是为了简化，但本发明并不以这些实施例为限。举例而言，于第二元件上形成第一元件的描述可包括第一元件与第二元件直接接触的实施例，也包括具有额外的元件形成在第一元件与第二元件之间、使得第一元件与第二元件并未直接接触的实施例。此外，为简明起见，本发明在不同例子中以重复的元件符号和/或字母表示，但不代表所述各实施例和/或结构间具有特定的关系。在一些实施例中，包括有一或多个特征的组合和/或优点。相变化随机存取存储器单元可由相变化材料的化学机械研磨工艺轻易形成。利用一个掩模来形成相变化随机存取存储器单元的冠状结构，可降低制造成本。相变化随机存取存储器单元可应用于高密度非易失性闪存式存储器(high density non-volatile flash memory)。其具有宽度的电极表面，因此可容易搭配位在电极表面顶部上方所设置的接触插塞。相变化存储器单元及结构的实施例图1为根据一些实施例的相变化(PC)存储器阵列100的三维透视图。相变化存储器阵列100包括四个字元线(word line) 105及三个位元线(bit line) 110。字元线105耦接上三个存储器单元115，而位元线110耦接上四个存储器单元 115。为了简化的缘故，仅标示一个存储器单元115。存储器单元115经由第一接触区(例如，接触插塞)120耦接至字元线105，且经由第二接触插塞125耦接至位元线110。在一些实施例中，第一接触插塞120及第二接触插塞125是由钨制成，然而在不同实施例中也可使用其他金属材料。在至少一实施例中，字元线105是由多晶硅或其他适合的材料所形成。接触插塞120作为加热器，其中各加热器产生热能，而改变对应的功能区250的性质(图2B)， 也即，改变相变化存储器单元115中所存储的数据。在一些实施例中，电流流经接触插塞 120而在接触插塞120中产生热能。平面A表示图2A-图10的剖面的参考平面。图1显示四个字元线105、三个位元线110、数个单元耦接至字元线105(例如三个单元115)，及数个单元耦接至位元线110(例如四个单元115)作为说明。在一些实施例中， 字元线105的数目、位元线110的数目、及存储器单元115耦接至字元线105和/或位元线 110的数目可改变，且可为任何正整数。图2A为根据数个实施例的沿着图1中的参考平面A所示结构200的剖面图。在图1中的参考平面A切过四个存储器单元115。然而，为了说明的缘故，在图2A中只显示两个存储器单元115。为了简化，只有叙述及标示一个存储器单元115的相关细节。其他存储器单元115与其他所述的存储器单元115具有类似的元件及特性。
在图2A中，字元线105在基板205中，且存储器单元115及其他层及元件(例如， 介电层210、接触插塞120、存储器单元115等)在基板205之上。 接触插塞120耦接至字元线105，且被第一介电层210围绕，在一些实施例中，第一介电层210由氧化硅(SiO2)和/或其他适合的材料所形成。本领域具有普通知识的技术人员常将氧化硅称为氧化物。第一介电层210及第二介电层215具有不同的蚀刻选择性， 在一些实施例中，第二介电层包括氮化硅(SiN)，或也常称为氮化物。介电层210作为介电层215的停止层。例如，在一些实施例中，蚀刻穿过氮化物层(介电层)215而于氧化物层 (介电层)210停止。存储器单元115在接触插塞120上。存储器单元115包括相变化区217及电极区 218。相变化区217包括功能区250(标示于图3中)设置于图3的区域219中。在一些实施例中，相变化区217包括锗(Ge)、锑(Sb)、碲(Te)等，而电极区218包括氮化钛(TiN)、 氮化钽(TaN)、钨、铜铝、或其他适合的电极材料。电极区218具有位于下方的第一表面，且其与接触插塞125接触，以及位于上方的第二表面，且其与相变化区217接触。第一表面大于第二表面，且也大于接触插塞125的表面，使得接触插塞125在制造过程中可轻易地设置于(耦接至)电极区218。存储器单元115被第二介电层215上的第三介电层220围绕，第二介电层215作为第三介电层220的停止层。在一些实施例中，介电层220包括氧化物，但在各种实施例中也可为其他适合的介电材料，包括多硅氧化物(silicon-rich oxide) 0相似地，在一些实施例中，介电层215包括氮化物，但在各实施例中也可为其他适合的介电材料，包括氮氧化硅(SiON)。氮氧化硅通常称为氮氧化物。接触插塞125在电极区218上，且被第四介电层225上的第五介电层230围绕。在一些实施例中，第四介电层225包括氮化物。第四介电层225作为第五介电层230的停止层。例如，利用蚀刻第五介电层230并停止于第四介电层225，再蚀刻穿过第四介电层225 而停止于第三介电层220而形成接触插塞125。在一些实施例中，当两介电层彼此相邻，两介电层选择不同的蚀刻选择性。例如，第四介电层225的蚀刻选择性高于第五介电层230 的蚀刻选择性。位元线110在接触插塞125及第五介电层230上，且与接触插塞125电性耦接。图2B为根据一些实施例的在图2A所示的存储器单元115的部分放大的剖面图， 特别在存储器单元115的区域219、接触插塞120、及电极区218。功能区250为区域219的一部分，区域219为相变化区217的一部分。功能区250也称为数据存储区。在一些实施例中，存储器单元115的功能区250所对应的电阻程度(resistive level)(例如，电阻) 表示在存储器单元115存储的数据。例如，当功能区250在结晶态，功能区250的电阻低， 而存储器单元115视为存储一个“高信号”。然而，当功能区250为非晶态，功能区250的电阻高，则存储器单元115视为存储一个“低信号”。经过接触插塞120的电流(例如，读取电流(read current) Ird或禾呈序电流(program current) Iprg,图中未标示)在对应的功能区250产生热能，因而造成功能区250状态的改变。所示功能区250的底表面大于接触插塞120的表面。在一些其他实施例中，其可为等于或小于接触插塞120的表面。相变化存储器单元的操作实施例
7
电流可通过字元线105、接触插塞120、相变化区217、电极区218、接触插塞215、及包括导电材料的位元线230 110。在一些实施例中，存储器单元115在至少两种模式下操作，例如，程序模式(program mode)及读取模式(read mode) 0例如在程序模式中，例如为程序电流Iprg的电流被驱动而流经字元线105、接触插塞120、及相变化区217，以改变所对应的功能区250的状态。在一些实施例中，将功能区250的状态改变至结晶态(以程序化成“低信号”)所需电流Iprg为约0. 2mA，而将功能区250的状态改变至非晶态(以程序化成“高信号”)所需电流Iprg为约0. 6mA。在存储器单元115的读取模式中，例如为读取电流Ird的电流被驱动而经过字元线105、接触插塞120、及相变化区217。而后，所相对应的位元线110进行数据侦测，位元线110是显示在功能区250中所存储的数据。并且，将上述数据经由电极区218、接触插塞 125、及位元线110传导。在一些实施例中，当读取“高信号”时，电流Ird为约ΙΟΟμΑ。而当读取“低信号”时，电流Ird为约0. 1 μ Α。本领域具有普通知识的技术人员应了解在字元线105所施加的电压可产生对应电流Ird或Iprg。相变化存储器单元的制造实施例的步骤图3为根据一些实施例的说明制造在图2A中两个相变化存储器单元115的方法 300。然而，本领域具有普通知识的技术人员可在阅读本文后了解下述步骤可用于制造不同数目的存储器单元或相变化存储器阵列(例如，图1中的相变化存储器阵列100)。图4-图 10为根据一些实施例的依照图3的方法在制造图1中的相变化存储器阵列时，各制造阶段的剖面图。图3中的工艺步骤对应图4-图10的结构400-1000，并以剖面图的方式表示。在步骤305中，形成结构400。结构400包括基板205，基板205具有两个字元线 105、两个接触插塞120、以及如图2A所述的介电层210、215、220。结构400的制造是利用各种技术，包括现有的技术。例如，在一些实施例中，在基板205中形成字元线105。介电层210沉积在基板205上方。蚀刻介电层210以形成接触插塞120。在一些实施例中，也可以在基板205上沉积介电层210的停止层(例如，图中未显示的层211)，例如介于介电层 210与基板205之间。而后，将介电层215沉积在介电层210及接触插塞120上，且将介电层220沉积在介电层215上。在一些实施例中，介电层220包括氧化物，且作为在步骤335 中的化学机械研磨(CMP)工艺的停止层，而形成图10的结构1000。本领域具有普通知识的技术人员应知道化学机械研磨工艺为结合化学及机械力以使表面平滑的工艺。在步骤310中，在结构400上沉积光致抗蚀剂层505于介电层220上的而形成图 5的结构500。光致抗蚀剂层505包括开口 507以图案化在开口 507下方的区域(例如，介电层220的暴露部分)。开口 507在接触插塞120上方，且由上视可定义出后来所制造的存储器单元115的区域。开口 507的剖面区大于接触插塞120的表面，使得与接触插塞120 表面大小相同的接触插塞125在后续工艺中可轻易地设置在电极区218的上方。例如，即使接触插塞125自下方的接触插塞120脱离，接触插塞120仍可耦接至电极区218并提供存储器单元115至功能区的传导路径。在步骤315中，蚀刻结构500，并移除光致抗蚀剂层505以形成图6中的结构600。 在开口 507中蚀刻结构500以进入介电层220及215，而在介电层210及接触插塞120上停止，其在介电层215及220中形成冠状结构605，且在接触插塞120上。在一些实施例中，冠状结构605为圆管。因此，由上方来看，冠状结构605为圆形，但在各实施例中可为不同形状(例如，正方形、矩形、椭圆等)。在步骤320中，在结构600上沉积介电层705，以形成图7中的结构700。介电层 705覆盖介电层220的表面及冠状结构的表面及侧壁。介电层705也覆盖接触插塞120的顶部，其顶部在结构600中暴露出来。在一些实施例中，介电层705包括氮化物，但在各实施例中也可为其他适合的介电材料(例如，氮氧化物)。沉积层(介电层)705也称为间隙物沉积，因介电层705后来形成间隙物(例如，图8中的间隙物810)。在一些实施例中，介电层705在其所覆盖的各区域皆具有相同的厚度。在一些实施例中，介电层705及介电层 215包括相同的材料(例如，氮化物)。因此，在上述实施例中，在介电层705及介电层215 彼此接触的区域中并没有界线。在步骤325中，蚀刻结构700以至少移除部分介电层705，而形成图8中的结构 800。结构800包括由介电层705剩余部分所形成的间隙物810，在一些实施例中，其包括氮化物。因此，间隙物810也称为氮化物间隙物。然而，若介电层705包括氮氧化物(SiON)， 间隙物810称为氮氧化物间隙物。在移除介电层705时，也移除部分介电层220，而介电层 220剩余的部分形成间隙物815。间隙物815为倾斜的，使得介电层220的表面面积小于介电层215的表面面积。或者说，间隙物815的开口大于间隙物810的开口。在一些实施例中，由于间隙物815的材料与介电层220相同，其包括氧化物，间隙物815被称为氧化物间隙物。然而，若介电层220包括多硅氧化物，则间隙物815称为多硅氧化物间隙物等。在一些实施例中，间隙物810及815包括利用物理轰击(physical bombardment)的等离子体， 以移除部分的介电层705。间隙物815及间隙物810形成外形805，其成为存储器单元115的外形。外形805 为锥形，例如，在靠近接触插塞120的区域(也即，底部区域)具有较小的部分，在接近介电层215及220(例如，顶部区域)的区域为喇叭状。外形805为锥形，使得当相变化材料(例如，图9中的层905)沉积在间隙物810的顶表面时，可顺应式(conformal)的形成(例如， 没有空隙)在靠近介电层210及接触插塞120的角落。再者，由于为锥形，外形805在顶部具有喇叭形(flared)表面(例如，较宽的表面)，其定义电极区218的表面，使得接触插塞 125之后可轻易地设置在电极区218顶部。例如，如果接触插塞125由外形805的中心分离，电极区218及接触插塞125仍具有导电性，而包括电极区218的存储器单元仍可继续与对应的接触插塞125传导而产生功能。在上述说明中，所形成的冠状结构605为顶部及底部具有相同的大小，但利用间隙物815及810以形成冠状结构较小的底部。在步骤330中，在结构800上沉积一层相变化材料(例如，相变化层)905及电极层910，如图9中所示的结构900。在一些实施例中，沉积相变化层905的手段与沉积电极层910的手段不同。在结构800的顶部形成相变化层905。例如，相变化层905覆盖介电层 220的暴露部分、介电层215的暴露部分、及接触插塞120的暴露表面等。在一些实施例中， 相变化材料层905的厚度为约200埃，且包括锗(Ge)、锑(Sb)、和/或碲(Te)。在相变化层 905顶部形成电极层910，且根据需要可为氮化钛(TiN)、氮化钽(TaN)、钨、铜铝(AlCu)、或其他适合的电极材料。在步骤335中，对结构900进行化学机械研磨(CMP)工艺以移除并平滑化在介电层220上形成的相变化层905及电极层910，以形成图10的结构1000。移除在介电层220 上相变化层905及电极层910的部分，而定义表面1005，其为平坦表面，包括平坦化后的介电层220的表面、相变化材料层905的顶表面、及电极层910的顶表面。所剩余的电极层 910也使在后续工艺中的蚀刻接触插塞125的步骤可容易进行。暴露出介电层220、部分相变化层905、及部分电极层910。相变化层905及电极层910仍在冠状结构605中的部分分别在各存储器单元115中形成相变化区217及电极区218。在图3的实施例的步骤335中， 化学机械研磨在相变化层905及电极层910皆沉积后进行。在一些实施例中，在相变化层沉积后进行研磨(例如，借由化学机械研磨工艺)，形成相变化区217。而后在相变化区217 的顶部沉积电极层910，并进行研磨(例如，借由化学机械研磨工艺)。此外，利用化学机械研磨工艺来研磨相变化层905及电极层910，但在各实施例中也可利用其他技术，例如包括蚀刻。在步骤340中，结构1000进行不同的制造工艺，以形成图2中的结构200，所示基板205及字元线105为了简化的缘故没有显示在图5-图10中。为了由结构1000转变至结构200，在存储器单元115的电极区218的顶部制造接触插塞125，且其被介电层225及 230所围绕。而后在接触插塞125的顶部(因此在介电层230的顶部)设置位元线110。在步骤340中的工艺是利用各种技术，包括现行已知的技术。例如，沉积介电层225及230，而后由蚀刻介电层230及225以形成接触插塞125。本发明已描述数个实施例。然而应了解所使用各种修饰及更动仍未脱离本发明的精神和范围。例如，在一些实施例中所述的第一方法包括以下步骤在具有第一介电层、第二介电层、及第三介电层的第一结构上形成通过第三介电层及第二介电层的冠状结构；在第一结构上沉积第四介电层，因此第四介电层也在冠状结构上；移除部分第四介电层，以形成具有第四介电层剩余部分的第一间隙物；移除第四介电层时也移除部分第三介电层，而形成具有第三介电层剩余部分的第二间隙物，因此形成第二结构；在第二结构上沉积相变化材料层；在相变化层上沉积电极层；以及利用化学机械研磨工艺移除部分电极层及相变化层，以形成具有相变化层剩余部分的相变化区，以及形成具有电极层剩余部分的电极区。又例如，在一些实施例中所述第二方法包括在基板上形成冠状结构；在冠状结构中形成第一间隙物在第二间隙物上；第一间隙物及第二间隙物定义第一开口 ；第一间隙物的第一间隙物开口大于第二间隙物的第二间隙物开口 ；在第一开口中形成相变化区，因此定义第二开口 ；以及在第二开口中形成电极区。相变化区的形成及电极区的形成是利用下列步骤的其中一种在第一开口上沉积相变化层，在相变化层上沉积电极层，以及借由第一化学机械研磨工艺移除部分相变化层及电极层，以形成具有相变化层剩余部分的相变化区，及形成具有电极层剩余部分的电极区；或是，在第一开口沉积相变化层，借由第二化学机械研磨移除部分相变化层，以形成相变化区，在相变化区上沉积电极层，而后借由第三化学机械研磨工艺移除部分电极层，以形成电极区。又例如，在一些实施例中所示相变化存储器单元包括第一接触插塞；相变化区在接触插塞上且与其接触；电极区；以及第二接触插塞在电极区上且与其接触。相变化区被电极区围绕。电极区具有与相变化区接触的第一表面区域，以及与第二接触插塞接触的第二表面区域。第二表面区的面积大于第一表面区的面积。虽然本发明已以数个较佳实施例公开如上，然其并非用以限定本发明，任何所属技术领域中具有普通知识的技术人员，在不脱离本发明的精神和范围内，当可作任意的更
10动与润饰，因此本发明的保护范围当以所附的权利要求所界定的范围为准。
权利要求
1.一种相变化存储器单元的形成方法，包括在具有一第一介电层、一第二介电层、及一第三介电层的一第一结构上形成穿过该第三介电层及该第二介电层的一冠状结构； 沉积一第四介电层在该第一结构上，而使该第四介电层在该冠状结构上； 移除该第四介电层的一部分，以形成具有该第四介电层的剩余部分的一第一间隙物； 移除该第四介电层的该部分时也移除该第三介电层的一部分，而形成具有该第三介电层的剩余部分的一第二间隙物，因而形成一第二结构； 在该第二结构上沉积一相变化层； 在该相变化层上沉积一电极层；以及利用一化学机械研磨工艺移除部分的该相变化层及该电极层，以形成具有该相变化层的剩余部分的一相变化区，以及形成具有该电极层的剩余部分的一电极区。
2.如权利要求1所述的相变化存储器单元的形成方法，其中该第一间隙物及该第二间隙物造成该电极层的剩余部分具有一第一端小于一第二端。
3.如权利要求1所述的相变化存储器单元的形成方法，还包括在该电极层的剩余部分上形成一接触插塞，或在该相变化层的剩余部分下形成一接触插塞。
4.如权利要求1所述的相变化存储器单元的形成方法，还包括将该相变化区的状态在一结晶态及一非晶态之间进行改变。
5.一种相变化存储器单元，包括 一第一接触插塞；一相变化区，在该第一接触插塞上且与其接触； 一电极区；以及一第二接触插塞，在该电极区上且与其接触；其中该相变化区围绕该电极区；该电极区具有与该相变化区接触的一第一表面，以及与该第二插塞接触的一第二表面；该第二表面面积大于该第一表面面积。
6.如权利要求5所述的相变化存储器单元，其中该相变化区被位在一第二间隙物上的一第一间隙物所围绕。
7.如权利要求6所述的相变化存储器单元，其中该第一间隙物具有一第一开口大于该第二间隙物的一第二开口。
8.如权利要求5所述的相变化存储器单元，其中该电极区的该第二表面面积大于该第二接触插塞的一第三表面面积。
9.如权利要求5所述的相变化存储器单元，其中该第一接触插塞耦接至一位元线，且该第二接触插塞耦接至一字元线。
10.如权利要求5所述的相变化存储器单元，其中该第一接触插塞是配置以改变该相变化区一部分的电阻特性。
11.一种相变化存储器单元的形成方法，包括 在一基板上形成一冠状结构；在该冠状结构中形成一第一间隙物在一第二间隙物上；该第一间隙物及该第二间隙物定义一第一开口 ；该第一间隙物具有一第一间隙物开口大于该第二间隙物的一第二间隙物开口 ；在该第一开口中形成一相变化区，因而定义一第二开口 ； 在该第二开口中形成一电极区；其中该相变化区的形成以及该电极区的形成是借由下列步骤的其中一种所形成 在该第一开口上沉积一相变化层；在该相变化层上沉积一电极层；以及借由第一化学机械研磨工艺移除部分该相变化层及该电极层，以形成具有该相变化层的剩余部分的该相变化区，以及形成具有该电极层的剩余部分的该电极区；或在该第一开口上沉积该相变化层；借由一第二化学机械研磨工艺移除该相变化层的一部分，以形成该相变化区；在该相变化区上沉积该电极层，而后借由一第三化学机械研磨工艺移除该电极层的一部分，以形成该电极区。
全文摘要
公开了一种相变化存储器单元及其形成方法，该方法包括在具有第一、第二、及第三介电层的第一结构上形成通过该第三介电层及该第二介电层的冠状结构；第四介电层沉积在该第一结构上，因此该第四介电层在该冠状结构上；移除该第四介电层的一部分，以形成具有该第四介电层的剩余部分的第一间隙物；移除该第四介电层的该部分时也移除该第三介电层的一部分，而形成具有该第三介电层的剩余部分的第二间隙物，因而形成第二结构；在该第二结构上沉积相变化层；在该相变化层上沉积一电极层；利用化学机械研磨工艺移除该相变化层及该电极层的部分，以形成具有该相变化层的剩余部分的相变化区，形成具有该电极层的剩余部分的电极区。本发明可降低制造成本。
文档编号G11C11/56GK102456832SQ201110092410
公开日2012年5月16日 申请日期2011年4月11日 优先权日2010年10月27日
发明者刘世昌, 曹淳凯, 沈明辉, 蔡嘉雄 申请人:台湾积体电路制造股份有限公司