专利名称：基于阻变栅介质的nor型存储单元、阵列以及其操作方法
技术领域：
本发明涉及存储器技术领域，尤其涉及一种用于非挥发性存储的器件和NOR型阵列结构，以及其操作方法。
背景技术：
存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，非挥发性存储器在整个存储器市场中的份额也越来越大，其中90%以上的份额被FLASH占据。但是由于存储电荷的要求，FLASH的浮栅不能随技术代发展无限制减薄，有报道预测FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代非挥发性存储器。最近电阻转换存储器件(resistive switching memory)因为其高密度、低成本、可突破技术代发展限制的特点弓I起高度关注，所使用的材料有相变材料、掺杂的SrZr03、铁电材料 PbZrTi03、铁磁材料Pr l_xCaxMn03、二元金属氧化物材料、有机材料等。电阻型存储器通过电信号的作用，使存储介质在高电阻状态(High Resistance State, HRS)和低电阻(LowResistance State, LRS)状态之间可逆转换,从而实现存储功能。参见附图1，为传统NOR型闪存Flash。其中101为控制栅(control gate)，102为浮栅(floating gate),用来存储电荷，103 为栅间介质层(Inter Poly Dielectric ΟΝΟ),104为隧穿氧化层(Tunnel Oxide)，105、106分别为漏极(drain)和源极(source)。编程时在101和105上施加电压，电荷隧穿存储入浮栅，并改变器件的阈值电压；写O时则将电子驱逐出浮栅。NOR型闪存Flash阵列如图2所示，其中200为一个存储单元，201至206为控制栅，207至212为浮栅，213至215为位线(Bitline)，216至217为字线(Wordline)。NOR型闪存Flash有以下不足
1.高压操作，需要设计专门的升压、传正/负高压电路；
2.需在标准逻辑工艺的基础上增加多道步骤，来制造浮栅、栅间电介质和高压管；
3.NOR型闪存Flash是电荷存储型器件，随着半导体工艺中特征尺寸的缩小，存储电荷的浮栅却不能无限制减薄，存在物理上的极限。
发明内容
有鉴于此，本发明提供一种45nm及以下节点非挥发性存储器(特别是嵌入式存储器)的一种解决方案，尤其可以与标准逻辑的CMOS HfOx high k metal gate技术兼容,提出一种基于阻变栅介质的NOR型存储单元、阵列以及其操作方式。为了达到上述目的，本发明提供一种基于阻变栅介质的NOR型存储器包括晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线，连接到所述晶体管的漏极；源线，连接到所述晶体管的源极。栅极使用具有阻变特性材料，具有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，读取时在字线、源线、位线之间施加一定电压，可根据不同大小的电流判断“O”和 “I”。在字线和位线上施加适当的电压，状态“I”和状态“O”栅介质的电阻不同，从而降落在栅介质上的电压不同。当栅介质为高阻时，字线与衬底之间的电压大部分降在栅介质上，P型区上的电势较低。当栅介质为低阻时，字线与衬底之间的电压只有一部分降在栅介质上，P型区上的电势较高。阻变特性材料为HfOx
为了达到上述目的，本发明还提供一种基于阻变栅介质的NOR型存储单元包括晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线，连接到所述晶体管的漏极；源线，连接到所述晶体管的源极。栅极使用具有阻变特性材料，具有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，读取时在字线、源线、位线之间施加一定电压，可根据不同大小的电流判断“O”和“ I ”。为了达到上述目的，本发明还提供一种基于阻变栅介质的NOR型存储单元操作方法，包括
写I :向存储单元的位线施加第I电压，字线施加第2电压，第I电压和第2电压的电压差值引发栅介质中产生导电通道，使栅介质的电阻降低，栅极上降落的电压减小，P型区半导体表面电势升高。写O :向存储单元的位线施加第3电压，字线施加第4电压，第3电压和第4电压的电压差值将栅介质原有的导电通道截断，使栅介质的电阻升高，栅极上降落的电压增加，P型区半导体表面电势降低。读取向存储单元的位线施加第5电压，字线施加第6电压，第5电压和第6电压较小，不足以改变栅极原有的电阻值，通过存储单元的位线端口读取位线电流，I状态P型区半导体表面电势较高，位线上的电流较大，而O状态P型区半导体表面的电势较低，位线上的电流较小，因此I和O的状态分别对应大的电流和小的电流，从而分辨出不同的存储状态。本发明提供了一种工艺简便，成本低廉，效果优越的NOR型非挥发存储器器件结构，I和O两状态的读取电流可能相差2(Γ1000倍，数据保持特性好，并与32nm High k CMOS逻辑工艺前端兼容。本发明提供了一种低功耗、高性能的阻变存储器件，特别适用于45nm及以下技术节点的嵌入式非挥发存储应用。
附图I为传统NOR型闪存Flash ；
附图2为传统NOR型闪存Flash存储阵列；
附图3为根据本发明一个实施例基于阻变栅介质的NOR型存储单元；
附图4为根据本发明一个实施例基于阻变栅介质的NOR型存储单元的原理 附图5为根据本发明一个实施例基于阻变栅介质的NOR型存储单元阵列；
附图6为根据本发明一个实施例以32nm工艺基于阻变栅介质的NOR型存储单元。
具体实施例方式根据本发明的实施例基于阻变栅介质的NOR型存储器包括晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线，连接到所述晶体管的漏极；源线，连接到所述晶体管的源极。参考附图3，为根据本发明一个实施例基于阻变栅介质的NOR型存储单元。其中，301为字线(Wordline)，302、303分别为源线(Sourceline)和位线(Bitline)，栅极304使用具有阻变特性材料，如HfOx。其中栅极304有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，分别由SET和RESET电压转变，而从绝缘态到高/低阻的过程叫做FORMING。305为衬底。读取时在字线301、源线302和位线303之间施加一定电压，可根据不同大小的电流判断“O”和“ I”。附图4为根据本发明一个实施例基于阻变栅介质的NOR型存储单元的原理图，可以通过改变栅极和漏极(或衬底)之间电压进行栅极材料高低阻之间的转变。其中401为字线，402、403分别为源线和位线，栅极介质404是具有阻变特性材料，如Η χ，405为衬底，406为栅极漏电流，407、408分别为漏端电流和源端电流。读取时，在401和403上施 加适当的电压，状态“I”和状态“O”栅介质的电阻不同，因此降落在栅介质上的电压不同，P型半导体上的电势就有差异，导致漏端电流408不同。具体来说，当栅介质为高阻时，401与405之间的电压大部分降在栅介质上，P型区上的电势较低，漏端电流408也较小，如图4(a)所示；当栅介质为低阻时，401与405之间的电压只有一部分降在栅介质上，P型区上的电势较高，408相对较大，如图4(b)所示。附图5为根据本发明一个实施例基于阻变栅介质的NOR型存储单元阵列，每个单元大小为1Τ。其中505为一个单元，501为字线，502为源线(Sourceline)，503为位线(Bitline), 504为阻变栅极。基于阻变栅介质的NOR型存储单元505包括晶体管，包括源极、漏极和控制栅极；存储节点504，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线501，连接到所述晶体管的控制栅极；位线503，连接到所述晶体管的漏极；源线502，连接到所述晶体管的源极。下面将介绍根据本发明一个实施例基于阻变栅介质的NOR型存储单元操作方法。操作电压表如表I所不
表I :
操作方式|VBI IVwl|vsl~
Write “1”，高阻到低阻Vpro Vpro+Vset O
Write “0”，低阻转变为高阻Vera Vera+Vreset O
ReadVbrO
其中
Vpro :写“I”时位线电压；
Vera :写“O”时位线电压；
Vset:阻变材料的set电压，阻变材料由高阻值转变为低阻值；
Vreset:阻变材料的reset电压，阻变材料由低阻值转变为高阻值；
VBK:读取时位线电压；
Vwe :读取时字线电压。具体数值由工艺情况和阵列干扰情况确定。下面具体描述操作过程
写“I” 向存储单元的位线施加电压Vpro,字线施加电压Vpro+Vset,位线和字线电压差值Vset引发栅介质中产生导电通道，使栅介质的电阻降低，栅极上降落的电压减小，P型区半导体表面电势升高。写“O” 向存储单元的位线施加电压Vera,字线施加电压Vera+Vreset,第3电压和第4电压的电压差值Vreset将栅介质原有的导电通道截断，使栅介质的电阻升高，栅极上降落的电压增加，P型区半导体表面电势降低。读操作向存储单元的位线施加电压VBR，字线施加电压VWR，VBR和VWR较小，不足以改变栅极原有的电阻值，通过存储单元的位线端口读取位线电流，I状态P型区半导体表面电势较高，位线上的电流较大，而O状态P型区半导体表面的电势较低，位线上的电流较小，因此I和O的状态分别对应大的电流和小的电流，从而分辨出不同的存储状态。在一个实施方式中，可能的操作电压可以为表2所示 表2 :
Vset=L 0V, Vreset=-O. 6V, Vbe=O. 2V, Vwe=O. 6V
操作方式 |VRIIVw1 |vsi_
Write “1”，高阻到低阻_-O. 2O. 8 O_
“e “O”，低阻转变为高阻 —0.2~07^0~
Read O. 2O. 6 O
另外，在某些工艺条件下，Hf02最初状态下有可能为绝缘态(极高阻值)，需要进行Forming操作在介质层中产生初始导电通道，Forming电压一般高于普通意义上的写I操作，然后才可能进行普通状态“I”和状态“O”之间的转变，后来的写O和写I只不过是将介质中的导电通道在某处截断再接上。Forming步骤是向存储单元的位线施加电压VBL_For,字线施加电压VWL_For，位线和字线电压差值使栅介质中形成导电通道，从而降低栅介质电阻和降落在栅介质上的电压，如表3所示
表3 :_
操作方式卜 Ivw Ivsi
Forming |VBL ForFor |θ
附图6为根据本发明一个实施例以32nm工艺基于阻变栅介质的NOR型存储单元。32nm逻辑器件采用High k Metal Gate技术,应用最广泛的栅介质为HfOx,它已被证明具有阻变特性。除了前面所说的HfOx成分不同为，为了优化器件的存储特性，这里的编程部件的HfOx在厚度上可能与标准逻辑的有所区别，因此版图上增加一块特殊的掩膜板605。其中:601 为字线(Wordline)，602 为源线(Sourceline)，603 为位线(Bitline)，604 为阻变栅极介质。需要说明的是，附图5示出了根据本发明一个实施例基于阻变栅介质的NOR型存储单元阵列，但是外围电路与常规存储器的构架大致相同，由灵敏放大器、译码器等组成。尽管示出和描述了本发明的优选实施例，对本领域技术人员显而易见的是在其更宽的方面不脱离本发明的情况下可以作出很多变化和修改。本发明包括SOI衬底，以及FinFET、环栅等所有先进的结构，也可以用P型MOSFET代替N型MOSEFT ;可能有许多工艺和版图实现方案；可能有多种用于栅极集成的阻变材料；本发明包括基于阻变材料特性的对操作方法的改进，以及为改善存储特性对操作电压表的优化。
权利要求
1.一种基于阻变栅介质的NOR型存储器，包括 晶体管，包括源极、漏极和控制栅极； 存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化； 字线，连接到所述晶体管的控制栅极； 位线，连接到所述晶体管的漏极； 源线，连接到所述晶体管的源极。
2.根据权利要求I所述的基于阻变栅介质的NOR型存储器，其中栅极使用具有阻变特性材料，具有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆。
3.根据权利要求I所述的基于阻变栅介质的NOR型存储器，其中在字线和位线上施加适当的电压，状态“I”和状态“O”栅介质的电阻不同，从而降落在栅介质上的电压不同。
4.根据权利要求2所述的基于阻变栅介质的NOR型存储器，其中当栅介质为高阻时，字线与衬底之间的电压大部分降在栅介质上，P型区上的电势较低。
5.根据权利要求2所述的基于阻变栅介质的NOR型存储器，其中当栅介质为低阻时，字线与衬底之间的电压只有一部分降在栅介质上，P型区上的电势较高。
6.根据权利要求I所述的基于阻变栅介质的NOR型存储器，其中所述阻变特性材料为 HfOx。
7.一种基于阻变栅介质的NOR型存储器单元，包括 晶体管，包括源极、漏极和控制栅极； 存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化； 字线，连接到所述晶体管的控制栅极； 位线，连接到所述晶体管的漏极； 源线，连接到所述晶体管的源极。
8.根据权利要求7所述的基于阻变栅介质的NOR型存储器单元，其中栅极使用具有阻变特性材料，具有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆。
9.根据权利要求7所述的基于阻变栅介质的NOR型存储器单元，其中在字线和位线上施加适当的电压，状态“I”和状态“O”栅介质的电阻不同，从而降落在栅介质上的电压不同。
10.根据权利要求8所述的基于阻变栅介质的NOR型存储器单元，其中当栅介质为高阻时，字线与衬底之间的电压大部分降在栅介质上，P型区上的电势较低。
11.根据权利要求8所述的基于阻变栅介质的NOR型存储器单元，其中当栅介质为低阻时，字线与衬底之间的电压只有一部分降在栅介质上，P型区上的电势较高。
12.根据权利要求7所述的基于阻变栅介质的NOR型存储器单元，其中所述阻变特性材料为HfOx。
13.一种基于阻变栅介质的NOR型存储单元操作方法，特征在于包括以下步骤 写“I” 向存储单元的位线施加第I电压，字线施加第2电压，第I电压和第2电压的电压差值引发栅介质中产生导电通道，使栅介质的电阻降低，栅极上降落的电压减小，P型区半导体表面电势升高；写“O”:向存储单元的位线施加第3电压，字线施加第4电压，第3电压和第4电压的电压差值将栅介质原有的导电通道截断，使栅介质的电阻升高，栅极上降落的电压增加，P型区半导体表面电势降低。
14.根据权利要求13所述的基于阻变栅介质的NOR型存储单元操作方法，特征在于包括以下步骤 读操作向存储单元的位线施加第5电压，字线施加第6电压，第5电压和第6电压较小，不足以改变栅极原有的电阻值，通过存储单元的位线端口读取位线电流，I状态P型区半导体表面电势较高，位线上的电流较大，而O状态P型区半导体表面的电势较低，位线上的电流较小，因此I和O的状态分别对应大的电流和小的电流，从而分辨出不同的存储状态。
全文摘要
基于阻变栅介质的NOR型存储器包括晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线，连接到所述晶体管的漏极；源线，连接到所述晶体管的源极。栅极使用具有阻变特性材料，具有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，读取时在字线、源线、位线之间施加一定电压，可根据不同大小的电流判断“0”和“1”。还提供一种基于阻变栅介质的NOR型存储单元阵列及其操作方法。
文档编号G11C16/08GK102789812SQ20111012740
公开日2012年11月21日 申请日期2011年5月17日 优先权日2011年5月17日
发明者李慧, 林殷茵 申请人:复旦大学