一种静态随机存储单元的制作方法
【专利摘要】本发明公开了一种静态随机存储单元，包括交叉互锁的第一反相器与第二反相器，以及第一、第二传输门晶体管。第一传输门晶体管源/漏极耦接第二反相器的输入端，漏/源极耦接第一位线，栅极耦接字线；第二传输门晶体管源/漏极耦接第一反相器的输入端，漏/源极耦接第二位线，栅极耦接字线。其中，下拉晶体管的驱动能力大于传输门晶体管，上拉晶体管的驱动能力小于传输门晶体管；传输门晶体管为PMOS?FinFET。本发明充分利用先进FinFET工艺中PMOS驱动能力可能超过NMOS的特性，有效提高静态随机存储单元的读写稳定性。
【专利说明】一种静态随机存储单元
【技术领域】
[0001]本发明涉及半导体【技术领域】，特别涉及一种静态随机存储单元。
【背景技术】
[0002]半导体工艺发展到22nm以下时，FinFET结构的MOS器件将逐步替代平面体硅MOS器件，以拟制短沟道效应。目前，以16/14nm工艺代为主流的工厂都将采用FinFET器件工艺。从器件的性能提升上看，22nm工艺代的FinFET工艺PMOS通过嵌入式SiGe来实现迁移率的提升，使得其驱动电流已经与NMOS比较接近。而在未来，更先进的FinFET工艺中，PMOS也比较容易实现Ge沟道等工艺技术实现迁移率和驱动电流的快速提升。而NMOS通过类似的方法实现驱动电流提升的工艺条件还不是太成熟。未来，更先进的FinFET工艺(14nm、IOnm或7nm工艺代)可能出现PMOS驱动电流大于NMOS的情况。这会给电路设计带来一些变化。
[0003]在静态随机存储设计中，目前业界最常见SRAM单元结构为六管SRAM单元，如图1所示，它由6个晶体管组成。其中NMOS FINFET晶体管NPDl和PMOS晶体管PPUl构成第一反相器INVl，NMOS FINFET晶体管NPD2和PMOS晶体管PPU2构成第二反相器INV2。两个反相器交叉互锁，即第一反相器INVl的输出端Q与第二反相器INV2的输入端S2(即NMOS
FINFET晶体管NPD2和PMOS晶体管PPU2的栅极)相连，INV2的输出端f与INVl的输入端
SI(即NMOS FINFET晶体管NPDl和PMOS晶体管PPUl的栅极)相连。第一反相器INVl的
输出端Q通过第一传输门晶体管NPGl与位线BL相连，第二反相器INV2的输出端f通过第
二传输门晶体管NPG2与位线相连，而两个传输门晶体管均为NMOS管，其栅极均由字线
WL控制，当字线WL为高电位“I”时，传输门晶体管导通，SRAM单元进入读写状态。通常我们将反相器中的PMOS称为PU管，反相器中的NMOS管为H)管，而传输门晶体管为PG管。
[0004]为保证SRAM单元有一个稳定的读、写工作状态。PD、PG和PU管的驱动电流关系为:PD>PG>PU。在传统半导体工艺中，同样尺寸的NMOS会比PMOS具有大得多的驱动能力，因此都是以NMOS作为H)和PG管，而已PMOS作为PU管。然而，如前所述在先进的FinFET工艺中，可能出现PMOS FinFET驱动电流大于NMOS FinFET电流的情形，如果仍然以NMOS为ro和PG管，PMOS为PU管，则为了保证驱动电流关系ro>PG>pu，势必造成ro和pg采用更大宽长比的器件，则需要比较大的SRAM单元面积来实现。
【发明内容】
[0005]本发明的主要目的在于提供一种新的六管SRAM结构，该结构与传统结构相似，但是SRAM单元的晶体管器件采用鳍式场效应管来实现，针对FinFET工艺PMOS驱动能力超过NMOS的情形，可以有效提升SRAM的读写稳定性，有效减小SRAM单元面积，并降低成本。
[0006]为达成所述目的，本发明提供一种静态随机存储单元，包括第一反相器与第二反相器，第一传输门晶体管与第二传输门晶体管。所述第一反相器的输出端与所述第二反相器的输入端相连，所述第一反相器的输入端与所述第二反相器的输出端相连，每一所述反相器包括一上拉晶体管及一下拉晶体管。所述第一传输门晶体管的源/漏极耦接所述第二反相器的输入端，漏/源极耦接第一位线，栅极耦接字线；所述第二传输门晶体管的源/漏极耦接所述第一反相器的输入端，漏/源极耦接第二位线，栅极耦接所述字线。所述下拉晶体管的驱动能力大于所述传输门晶体管，所述上拉晶体管的驱动能力小于所述传输门晶体管，且所述传输门晶体管为PMOS FinFET0
[0007]根据本发明的静态随机存储单元，所述上拉晶体管为NMOS FinFET晶体管，所述下拉晶体管为PMOS FinFET晶体管。所述第一反相器包括第一 PMOS FinFET晶体管与第一NMOS FinFET晶体管；所述第一 PMOS FinFET晶体管的源极接电源；所述第一 NMOS FinFET晶体管的源极接地；所述第一 PMOS FinFET晶体管的漏极与所述第一 NMOS FinFET晶体管的漏极耦接作为所述第一反相器的输出端；所述第一 PMOS FinFET晶体管的栅极与所述第一 NMOS FinFET晶体管的栅极耦接作为所述第一反相器的输入端，耦接第二 PMOS FinFET传输门晶体管的源/漏极。所述第二反相器包括第二 PMOS FinFET晶体管与第二 NMOSFinFET晶体管；所述第二PMOS FinFET晶体管的源极接电源；所述第二NMOS FinFET晶体管的源极接地；所述第二 PMOS FinFET晶体管的漏极与所述第二 NMOS FinFET晶体管的漏极耦接作为所述第二反相器的输出端；所述第二 PMOS FinFET晶体管的栅极与所述第二 NMOSFinFET晶体管的栅极耦接作为所述第二反相器的输入端，耦接第一 PMOS FinFET传输门晶体管的源/漏极。
[0008]根据本发明的静态随机存储单元，所述下拉晶体管，上拉晶体管及传输门晶体管的驱动能力通过FinFET晶体管的鳍部个数及栅长调节。
[0009]根据本发明的静态随机存储单元，所述上拉晶体管的鳍部个数为1，传输门晶体管的鳍部个数为1，下拉晶体管的鳍部个数为2。
[0010]根据本发明的静态随机存储单元，所述下拉晶体管的栅极长度小于所述上拉晶体管的栅极长度。
[0011]根据本发明的静态随机存储单元，当所述字线为低电位时，所述静态随机存储单元为读或写操作状态；当所述字线为高电位时，所述静态随机存储单元为数据存储保持状态。
[0012]本发明的优点在于利用PMOS FinFET晶体管的电流驱动能力超过NMOS FinFET晶体管对FinFET SRAM进行设计，使得较为容易实现SRAM单元中H)晶体管驱动能力大于PG晶体管以及PG晶体管驱动能力大于晶体管的读写稳定性条件，从而提升稳定性、简化SRAM电路设计，同时也可以减小SRAM单元的面积。
【专利附图】
【附图说明】
[0013]图1为现有技术的六管SRAM单元的电路图。
[0014]图2为本发明一实施例六管SRAM单元的电路图。
[0015]图3为本发明一实施例SRAM单元的读操作状态的示意图。
[0016]图4为本发明一实施例SRAM单元的写操作状态的示意图。
【具体实施方式】[0017]为能够更了解本发明的技术内容，特举例优选的具体实施例说明如下。
[0018]请参考图2,其显示本发明一实施例的静态随机存储SRAM单元的结构示意图。
[0019]本发明的静态随机存储单元包括交叉互锁的第一反相器INVl和第二反相器INV2,以及PMOS传输门晶体管PPG1、PPG2。其中第一反相器包括第一上拉晶体管和第一下拉晶体管，第二反相器包括第二上拉晶体管和第二下拉晶体管。其中，下拉晶体管的驱动能力大于传输门晶体管PPG1、PPG2，上拉晶体管的驱动能力小于传输门晶体管PPG1、PPG2，以确保SRAM单元有一个稳定的读、写工作状态。在本发明中，PMOS传输门晶体管PPGl、PPG2均为PMOS FinFET晶体管，传输门晶体管PPGl的源极或漏极耦接第二反相器INVl输入端S2，漏极或源极耦接位线BL，栅极耦接字线WL。PMOS传输门晶体管PPG2的源极或漏极耦接
第一反相器INV2输入端SI，漏极或源极耦接位线M，栅极耦接字线WL。由于PMOS传输门
晶体管通过FinFET工艺形成，其驱动能力显著提高。
[0020]进一步的，上拉晶体管和下拉晶体管也均通过FinFET工艺形成。其中第一上拉晶体管为 NMOS FinFET (N-FinFET)晶体管 NPU1，第一下拉晶体管为 PMOS FinFET (P-FinFET)晶体管PPD1，第二上拉晶体管为N-FinFET晶体管NPU2，第二下拉晶体管为P-FinFET晶体管 PTO2。
[0021]N-FinFET管NPUl和P-FinFET管PPDl的漏极连接在一起作为第一反相器INVl的输出端Q。N-FinFET管NPU2和P-FinFET管PPD2的漏极连接在一起作为第二反相器INV2
的输出端々。P-FinFET晶体管PPDl的栅极与N-FinFET晶体管NPUl的栅极连接在一起作
为第一反相器INVl的输入端SI。P-FinFET晶体管PPD2的栅极与N-FinFET晶体管NPU2的栅极连接在一起作为第二反相器INV2的输入端S2。同时第一反相器INVl的输入端SI与
第二反相器INV2的输出端?相连,第二反相器INV2的输入端S2与第一反相器INVl的输
出端Q相连。两个反相器的P-FinFET晶体管PPD1、PPD2的源极与电源VDD相连，N-FinFET晶体管NPU1、NPU2的源极与地VSS相连。
[0022]通过FinFET工艺，同样尺寸的PMOS会比NMOS具有更大的驱动能力，而在一定尺寸范围内，器件的驱动电流又与器件尺寸成正比，因此为了确保下拉晶体管PPD、传输晶体管PPG和上拉晶体管NPU的驱动电流关系满足PPD>PPG>NPU，需要对各个晶体管的器件尺寸加以设计。本实施例中，器件尺寸用栅宽比栅长W/L来表征，由于FinFET的栅宽由鳍部Fin的个数决定，因此可根据鳍部个数以及栅长来满足上述驱动电流的要求。
[0023]具体来说，假定通过FinFET工艺，PMOS FinFET的驱动能力是NMOS FinFET的1.2倍，同时为满足稳定性要求PPD的驱动电流大于等于PPG的1.5倍，PPG的驱动电流大于等于NPU的1.5倍。为此，在进行器件尺寸设计时，将NPU和PPG都选择单鳍部FinFET器件而将PH)选择为双鳍部FinFET器件，如此可使得面积最小化。此外，由于驱动电流与栅长成反比，为使得PPD的驱动能力最大NPU驱动能力最小，将PB)和PPG的栅长选最小栅长IminJf NPU的栅长设为最小栅长Imin的1.3倍。按上面的设计要求，NPU和PPG的栅宽相同，PPG在相同尺寸下驱动能力为NPU的1.2倍，且NPU的栅长为PPG的1.3倍，因此PPG的驱动能力为NPU的1.56倍，满足上述条件。PI3U的栅宽为PPG的2倍，栅长和相同尺寸下的驱动能力均相同，因此PPU的驱动能力为PPG的2倍，同样满足上述要求。SRAM能够实现稳定读写。而若通过FinFET工艺形成传统的以NMOS为H)和PG管，PMOS为PU管的SRAM，则在相同假定条件下，由于相同尺寸下PMOS FinFET的驱动能力是NMOS FinFET的1.2倍，则PU管的栅长至少为最小栅长Imin的1.8倍，如下表所示:
【权利要求】
1.一种静态随机存储单元，包括: 第一反相器与第二反相器，所述第一反相器的输出端与所述第二反相器的输入端相连，所述第一反相器的输入端与所述第二反相器的输出端相连，每一所述反相器包括一上拉晶体管及一下拉晶体管；以及 第一传输门晶体管与第二传输门晶体管，所述第一传输门晶体管的源/漏极耦接所述第二反相器的输入端，漏/源极耦接第一位线，栅极耦接字线；所述第二传输门晶体管的源/漏极耦接所述第一反相器的输入端，漏/源极耦接第二位线，栅极耦接所述字线；其特征在于: 所述下拉晶体管的驱动能力大于所述传输门晶体管，所述上拉晶体管的驱动能力小于所述传输门晶体管； 所述传输门晶体管为PMOS FinFET0
2.根据权利要求1所述的静态随机存储单元，其特征在于，所述上拉晶体管为NMOSFinFET晶体管，所述下拉晶体管为PMOS FinFET晶体管； 所述第一反相器包括第一 PMOS FinFET晶体管与第一 NMOS FinFET晶体管；所述第一PMOS FinFET晶体管的源极接电源；所述第一 NMOS FinFET晶体管的源极接地；所述第一PMOS FinFET晶体管的漏极与所述第一 NMOS FinFET晶体管的漏极耦接作为所述第一反相器的输出端；所述第一 PMOS FinFET晶体管的栅极与所述第一 NMOS FinFET晶体管的栅极耦接作为所述第一反相器的输入端，耦接第二 PMOS FinFET传输门晶体管的源/漏极。 所述第二反相器包括第二 PMOS FinFET晶体管与第二 NMOS FinFET晶体管；所述第二PMOS FinFET晶体管的源极接电源；所述第二 NMOS FinFET晶体管的源极接地；所述第二PMOS FinFET晶体管的漏极与所述第二 NMOS FinFET晶体管的漏极耦接作为所述第二反相器的输出端；所述第二 PMOS FinFET晶体管的栅极与所述第二 NMOS FinFET晶体管的栅极耦接作为所述第二反相器的输入端，耦接第一 PMOS FinFET传输门晶体管的源/漏极。
3.根据权利要求2所述的静态随机存储单元，其特征在于，所述下拉晶体管，上拉晶体管及传输门晶体管的驱动能力通过FinFET晶体管的鳍部个数及栅长调节。
4.根据权利要求3所述的静态随机存储单元，其特征在于，所述上拉晶体管的鳍部个数为1，传输门晶体管的鳍部个数为1，下拉晶体管的鳍部个数为2。
5.根据权利要求4所述的静态随机存储单元，其特征在于，所述下拉晶体管的栅极长度小于所述上拉晶体管的栅极长度。
6.根据权利要求1所述的静态随机存储单元，其特征在于，当所述字线为低电位时，所述静态随机存储单元为读或写操作状态；当所述字线为高电位时，所述静态随机存储单元为数据存储保持状态。
【文档编号】G11C11/413GK103700398SQ201310747076
【公开日】2014年4月2日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】胡少坚, 王全, 郭奥 申请人:上海集成电路研发中心有限公司