一种栅极驱动电路及其移位寄存器的制造方法
【专利摘要】本发明公开了一种栅极驱动电路及其移位寄存器，该移位寄存器包括：输入电路，用于响应输入信号、输出第一电压信号；与所述输入电路连接的互补电路，用于根据所述第一电压信号生成第二电压信号；与所述输入电路连接的输出信号上拉电路，用于控制输出信号位于高电位；与所述输出信号上拉电路以及互补电路连接的输出信号下拉电路，用于控制所述输出信号位于低电位；与所述互补电路连接的清零电路，用于使得所述第一电压信号、第二电压信号以及输出信号位于低电位。所述移位寄存器解决了显示器开机花屏和高温抖动问题。
【专利说明】一种栅极驱动电路及其移位寄存器
【技术领域】
[0001]本发明涉及显示器【技术领域】，更具体地说，涉及一种栅极驱动电路及其移位寄存器。
【背景技术】
[0002]一般,薄膜晶体管(thin film transisitor,TFT)显示器的驱动器件主要包括:栅极驱动电路和数据驱动电路，其中，栅极驱动电路将输入的各种控制信号通过移位寄存器后输出到显示面板的栅极线上。通常，栅极驱动电路可以形成在TFT面板上。栅极驱动电路可以包括多个级联的移位寄存器，每级移位寄存器均连接到一根相应的栅极线以输出栅极驱动信号。
[0003]—般的,所述移位寄存器包括:用于响应输入信号，并根据所述输入信号输出第一电压信号的输入电路。发明人发现，现有的移位寄存器，在获取输入信号之前，由于半导体器件的漏电流问题，输入电路输出的第一电压信号会漂移成高电位，导致显示器开机花屏和高温抖动的问题。
【发明内容】
[0004]为解决上述技术问题，本发明提供一种栅极驱动电路及其移位寄存器，以解决显示器开机花屏和高温抖动问题。
[0005]为实现上述目的，本发明提供如下技术方案:
[0006]一种栅极驱动电路的移位寄存器，该移位寄存器包括:
[0007]输入电路，所述输入电路用于响应输入信号，并根据所述输入信号输出第一电压
信号;
[0008]与所述输入电路连接的互补电路，所述互补电路根据所述第一电压信号生成第二电压信号，所述第二电压信号在所述第一电压信号为高电位时为低电位；
[0009]与所述输入电路连接的输出信号上拉电路，所述输出信号上拉电路用于控制输出信号位于高电位；
[0010]与所述输出信号上拉电路以及互补电路连接的输出信号下拉电路，所述输出信号下拉电路用于控制所述输出信号位于低电位；
[0011]与所述互补电路连接的清零电路，所述清零电路用于在所述输入电路无输入信号时，使得所述第一电压信号、第二电压信号以及输出信号位于低电位。
[0012]优选的，在移位寄存器上述中，所述输入电路包括:
[0013]第一开关管，所述第一开关管用于响应第一输入信号，输出高电位的第一电压信号;
[0014]第二开关管，所述第二开关管用于响应第二输入信号，输出低电位的第一电压信号;
[0015]其中，所述第一开关管的输出端与所述第二开关管的输入端的公共点为所述第一电压信号的输出端；所述第一开关管的控制端连接所述第一输入信号，输入端连接第一参考信号；所述第二开关管的控制端连接所述第二输入信号，输出端连接第二参考信号。
[0016]优选的,在移位寄存器上述中，所述第一输入信号为上一级移位寄存器的输出信号。
[0017]优选的，在移位寄存器上述中，所述第二输入信号为下一级移位寄存器的输出信号。
[0018]优选的，在移位寄存器上述中，所述互补电路包括:
[0019]第三开关管以及第四开关管；
[0020]其中，所述第三开关管的输入端以及所述第四开关管的控制端均与所述输入电路的输出端连接；所述第三开关管的控制端与所述第四开关管的输入端的公共点为所述第二电压信号的输出端，且该公共点连接第一时钟信号；所述第三开关管的输出端以及第四开关管的输出端的公共点连接第三参考信号。
[0021]优选的，在移位寄存器上述中，所述输出信号上拉电路包括:
[0022]第五开关管；
[0023]其中，所述第五开关管的输出端为所述输出信号的输出端，输入端连接所述第一时钟信号，控制端连接所述输入电路的输出端。
[0024]优选的，在移位寄存器上述中，所述输出信号下拉电路包括:
[0025]第六开关管以及第七开关管；
[0026]其中，所述第六开关管的控制端连接所述第二电压信号的输出端，其输出端连接所述第三参考信号；所述第七开关管的输入端连接所述第六开关管的输入端以及所述输出信号的输出端，其输出端连接所述第三参考信号，其控制端连接第二时钟信号。
[0027]优选的，在移位寄存器上述中，所述清零电路包括:
[0028]第八开关管；
[0029]其中，所述第八开关管的输入端连接所述第三开关管的控制端，其控制端连接拉高信号，其输出端连接第三时钟信号。
[0030]优选的，在移位寄存器上述中，还包括:
[0031]设置在所述第三开关管控制端与所述第四开关管输入端的公共点与所述第一时钟信号之间的第一保护电容，所述第一保护电容用于对所述第二电压信号输出端进行过压保护。
[0032]优选的，在移位寄存器上述中，还包括:
[0033]设置在所述第五开关管控制端与所述输出信号的输出端之间的第二保护电容，所述第二保护电容用于对所述第一信号的输出端进行过压保护。
[0034]优选的，在移位寄存器上述中，所有开关管均为TFT，所述TFT的栅极为控制端，源极为输入端，漏极为输出端。
[0035]本发明还提供了一种栅极驱动电路，该栅极驱动电路包括:
[0036]多个级联的移位寄存器，每一级所述移位寄存器为上述任一中实施方式所述的移位寄存器。
[0037]优选的，在上述栅极驱动电路中，所述栅极驱动电路还包括:提供拉高信号的信号线以及提供第三时钟信号的信号线，所述拉高信号以及第三时钟信号用于驱动所述移位寄存器的清零电路，使得所述移位寄存器的第一电压信号、第二电压信号以及输出信号位于低电位。
[0038]从上述技术方案可以看出，本发明所提供的移位寄存器通过设置用于对所述第一电压信号、第二电压信号以及输出信号的电位进行拉低的清零电路，避免了所述第一电压信号与输出信号漂移为高电位，进而避免了移位寄存器在无信号输入的时候有信号输出的问题，解决了显示器开机花屏和高温抖动问题。
【专利附图】
【附图说明】
[0039]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040]图1为一种移位寄存器的电路图；
[0041]图2为本发明实施例提供的一种具有清零电路的移位寄存器的电路图；
[0042]图3为图2所示移位寄存器的清零电路工作时一帧内的波形图；
[0043]图4为图2所示移位寄存器的进行信号扫描时的波形图；
[0044]图5为本发明实施例提供的一种栅极驱动电路的结构示意图。
【具体实施方式】
[0045]参考图1，图1为一种移位寄存器的电路图，图1所示移位寄存器，在获取输入信号之前，开关管MO存在漏电流,会导致输入电路101输出的第一电压信号(P点的电压信号)在高电位参考信号DIRl作用下漂移为高电位；开关管M4存在漏电流，会导致所述移位寄存器的输出端Gout输出具有与时钟信号CKB对应的波动信号，该输出信号与电容C2 f禹合将进一步使得P点电位升高。而当P点为高电位时，会将第二电压信号(Q点的电压)钳位在低电位，使得开关管M5无法导通，进而无法通过低电位参考信号VGL进一步抑制输出信号Gout (n)，使得显示器在无输入信号的时候也会存在输出信号Gout (n)，导致显示器存在开机花屏和高温抖动的问题。
[0046]为解决上述问题，本发明提供了一种栅极驱动电路的移位寄存器，该移位寄存器包括:
[0047]输入电路，所述输入电路用于响应输入信号，并根据所述输入信号输出第一电压
信号;
[0048]与所述输入电路连接的互补电路，所述互补电路根据所述第一电压信号生成第二电压信号，所述第二电压信号在所述第一电压信号为高电位时为低电位；
[0049]与所述输入电路连接的输出信号上拉电路，所述输出信号上拉电路用于控制输出信号位于高电位；
[0050]与所述输出信号上拉电路以及互补电路连接的输出信号下拉电路，所述输出信号下拉电路用于控制所述输出信号位于低电位；
[0051 ] 与所述互补电路连接的清零电路，所述清零电路用于在所述输入电路无输入信号时，使得所述第一电压信号、第二电压信号以及输出信号位于低电位。[0052]本发明技术方案所述移位寄存器设置清零电路，用于在所述输入电路无输入信号时，对所述第一电压信号、第二电压信号以及输出信号的电位进行拉低，使得所述第一电压信号、第二电压信号以及输出信号位于低电位，解决了显示器开机花屏和高温抖动问题。
[0053]以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0054]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0055]基于上述思想，参考图2，本发明实施例提供的一种可用于栅极驱动电路(amorphous silicon gate driver, ASG)的移位寄存器的电路图，所述移位寄存器包括:输入电路101、互补电路102、输出信号上拉电路103、输出信号下拉电路104以及清零电路105。
[0056]所述输入电路101用于响应来自内部或者外部的输入信号，并根据所述输入信号输出第一电压信号。所述第一电压信号即为P点电位。
[0057]本实施例中，输入电路101可以进一步具体包括:第一开关管MO，第一开关管MO用于响应第一输入信号，并输出高电位的第一电压信号；输入电路101还可以包括第二开关管Ml,第二开关管Ml可以用于响应第二输入信号,并输出低电位的第一电压信号。
[0058]其中，第一开关管MO的输出端与第二开关管Ml的输入端的公共点为所述第一电压信号的输出端P点；第一开关管MO的控制端连接第一输入信号SET，输入端可以连接第一参考信号DIRl ;第二开关管Ml的控制端连接第二输入信号RESET，输出端可以连接第二参考信号DIR2。
[0059]所述第一参考信号DIRl可以保持为高电位电压，故当所述第一开关管MO打开时，所述第一电压信号为高电位。所述第二参考信号DIR2可以保持为低电位电压，故当所述第二开关管Ml打开时,所述第一电压信号为低电位。
[0060]本实施例中，所述第一输入信号SET优选为上一级移位寄存器的输出信号，所述第二输入信号RESET优选为下一级移位寄存器的输出信号。所述移位寄存器的两个输入信号一般的为与之相邻的两个移位寄存器的输出信号，无需专门的外接输入信号，减少外部信号使用，进而减少了数据线，简化了电路结构。
[0061]所述互补电路102根据所述第一电压信号生成第二电压信号，所述第二电压信号在所述第一电压信号为高电位时为低电位，所述第二电压信号即为Q点电位。
[0062]本实施例中，所述互补电路102可以进一步地具体包括:第三开关管M2以及第四开关管M3。其中，第三开关管M2的输入端以及所述第四开关管M3的控制端均与输入电路101的输出端连接；第三开关管M2的控制端与第四开关管M3的输入端的公共点为所述第二电压信号的输出端Q点，Q点可以连接第一时钟信号CKB ;第三开关管M2的输出端以及第四开关管M3的输出端的公共点连接第三参考信号VGL。其中，第三参考信号VGL —直为低电位电压。
[0063]所述输出信号上拉电路103用于控制输出信号Gout (η)位于高电位,输出信号上拉电路103可以进一步具体地包括:第五开关管M4 ;其中，第五开关管M4的输出端为所述移位寄存器的输出信号Gout (η)的输出端Gout,输入端可以连接所述第一时钟信号CKB,控制端所述输入电路101的输出端。
[0064]所述输出信号下拉电路104用于控制所述移位寄存器的输出信号Gout (η)位于低电位，进一步具体的，所述输出信号下拉电路104可以包括:第六开关管Μ5以及第七开关管Μ6 ;其中，第六开关管Μ5的控制端连接所述第二电压信号的输出端Q点，第六开关管Μ5的输出端连接所述第三参考信号VGL ;第七开关管Μ6的输入端连接第六开关管Μ5的输入端以及所述移位寄存器的输出信号Gout (η)的输出端Gout,第七开关管Μ6的输出端连接所述第三参考信号VGL，其控制端可以连接第二时钟信号CK。所述第二时钟信号CK与所述第一时钟信号CKB为相互交错的时钟信号，二者为不完全相同的时钟信号即可。
[0065]所述清零电路105用于在输入电路101无输入信号时，使得所述第一电压信号、第二电压信号以及所述移位寄存器的输出信号Gout (η)位于低电位。
[0066]本实施例中，清零电路105可以进一步具体的包括:第八开关管Μ7 ;其中，第八开关管Μ7的输入端连接第三开关管M2的控制端，其控制端连接一拉高信号Qn，其输出端可以连接一个第三时钟信号Clock，第三时钟信号Clock与拉高信号Qn的波形图如图3所示，拉高信号Qn的高电位时序段需要大于第三时钟信号Clock的半个周期，小于等于第三时钟信号Clock的周期，且拉高信号Qn高电位的打开不晚于第三时钟信号Clock的高电位的打开。
[0067]优选的，所述移位寄存器还可以包括:第一保护电容Cl以及第二保护电容C2。所述第一保护电容Cl可以优选的设置在第三开关管M2的控制端与第四开关管M3的输入端的公共点与所述第一时钟信号CKB之间，用于对所述第二电压信号Q node输出端进行过压保护。所述第二保护电容C2则优选的可以设置在第五开关管M4的控制端与所述移位寄存器的输出信号Gout (η)的输出端之间,用于对所述第一信号的输出端进行过压保护。
[0068]优选的，在本实施例中，所有开关管可以设计为在其控制端接收到的电平为高电位时导通，此时其输出端与输入端可以因为导通而等电位；所述开关管在其控制端接收到的电平为低电位时断开导通时。在本实施例中更为优选的，所有开关管均为TFT，所述TFT的栅极为所述各开关管的控制端，源极为其输入端，漏极为其输出端。当然，根据不同开关管的类型，本领域技术人员也可以对源极和漏极在连接关系上作适当变换，在此不穷尽列举。本实施例中所述电位值电压信号的幅值，所述高电位指大于零的电压值，低电位为电压小于的电压值。
[0069]下面结合图2和图3以及上述描述，对本实施例所述移位寄存器清零作用进行说明。
[0070]由图2所示电路可知，当输入电路101无信号输入时，第一开关管MO以及第二开关管M1与电路其他部分断开，处于关断状态。
[0071]此时，当拉高信号Qn为高电位时，则第八开关管Μ7导通，处于打开状态，第八开关管Μ7的输入端与输出端同电位。所以只要此时其输出端连接的第三时钟信号Clock为高电位阶段，可首先使得第二电压信号为高电位，即使得Q点为高电位。所述Q点为高电位使得第三开关管M2与第六开关管M5处于打开状态，第三开关管M2导通，使得其输入端电位与输出端的电位相同，而因其输出端连接低电位的第三参考信号VGL，故其输入端也为低电位，从而实现对第一电压信号清零，即使得P点电位为低电位。同理，因为第六开关管M5处于打开状态，第六开关管M5的输入端与其连接低电位第三参考信号VGL的输出端等电位，故此时，与第六开关管M5的输入端连接的所述移位寄存器的输出信号Gout (η)也为低电位，从而实现对输出信号Gout (η)的清零。
[0072]在完成对第一电压信号(P点电位)以及输出信号Gout (η)的清零后，控制第三时钟信号Clock由高电位变为低电位，且保持拉高信号Qn为高电位，即继续保持第八开关管M7导通，此时，由于拉高信号Qn以及第三参考信号VGL不变化，故第一电压信号(P点电位)以及输出信号Gout (η)仍为低电位。而第八开关管Μ7的输出端为低电位的第三时钟信号Clock，故其输入端为低电位，即使得第二电压信号(Q点电位)为低电位，从而实现了对第二电压信号清零。
[0073]在完成对第一电压信号、第二电压信号以及输出信号Gout(n)的清零过程后，只需要再控制拉高信号Qn为低电位，就能使得第八开关管M7关闭，此后可将所述输入电路101连接输入信号，进行后续正常工作时的信号扫描。
[0074]通过上述描述可知，本实施例所述移位寄存器在所述输入电路无输入信号时，能够对所述第一电压信号、第二电压信号以及所述移位寄存器的输出信号Gout(n)进行清零，使得所述第一电压信号(P点电位)、第二电压信号(Q点电位)以及输出信号Gout (n) (Gout电位)位于低电位，避免了在无信号输入是，输出端Gout有信号输出，解决了显示器开机花屏和高温抖动问题。
[0075]下面结合相关信号的波形图，对上述移位寄存器完成清零过程后对输出信号Gout(η)的输出过程进行描述。
[0076]参考图2和图4，当断开第八开关管Μ7后，首先是第一输入信号(例如来自上一级移位寄存器的输出信号Gout (n-Ι))开始进行输入，当第一输入信号Gout (η_1)为低电位时，第一开关管MO不导通，第一电压信号(P点电位)仍为清零后的低电位，当第一输入信号Gout (n-Ι)为高电位时,第一开关管MO导通,将第一电压信号(P点电位)拉高到高电位VPHl0
[0077]由于P点电位此时为高电位，第五开关管Μ4导通，所以当第一时钟信号CKB升高时，输出信号Gout (η)被拉高为高电位。高电位的输出信号Gout (η)与第二保护电容C2耦合使得第一电压信号(P点电位)进一步拉高到高电位VPH2，进而使得第四开关管M3导通，将第二电压信号的电位(Q点电位)拉到了 VGL的低电位，从而抑制了第二电压信号的电位被拉高(也即避免Q点电位漂移到高电位)，使其在第一时钟信号CKB升高时Q点电位被钳位在一个低电位。
[0078]上述对第二电压信号(Q点电位)低电位钳位，能够防止此时第二电压信号漂移高电位，而如果第二电压信号漂移高电位，将会导致第三开关管M2以及第六开关管Μ5导通，会导致于第一电压信号、输出信号Gout (η)被第三参考信号VGL钳位在低电位,进而影响第一电压信号、输出信号Gout (η)的输出。
[0079]当第一时钟信号CKB下降时，第五开关管Μ4仍处于导通状态，输出信号Gout (η)被第一时钟信号CKB拉低为低电位,此时低电位的输出信号Gout (η)与第二保护电容C2率禹合使得第一电压信号(P点电位)降低到高电位VPH1,同时第二输入信号(例如下一级移位寄存器的输出信号Gout (η+1)信号)输入，第一电压信号(P点电位)进一步被拉低到低电位VPL，与第三参考信号VGL同电位，此时，第一电压信号丧失抑制第二电压信号的能力，当第一时钟信号CKB再次升高时，第一时钟信号CKB与第一保护电容Cl耦合后拉高第二电压信号(Q点电位)到高电位，从而使得第三开关管M2以及第六开关管M5导通，进而将第一电压信号以及输出信号Gout (η)拉低到低电位,进而完成输出信号Gout (η)由高到低的转换，完成此级移位寄存器的信号输出。
[0080]需要说明的是，上述输出信号Gout (η)输出控制为正向扫描时的描述，即由上一级移位寄存器向下一级移位寄存器逐级扫描，所述第一输入信号SET为上一级移位寄存器的输出信号Gout (n-Ι),所述第二输入信号RESET为下一级移位寄存器的输出信号Gout(η+1)。本实施例所述移位寄存器还可以进行反向扫描，即由下一级移位寄存器向上一级移位寄存器逐级扫描，此时，所述第一输入信号SET为下一级移位寄存器的输出信号Gout(η+1 )，所述第二输入信号RESET为上一级移位寄存器的输出信号Gout (n_l)。
[0081]通过上述描述可知，本实施例所述移位寄存器设置有清零电路，能够在所述输入电路无输入信号时，对所述第一电压信号、第二电压信号以及输出信号进行清零，使得所述第一电压信号、第二电压信号以及输出信号位于低电位，在开始下一次信号扫描时，避免了由于各种输出端提前有信号输出导致的显示器开机花屏和高温抖动问题。
[0082]进一步的，本申请实施例还提供了一种栅极驱动电路，参考图5，所述栅极驱动电路优选的可以用于液晶显示器的各条栅极线的驱动，所述栅极驱动电路包括:多个级联的移位寄存器。
[0083]其中，所述移位寄存器为上述实施例中任一种实施方式所述的移位寄存器。在本实施例所述栅极驱动电路中，除第一级移位寄存器以及最后一级移位寄存器外，其余各级移位寄存器的第一输入信号为上一级移位寄存器的输出信号，第二输入信号为下一级移位寄存器的输出信号。
[0084]所述栅极驱动电路还包括:提供拉高信号Qn的信号线以及提供第三时钟信号的信号线，所述拉高信号Qn以及第三时钟信号Clock用于驱动所述移位寄存器的清零电路，使得所述移位寄存器的第一电压信号、第二电压信号以及输出信号位于低电位。
[0085]需要说明的是，图5中所示栅极驱动电路的各级移位寄存器的第三时钟信号Clock采用单独的时钟信号线，在其他实施方式中，为了降低时钟信号线的使用，所述第三时钟信号Clock的信号线可以采用第二时钟信号CK的信号线或是采用第一时钟信号CKB的信号线，只要满足如图3所示波形要求即可。
[0086]本实施例所述栅极驱动电路采用上述实施例任一种实施方式所述的移位寄存器，进行栅极驱动时，在对各级移位寄存器进行信号输入之前首先对对应的移位寄存器进行清零，避免了上一次扫描过程对本次扫描的影响，解决了显示器开机花屏和高温抖动问题。
[0087]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。申请文件中提及的动词“包括”、“包含”及其词形变化的使用不排除除了申请文件中记载的那些元素或步骤之外的元素或步骤的存在。元素前的冠词“一”或“一个”不排除多个这种元素的存在。
[0088]本发明各实施例中，所述输入端、输出端都是相对而言的，在一个开关管或者TFT管导通的时候，所述输入端和输出端可以视为等电位，因此不严格限定其中哪一端一定为输入端，另一端一定为输出端。在不同的管子类型等因素的考量下，所述输入端、输出端可以互相调换，不应以名称限定本发明各实施例。
[0089]虽然已经参考若干【具体实施方式】描述了本发明的精神和原理，但是应该理解，本发明并不限于所公开的【具体实施方式】，对各方面的划分也不意味着这些方面中的特征不能组合以进行受益，这种划分仅是为了表述的方便。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。
【权利要求】
1.一种栅极驱动电路的移位寄存器，其特征在于，包括: 输入电路，所述输入电路用于响应输入信号，并根据所述输入信号输出第一电压信号; 与所述输入电路连接的互补电路，所述互补电路根据所述第一电压信号生成第二电压信号，所述第二电压信号在所述第一电压信号为高电位时为低电位； 与所述输入电路连接的输出信号上拉电路，所述输出信号上拉电路用于控制输出信号位于高电位； 与所述输出信号上拉电路以及互补电路连接的输出信号下拉电路，所述输出信号下拉电路用于控制所述输出信号位于低电位； 与所述互补电路连接的清零电路，所述清零电路用于在所述输入电路无输入信号时，使得所述第一电压信号、第二电压信号以及输出信号位于低电位。
2.根据权利要求1所述的移位寄存器，其特征在于，所述输入电路包括:第一开关管，所述第一开关管用于响应第一输入信号，输出高电位的第一电压信号；第二开关管，所述第二开关管用于响应第二输入信号，输出低电位的第一电压信号；其中，所述第一开关管的输出端与所述第二开关管的输入端的公共点为所述第一电压信号的输出端；所述第一开关管的控制端连接所述第一输入信号，输入端连接第一参考信号；所述第二开关管的控制端连接所述第二输入信号，输出端连接第二参考信号。
3.根据权利要求2所述的移位寄存器,其特征在于，所述第一输入信号为上一级移位寄存器的输出信号。
4.根据权利要求2所述的移位寄存器，其特征在于，所述第二输入信号为下一级移位寄存器的输出信号。
5.根据权利要求1所述的移位寄存器，其特征在于，所述互补电路包括: 第三开关管以及第四开关管； 其中，所述第三开关管的输入端以及所述第四开关管的控制端均与所述输入电路的输出端连接；所述第三开关管的控制端与所述第四开关管的输入端的公共点为所述第二电压信号的输出端，且该公共点连接第一时钟信号；所述第三开关管的输出端以及第四开关管的输出端的公共点连接第三参考信号。
6.根据权利要求1所述的移位寄存器，其特征在于，所述输出信号上拉电路包括: 第五开关管； 其中，所述第五开关管的输出端为所述输出信号的输出端，输入端连接所述第一时钟信号，控制端连接所述输入电路的输出端。
7.根据权利要求1所述的移位寄存器，其特征在于，所述输出信号下拉电路包括: 第六开关管以及第七开关管； 其中，所述第六开关管的控制端连接所述第二电压信号的输出端，其输出端连接所述第三参考信号；所述第七开关管的输入端连接所述第六开关管的输入端以及所述输出信号的输出端，其输出端连接所述第三参考信号，其控制端连接第二时钟信号。
8.根据权利要求1所述的移位寄存器，其特征在于，所述清零电路包括: 第八开关管； 其中，所述第八开关管的输入端连接所述第三开关管的控制端，其控制端连接拉高信号，其输出端连接第三时钟信号。
9.根据权利要求5所述的移位寄存器，其特征在于，还包括: 设置在所述第三开关管控制端与所述第四开关管输入端的公共点与所述第一时钟信号之间的第一保护电容，所述第一保护电容用于对所述第二电压信号输出端进行过压保护。
10.根据权利要求6所述的移位寄存器，其特征在于，还包括: 设置在所述第五开关管控制端与所述输出信号的输出端之间的第二保护电容，所述第二保护电容用于对所述第一信号的输出端进行过压保护。
11.根据权利要求2-10任一项所述的移位寄存器，其特征在于，所有开关管均为TFT，所述TFT的栅极为控制端，源极为输入端，漏极为输出端。
12.—种栅极驱动电路，其特征在于，包括: 多个级联的移位寄存器，每一级所述移位寄存器为权利要求1-11任一项所述的移位寄存器。
13.根据权利要求12所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括:提供拉高信号的信号线以及提供第三时钟信号的信号线，所述拉高信号以及第三时钟信号用于驱动所述移位寄存器的清零电路，使得所述移位寄存器的第一电压信号、第二电压信号以及输出信号位于低电位。
【文档编号】G11C19/28GK103943053SQ201310749634
【公开日】2014年7月23日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】夏志强, 徐鑫, 孙丽娜, 敦栋梁, 金慧俊 申请人:上海中航光电子有限公司, 天马微电子股份有限公司