一种移位寄存器及栅极驱动电路的制作方法

一种移位寄存器及栅极驱动电路的制作方法
【专利摘要】本发明公开了一种移位寄存器及栅极驱动电路，包括信号输入单元、复位控制单元、发光信号输出控制单元，以及扫描信号输出控制单元；在充电阶段，信号输入单元控制发光信号输出控制单元导通第一参考信号端和发光信号输出端，并控制扫描信号输出控制单元导通第二时钟信号端和扫描信号输出端；在扫描信号输出阶段，扫描信号输出端输出扫描信号；在发光信号输出阶段，发光信号输出端输出发光信号。本发明实施例提供的上述移位寄存器集成了输出扫描信号和发光信号的功能，这样可以省去在OLED显示面板的边框处设置用于向各像素电路提供发光信号的发光驱动电路，有利于显示面板的窄边框设计。
【专利说明】一种移位寄存器及栅极驱动电路

【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种移位寄存器及栅极驱动电路。

【背景技术】
[0002] 有机发光显示器（Organic Light Emitting Diode,0LED)是当今平板显示器研究 领域的热点之一，与液晶显示器相比，0LED具有低能耗、生产成本低、自发光、宽视角及响应 速度快等优点，目前，在手机、PDA、数码相机等显示领域0LED已经开始取代传统的IXD显示 屏。与LCD利用稳定的电压控制亮度不同，0LED属于电流驱动，需要稳定的电流来控制发 光。由于工艺制程和器件老化等原因，会使驱动0LED的驱动晶体管的阈值电压V th存在不 均匀性，这样就导致了流过每个像素点0LED的电流发生变化使得显示亮度不均，从而影响 整个图像的显示效果。
[0003] 因此，在现有的驱动0LED发光的像素电路中一般会消除驱动晶体管的阈值电压 影响。具体地，如图la所示，图la为非常典型的0LED像素驱动电路，包括：驱动晶体管T2, 开关晶体管Tl、T3、T4、T5、T6,存储电容C，以及发光器件0LED ;其中，开关晶体管T1的栅 极与第二发光信号输入端EM(n+l)相连，源极与第一参考信号端ELVDD相连，漏极分别与 存储电容C的一端和驱动晶体管T2的源极相连；驱动晶体管T2的栅极分别与开关晶体管 T3的漏极和开关晶体管T6的漏极相连，漏极与发光器件0LED的一端相连；开关晶体管T3 的栅极与第二发光信号输入端EM(n+l)相连，源极分别与存储电容C的另一端、开关晶体 管T4的漏极以及开关晶体管T5的漏极相连；开关晶体管T4的栅极与第一扫描信号输入端 S(n-l)相连，源极分别与第二参考信号端Vref和开关晶体管T5的源极相连；开关晶体管 T5的栅极分别与第二扫描信号输入端S (η)和开关晶体管T6的栅极相连；开关晶体管T6的 源极与数据电压信号输入端Vdata相连；发光器件0LED另一端与第三参考信号端ELVSS相 连。
[0004] 图lb为图la的时序图，其中，信号S(n-l)为栅极驱动电路中第N-1级移位寄存器 的输出端向图la所示的像素电路中的第一扫描信号输入端S(n-l)输入的控制信号，信号 S(n)为栅极驱动电路中第N级移位寄存器的输出端向图la所示的像素电路中的第二扫描 信号输入端S(n)输入的控制信号；信号EM (η)为发光驱动电路中第N级输出端向与图la所 示的像素电路相邻的上一级像素电路中的第一发光信号输入端EM (η)输入的控制信号，信 号ΕΜ(η+1)为发光驱动电路中第Ν+1级输出端向图la所不的像素电路中的第二发光信号 输入端EM(n+l)输入的控制信号。如图la所不的像素电路在第一扫描信号输入端S (n-1)、 第二扫描信号输入端S(n)、第二发光信号输入端EM(n+1)三个控制信号端的控制下有四个 工作阶段：第①阶段，第一扫描信号输入端S (n-Ι)和第二发光信号输入端EM(n+l)将开关 晶体管T1、开关晶体管T3、开关晶体管T4导通，像素电路除通过第二参考信号端Vref和第 一参考信号端ELVDD对电容C充电外，还完成了对驱动晶体管T2栅极的初始化功能；第② 阶段，第二扫描信号输入端S (η)将开关晶体管T5和开关晶体管T6导通，对驱动晶体管T2 进行数据电压的写入和阈值电压的补偿，第二发光信号输入端EM (n+1)将开关晶体管Τ1和 开关晶体管T3截止；第③阶段为缓冲阶段，所有开关晶体管都处于关闭状态，避免开关切 换引起不必要的杂讯；第④阶段为发光阶段，第二发光信号输入端ΕΜ(η+1)导通开关晶体 管Τ1和开关晶体管Τ3,同时第一扫描信号输入端S(n-l)和第二扫描信号输入端S (η)将其 它开关晶体管关闭，驱动晶体管Τ2在写入的数据电压的作用下开启，驱动发光器件OLED发 光。
[0005] 由上述可知，在像素电路的不同工作阶段，栅极驱动电路和发光驱动电路向像 素电路的第一扫描信号输入端S(n-l)、第二扫描信号输入端S (η)以及发光信号输入端 ΕΜ(η+1)输入相应的控制信号，控制像素电路完成不同阶段的工作。而在现有技术中，向各 像素电路提供扫描信号和发光信号的栅极驱动电路和发光驱动电路，是分别独立设置在显 示面板的非显示区域（边框区域）的，这样的电路设计较复杂，不利于显示面板窄边化发 展。


【发明内容】

[0006] 本发明实施例提供了一种移位寄存器及栅极驱动电路，用以实现移位寄存器为像 素电路提供扫描信号和发光信号的功能。
[0007] 本发明实施例提供了一种移位寄存器，包括：信号输入单元、复位控制单元、发光 信号输出控制单元，以及扫描信号输出控制单元；其中，
[0008] 所述信号输入单元的输入端与第一参考信号端相连，第一控制端与第一时钟信号 端相连，第二控制端与信号输入端相连，第一输出端与第一节点相连，第二输出端与第二节 点相连；
[0009] 所述复位控制单元的输入端与第二参考信号端相连，控制端与复位信号端相连， 输出端与所述第二节点相连；
[0010] 所述发光信号输出控制单元的第一输入端与所述第一参考信号端相连，第二输入 端与所述第二参考信号端相连，第一控制端与所述第一节点相连，第二控制端与所述第二 节点相连，输出端与发光信号输出端相连；
[0011] 所述扫描信号输出控制单元的第一输入端与第二时钟信号端相连，第二输入端与 所述第一参考信号端相连，第三输入端与所述第二参考信号端相连，第一控制端与所述第 一节点相连，第二控制端与所述发光信号输出控制单元的输出端相连，输出端与扫描信号 输出端相连；
[0012] 在充电阶段，在所述第一时钟信号端和所述信号输入端的控制下，所述信号输入 单元通过所述第一节点，控制所述发光信号输出控制单元导通所述第一参考信号端和所述 发光信号输出端，并控制所述扫描信号输出控制单元导通所述第二时钟信号端和所述扫描 信号输出端；
[0013] 在扫描信号输出阶段，在所述第二时钟信号端的控制下，所述扫描信号输出端输 出扫描信号；
[0014] 在发光信号输出阶段，在所述复位信号端和所述第二参考信号端的控制下，所述 复位控制单元通过所述第二节点，控制所述扫描信号输出控制单元导通所述第一参考信号 端和所述扫描信号输出端，并控制所述发光信号输出控制单元导通所述第二参考信号端和 所述发光信号输出端，使所述发光信号输出端输出发光信号。
[0015] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述扫描信 号输出控制单元，具体包括：第一控制模块和第二控制模块；其中，
[0016] 所述第一控制模块的第一输入端与所述第一参考信号端相连、第二输入端与所述 第二参考信号端相连、第一控制端与所述第一节点相连、第二控制端与所述发光信号输出 端相连、输出端与所述扫描信号输出端相连，用于在所述发光信号输出阶段，导通所述第一 参考信号端与所述扫描信号输出端；
[0017] 所述第二控制模块的输入端与所述第二时钟信号端相连、控制端与所述第一节点 相连、输出端与所述扫描信号输出端相连，用于在所述充电阶段和所述扫描信号输出阶段， 导通所述第二时钟信号端与所述扫描信号输出端，并在所述扫描信号输出阶段使所述扫描 信号输出端输出扫描信号。
[0018] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一控 制模块，具体包括：第一开关晶体管、第二开关晶体管及第三开关晶体管；其中，
[0019] 所述第一开关晶体管的栅极与所述发光信号输出端相连、源极与所述第二开关晶 体管的漏极相连、漏极与所述第二参考信号端相连；
[0020] 所述第二开关晶体管的栅极与所述第一节点相连、源极与所述第一参考信号端相 连、漏极与所述第一开关晶体管的源极相连；
[0021] 所述第三开关晶体管的栅极分别与所述第一开关晶体管的源极和所述第二开关 晶体管的漏极相连、源极与所述第一参考信号端相连、漏极与所述扫描信号输出端相连。
[0022] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二控 制模块，具体包括：第四开关晶体管和第一电容；其中，
[0023] 所述第四开关晶体管的栅极与所述第一节点相连、源极与所述第二时钟信号端相 连、漏极与所述扫描信号输出端相连；
[0024] 所述第一电容连接于所述第一节点与所述扫描信号输出端之间。
[0025] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述发光信 号输出控制单元，具体包括：第三控制模块和第四控制模块；其中，
[0026] 所述第三控制模块的输入端与所述第一参考信号端相连、控制端与所述第一节点 相连、输出端与所述发光信号输出端相连，用于在所述充电阶段与所述扫描信号输出阶段， 导通所述第一参考信号端与所述发光信号输出端；
[0027] 第四控制模块的输入端与所述第二参考信号端相连、控制端与所述第二节点相 连、输出端与所述发光信号输出端相连，用于在所述发光信号输出阶段，导通所述第二参考 信号端与所述发光信号输出端，使所述发光信号输出端输出发光信号。
[0028] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第三控 制模块，具体包括：第五开关晶体管；
[0029] 所述第五开关晶体管栅极与所述第一节点相连、源极与所述第一参考信号端相 连、漏极与所述发光信号输出端相连。
[0030] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第四控 制模块，具体包括：第六开关晶体管；
[0031] 所述第六开关晶体管的栅极与所述第二节点相连、源极与所述发光信号输出端相 连、漏极与所述第二参考信号端相连。
[0032] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述信号输 入单元，具体包括：第七开关晶体管和第八开关晶体管；其中，
[0033] 所述第七开关晶体管的栅极与所述第一时钟信号端相连、源极与所述第一节点相 连、漏极与所述信号输入端相连；
[0034] 所述第八开关晶体管的栅极与所述信号输入端相连、源极与所述第一参考信号端 相连、漏极与所述第二节点相连。
[0035] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述复位控 制单元，具体包括：第九开关晶体管和第二电容；其中，
[0036] 所述第九开关晶体管的栅极与所述复位信号端相连、源极与所述第二节点相连、 漏极与所述第二参考信号端相连；
[0037] 所述第二电容连接于所述第二节点与所述第二参考信号端之间。
[0038] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述移位寄 存器，还包括：第一节点维持单元；
[0039] 所述第一节点维持单元的输入端与所述第一参考信号端相连、控制端与所述第二 节点相连、输出端与所述第一节点相连，用于在所述发光信号输出阶段，在所述第二节点的 控制下保持所述第一节点的电位。
[0040] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一节 点维持单元，具体包括：第十开关晶体管；
[0041] 所述第十开关晶体管的栅极与所述第二节点相连、源极与所述第一参考信号端相 连、漏极与所述第一节点相连。
[0042] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述移位寄 存器，还包括：第二节点维持单元；
[0043] 所述第二节点维持单元的输入端与所述第一参考信号相连、控制端与所述第一节 点相连、输出端与所述第二节点相连，用于在所述充电阶段与所述扫描信号输出阶段，在所 述第一节点的控制下保持所述第二节点的电位。
[0044] 在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二节 点维持单元，具体包括：第十一开关晶体管；
[0045] 所述第十一开关晶体管的栅极与所述第一节点相连、源极与所述第一参考信号端 相连、漏极与所述第二节点相连。
[0046] 本发明实施例提供了一种栅极驱动电路，包括串联的多个本发明实施例提供的上 述移位寄存器，除第一个移位寄存器和最后一个移位寄存器之外，其余每个移位寄存器的 扫描信号输出端均向与其相邻的下一个移位寄存器的信号输入端输入触发信号，并向与其 相邻的上一个移位寄存器的复位信号端输入复位信号；第一个移位寄存器的扫描信号输出 端向第二个移位寄存器的信号输入端输入触发信号；最后一个移位寄存器的扫描信号输出 端向自身以及上一个移位寄存器的复位信号端输入复位信号。
[0047] 本发明实施例提供的上述移位寄存器及栅极驱动电路，在充电阶段，在第一时钟 信号端和信号输入端的控制下，信号输入单元通过第一节点，控制发光信号输出控制单元 导通第一参考信号端和发光信号输出端，并控制扫描信号输出控制单元导通第二时钟信号 端和扫描信号输出端；在扫描信号输出阶段，在第二时钟信号端的控制下，扫描信号输出端 输出扫描信号，实现扫描信号输出的功能；在发光信号输出阶段，在复位信号端和第二参 考信号端的控制下，复位控制单元通过第二节点，控制扫描信号输出控制单元导通第一参 考信号端和扫描信号输出端，并控制发光信号输出控制单元导通第二参考信号端和发光信 号输出端，使发光信号输出端输出发光信号，实现发光信号输出的功能，由此通过栅极驱动 电路中三个相邻的移位寄存器驱动一个像素电路进行工作，第一个移位寄存器的扫描信号 输出端向像素电路的第一扫描信号输入端输入扫描信号，第二个移位寄存器的扫描信号输 出端向像素电路的第二扫描信号输入端输入扫描信号，第三个移位寄存器的发光信号输出 端向像素电路的发光信号输入端输入发光信号，可以实现驱动像素电路在不同阶段正常工 作。本发明实施例提供的上述移位寄存器集成了输出扫描信号和发光信号的功能，这样可 以省去在OLED显示面板的边框处设置用于向各像素电路提供发光信号的发光驱动电路， 有利于显示面板的窄边框设计。

【专利附图】

【附图说明】
[0048] 图la为现有技术中像素电路的结构示意图；
[0049] 图lb为图la像素电路的时序示意图；
[0050] 图2为本发明实施例提供的移位寄存器的结构示意图之一；
[0051] 图3a和图3b分别为本发明实施例提供的移位寄存器中扫描信号输出控制单元的 具体结构示意图；
[0052] 图4a和图4b分别为本发明实施例提供的移位寄存器中发光信号输出控制单元的 具体结构示意图；
[0053] 图5a和图5b分别为本发明实施例提供的移位寄存器中信号输入单元和复位控制 单元的具体结构示意图；
[0054] 图6为本发明实施例提供的移位寄存器的结构示意图之二；
[0055] 图7a和图7b分别为本发明实施例提供的移位寄存器中第一节点维持单元与第二 节点维持单元的具体结构示意图；
[0056] 图8a为本发明实施例提供的实施例一的具体结构示意图；
[0057] 图8b为本发明实施例提供的实施例一的时序示意图；
[0058] 图9a为本发明实施例提供的实施例二的具体结构示意图；
[0059] 图9b为本发明实施例提供的实施例二的时序示意图；
[0060] 图10为本发明实施例提供的栅极驱动电路的结构示意图。

【具体实施方式】
[0061] 下面结合附图，对本发明实施例提供的移位寄存器及栅极驱动电路的具体实施方 式进行详细地说明。
[0062] 本发明实施例提供了一种移位寄存器，如图2所示，包括：信号输入单元10、复位 控制单元20、发光信号输出控制单元30,以及扫描信号输出控制单元40 ;其中，
[0063] 信号输入单兀10的输入端与第一参考信号端Refl相连，第一控制端与第一时钟 信号端CLKB相连，第二控制端与信号输入端Input相连，第一输出端与第一节点P1相连， 第二输出端与第二节点P2相连；
[0064] 复位控制单元20的输入端与第二参考信号端Ref2相连，控制端与复位信号端 Reset相连，输出端与所述第二节点P2相连；
[0065] 发光信号输出控制单兀30的第一输入端与第一参考信号Refl相连，第二输入端 与第二参考信号端Ref2相连，第一控制端与第一节点P1相连，第二控制端与第二节点P2 相连，输出端与发光信号输出端Outl相连；
[0066] 扫描信号输出控制单元40的第一输入端与第二时钟信号端CLK相连，第二输入端 与第一参考信号端Refl相连，第三输入端与第二参考信号端Ref2相连，第一控制端与第一 节点P1相连，第二控制端与发光信号输出控制单元的输出端相连，输出端与扫描信号输出 端0ut2相连；
[0067] 在充电阶段，在第一时钟信号端CLKB和信号输入端Input的控制下，信号输入单 元10通过第一节点P1，控制发光信号输出控制单元30导通第一参考信号端Refl和发光信 号输出端Outl，并控制扫描信号输出控制单元40导通第二时钟信号端CLK和扫描信号输出 端 0ut2 ;
[0068] 在扫描信号输出阶段，在第二时钟信号端CLK的控制下，扫描信号输出端0ut2输 出扫描信号；
[0069] 在发光信号输出阶段，在复位信号端Reset和第二参考信号端Ref2的控制下，复 位控制单元20通过第二节点P2,控制扫描信号输出控制单元40导通第一参考信号端Ref 1 和扫描信号输出端0ut2,并控制发光信号输出控制单元30导通第二参考信号端Ref2和发 光信号输出端Outl，使发光信号输出端Outl输出发光信号。
[0070] 本发明实施例提供的上述移位寄存器，在充电阶段，在第一时钟信号端CLKB和信 号输入端Input的控制下，信号输入单元10通过第一节点，控制发光信号输出控制单元30 导通第一参考信号端Ref 1和发光信号输出端Outl，并控制扫描信号输出控制单元40导通 第二时钟信号端CLK和扫描信号输出端0ut2;在扫描信号输出阶段，在第二时钟信号端CLK 的控制下，扫描输出端0ut2输出扫描信号，实现扫描信号输出的功能；在发光信号输出阶 段，在复位信号端Reset和第二参考信号端Ref2的控制下，复位控制单元20通过第二节点 P2,控制扫描信号输出控制单元40导通第一参考信号端Ref 1和扫描信号输出端0ut2,并控 制发光信号输出控制单元30导通第二参考信号端Ref2和发光信号输出端Outl，使发光信 号输出端Outl输出发光信号，实现发光信号输出的功能。本发明实施例提供的上述移位寄 存器集成了输出扫描信号和发光信号的功能，在扫描信号输出阶段，扫描信号输出端0ut2 输出扫描信号到与其相连的0LED像素电路的扫描信号输入端，在发光信号输出阶段，发光 信号输出端Outl输出发光信号到与其相连的0LED像素电路的发光信号输入端，这样可以 省去在0LED显示面板的边框处设置用于向各像素电路提供发光信号的发光驱动电路，有 利于显示面板的窄边框设计。
[0071] 下面对本发明实施例提供的上述移位寄存器的每一个单元的具体结构进行详细 的说明。
[0072] 在具体实施时，本发明实施例提供的上述移位寄存器中，扫描信号输出控制单元， 如图3a和图3b所示，可以具体包括：第一控制模块401和第二控制模块402 ;其中，
[0073] 第一控制模块401的第一输入端与第一参考信号端Ref 1相连、第二输入端与第二 参考信号端Ref2相连、第一控制端与第一节点P1相连、第二控制端与发光信号输出端Outl 相连、输出端与扫描信号输出端0ut2相连，用于在发光信号输出阶段，导通第一参考信号 端Refl与扫描信号输出端Out2 ;
[0074] 第二控制模块402的输入端与第二时钟信号端CLK相连、控制端与第一节点P1相 连、输出端与扫描信号输出端〇ut2相连，用于在充电阶段和扫描信号输出阶段，导通第二 时钟信号端〇^与扫描信号输出端〇1^2，并在扫描信号输出阶段使扫描信号输出端〇1^2输 出扫描信号。
[0075] 在具体实施时，本发明实施例提供的上述移位寄存器，在充电阶段和扫描信号输 出阶段，第二控制模块402在第一节点P1的控制下导通，导通的第二控制模块402将第二 时钟信号端CLK与扫描信号输出端0ut2导通，使扫描信号输出端0ut2同步输出第二时钟 信号端CLK的时钟信号，对第二时钟信号端CLK输入方波信号，这样可以使扫描信号输出端 0ut2在扫描信号输出阶段输出扫描信号，使扫描信号输出端0ut2在充电阶段输出与扫描 信号极性相反的信号；在发光信号输出阶段，第一控制模块401在第一节点P1和发光信号 输出端Outl的控制下导通，导通的第一控制模块401将第一参考信号端Refl与扫描信号 输出端0ut2导通，由于第一参考信号端Refl输入的信号与扫描信号的极性相反，因此扫描 信号输出端〇ut2在发光信号输出阶段输出与扫描信号极性相反的信号。
[0076] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第 一控制模块401可以具体包括：第一开关晶体管T1、第二开关晶体管T2及第三开关晶体管 T3 ;其中，
[0077] 第一开关晶体管T1的栅极与发光信号输出端Outl相连、源极与第二开关晶体管 T2的漏极相连、漏极与第二参考信号端Ref2相连；
[0078] 第二开关晶体管T2的栅极与第一节点P1相连、源极与第一参考信号端Refl相 连、漏极与第一开关晶体管T1的源极相连；
[0079] 第三开关晶体管T3的栅极分别与第一开关晶体管T1的源极和第二开关晶体管T2 的漏极相连、源极与第一参考信号端Refl相连、漏极与扫描信号输出端0ut2相连。
[0080] 在具体实施时，第一开关晶体管T1、第二开关晶体管T2及第三开关晶体管T3可以 同时均为P型晶体管，如图3a所示，也可以同时均为N型晶体管，如图3b所示，在此不作限 定。在发光信号输出阶段，第一开关晶体管T1和第三开关晶体管T3处于导通状态，第二开 关晶体管T2处于关闭状态，导通的第三开关晶体管T3将第一参考信号端Ref 1与扫描信号 输出端0ut2导通；当第一开关晶体管T1、第二开关晶体管T2及第三开关晶体管T3为P型 晶体管时，第一参考信号端Ref 1输入高电平信号，其相应的显示面板的显示区域内的晶体 管也全部应为P型晶体管，因此扫描信号输出端0ut2输出与扫描信号极性相反的高电平信 号；当第一开关晶体管T1、第二开关晶体管T2及第三开关晶体管T3为N型晶体管时，第一 参考信号端Refl输入低电平信号，其相应的显示面板的显示区域内的晶体管也全部应为N 型晶体管，因此扫描信号输出端0ut2输出与扫描信号极性相反的低电平信号。
[0081] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图3a和图3b所示，第 二控制模块402可以具体包括：第四开关晶体管T4和第一电容C1 ;其中，
[0082] 第四开关晶体管T4的栅极与第一节点P1相连、源极与第二时钟信号端CLK相连、 漏极与扫描信号输出端0ut2相连；
[0083] 第一电容C1连接于第一节点P1与扫描信号输出端0ut2之间。
[0084] 在具体实施时，第四开关晶体管T4可以为P型晶体管，如图3a所示，也可以为N型 晶体管，如图3b所示，在此不做限定。在充电阶段和扫描信号输出阶段，第四开关晶体管T4 处于导通状态，导通的第四开关晶体管T4将第二时钟信号端CLK与扫描信号输出端0ut2 导通，使扫描信号输出端0ut2同步输出第二时钟信号端CLK的时钟信号，且在扫描信号输 出阶段，第二时钟信号端CLK的时钟信号应为扫描信号，当第四膜薄晶体管T4为P型晶体 管时，其相应的显示面板的显示区域内的晶体管也全部应为P型晶体管，扫描信号输出端 0ut2在扫描信号输出阶段输出低电平的扫描信号；当第四膜薄晶体管T4为N型晶体管时， 其相应的显示面板的显示区域内的晶体管也全部应为N型晶体管，扫描信号输出端0ut2在 扫描信号输出阶段输出高电平的扫描信号。
[0085] 在具体实施时，本发明实施例提供的上述移位寄存器中，发光信号输出控制单元， 如图4a和图4b所示，可以具体包括：第三控制模块301和第四控制模块302 ;其中，
[0086] 第三控制模块301的输入端与第一参考信号端Refl相连、控制端与第一节点P1 相连、输出端与发光信号输出端Out 1相连，用于在充电阶段与扫描信号输出阶段，导通第 一参考信号端Refl与发光信号输出端Out 1 ;
[0087] 第四控制模块302的输入端与第二参考信号端Ref2相连、控制端与第二节点P2 相连、输出端与发光信号输出端Outl相连，用于在发光信号输出阶段，导通第二参考信号 端Ref2与发光信号输出端Out 1，使发光信号输出端Out 1输出发光信号。
[0088] 在具体实施时，本发明实施例提供的上述移位寄存器，在充电阶段和扫描信号输 出阶段，第三控制模块301在第一节点P1的控制下导通，导通的第三控制模块301将第一 参考信号端Ref 1与发光信号输出端〇utl导通，由于第一参考信号端Ref 1输入的信号与发 光信号的极性相反，因此发光信号输出端Outl在充电阶段和扫描信号输出阶段输出与发 光信号极性相反的信号；在发光信号输出阶段，第四控制模块302在第二节点P2的控制下 导通，导通的第四控制模块302将第二参考信号端Ref2与发光信号输出端Outl导通，由于 第二参考信号端Ref2输入的信号与发光信号的极性相同，因此发光信号输出端Outl在发 光信号输出阶段输出发光信号。
[0089] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图4a和图4b所示，第 三控制模块301可以具体包括：第五开关晶体管T5 ;
[0090] 第五开关晶体管T5的栅极与第一节点P1相连、源极与第一参考信号端Refl相 连、漏极与发光信号输出端Outl相连。
[0091] 在具体实施时，第五开关晶体管T5可以为P型晶体管，如图4a所示，也可以为N 型晶体管，如图4b所示，在此不做限定。在充电阶段和扫描信号输出阶段，第五开关晶体 管T5处于导通状态，导通的第五开关晶体管T5将发光信号输出端Outl与第一参考信号端 Refl导通，当第五膜薄晶体管T5为P型晶体管时，第一参考信号端Refl输入高电平信号， 其相应的显示面板的显示区域内的晶体管也全部应为P型晶体管，发光信号输出端Outl在 充电阶段和扫描信号输出阶段输出高电平的发光信号；当第五膜薄晶体管T5为N型晶体管 时，第一参考信号端Refl输入低电平信号，其相应的显示面板的显示区域内的晶体管也全 部应为N型晶体管，发光信号输出端Outl在充电阶段和扫描信号输出阶段输出低电平的发 光信号。
[0092] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图4a和图4b所示，第 四控制模块302可以具体包括：第六开关晶体管T6 ;
[0093] 第六开关晶体管Τ6的栅极与第二节点Ρ2相连、源极与发光信号输出端Outl相 连、漏极与第二参考信号端Ref2相连。
[0094] 在具体实施时，第六开关晶体管T6可以为P型晶体管，如图4a所示，也可以为N 型晶体管，如图4b所示，在此不做限定。在发光信号输出阶段，第六开关晶体管T6处于导 通状态，导通的第六开关晶体管T6将发光信号输出端Outl与第二参考电压信号端Ref2导 通，当第六膜薄晶体管T6为P型晶体管时，第二参考信号端Ref2输入低电平信号，其相应 的显示面板的显示区域内的晶体管也全部应为P型晶体管，发光信号输出端Outl在发光信 号输出阶段输出低电平的发光信号；当第六膜薄晶体管T6为N型晶体管时，第二参考信号 端Ref2输入高电平信号，其相应的显示面板的显示区域内的晶体管也全部应为N型晶体 管，发光信号输出端Outl在发光信号输出阶段输出高电平的发光信号。
[0095] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，信 号输入单元10可以具体包括：第七开关晶体管T7和第八开关晶体管T8 ;其中，
[0096] 第七开关晶体管T7的栅极与第一时钟信号端CLKB相连、源极与第一节点P1相 连、漏极与信号输入端Input相连；
[0097] 第八开关晶体管T8的栅极与信号输入端Input相连、源极与第一参考信号端Ref 1 相连、漏极与第二节点P2相连。
[0098] 在具体实施时，第七开关晶体管T7和第八开关晶体管T8可以同时均为P型晶体 管，如图5a所示，也可以同时均为N型晶体管，如图5b所示，在此不作限定。当第七开关晶 体管T7为P型晶体管时，第一时钟信号端CLKB输入低电平信号时，第七开关晶体管T7处 于导通状态，当第七开关晶体管T7为N型晶体管时，第一时钟信号端CLKB输入高电平信号 时，第七开关晶体管T7处于导通状态，导通的第七开关晶体管T7将第一节点P1与信号输 入端Input导通，使第一节点P1的电位与信号输入端Input的电位相同；当第八开关晶体 管T8为P型晶体管时，第一参考信号端Ref 1输入高电平信号，信号输入端Input输入低电 平信号时，第八开关晶体管T8导通，导通的第八开关晶体管T8将第一参考信号端Ref 1与 第二节点P2导通，使第二节点P2处于高电平状态；当第八开关晶体管T8为N型晶体管时， 第一参考信号端Ref 1输入低电平信号，信号输入端Input输入高电平信号时，第八开关晶 体管T8导通，导通的第八开关晶体管T8将第一参考信号端Refl与第二节点P2导通，使第 二节点P2处于低电平状态。
[0099] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图5a和图5b所示，复 位控制单元20可以具体包括：第九开关晶体管T9和第二电容C2 ;其中，
[0100] 第九开关晶体管T9的栅极与复位信号端Reset相连、源极与第二节点P2相连、漏 极与第二参考信号端Ref2相连；
[0101] 第二电容C2连接于第二节点P2与第二参考信号端Ref2之间。
[0102] 在具体实施时，第九开关晶体管T9可以为P型晶体管，如图5a所示，也可以为N 型晶体管，如图5b所示，在此不作限定。当第九开关晶体管T9为P型晶体管时，第二参考 信号端Ref2输入低电平信号，复位信号端Reset输入低电平信号时，第九开关晶体管T9导 通，导通的第九开关晶体管T9将第二参考信号端Ref2和第二节点P2导通，使第二节点P2 处于低电平状态；当第九开关晶体管T9为N型晶体管时，第二参考信号端Ref2输入高电平 信号，复位信号端Reset输入高电平信号时，第九开关晶体管T9处于导通状态，导通的第九 开关晶体管T9将第二参考信号端Ref2与第二节点P2导通，使第二节点P2处于高电平状 态。
[0103] 在具体实施时，本发明实施例提供的上述移位寄存器，如图6所示，还包括：第一 节点P1维持单元50 ;
[0104] 第一节点P1维持单元50的输入端与第一参考信号端Refl相连、控制端与第二节 点P2相连、输出端与第一节点P1相连，用于在发光信号输出阶段，在第二节点P2的控制下 保持第一节点P1的电位。
[0105] 在具体实施时，本发明实施例提供的上述移位寄存器，在发光信号输出阶段，第一 节点P1维持单元50在第二节点P2的控制下导通，导通的第一节点P1维持单元将第一参 考信号端Refl与第一节点P1导通，进一步保持第一节点P1的电位，可以降低第一节点P1 的输出噪声。
[0106] 在具体实施时，本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，第 一节点P1维持单元50可以具体包括：第十开关晶体管T10 ;
[0107] 第十开关晶体管T10的栅极与第二节点P2相连、源极与第一参考信号端Refl相 连、漏极与第一节点P1相连。
[0108] 在具体实施时，第十开关晶体管T10可以为P型晶体管，如图7a所示，也可以为N 型晶体管，如图7b所示，在此不作限定。当第十开关晶体管T10为P型晶体管时，第一参考 信号端Ref 1输入高电平信号，在第二节点P2处于低电平时，第十开关晶体管T10导通，导 通的第十开关晶体管T10将第一参考信号端Refl与第一节点P1导通，使第一节点P1保持 在高电平状态；当第十开关晶体管T10为N型晶体管时，第一参考信号端Refl输入低电平 信号，第二节点P2处于高电平时，第十开关晶体管T10导通，导通的第十开关晶体管T10将 第一参考信号端Refl与第一节点P1导通，使第一节点P1的保持在低电平状态。
[0109] 在具体实施时，本发明实施例提供的上述移位寄存器，如图6所示，还包括：第二 节点P2维持单元60 ;
[0110] 第二节点P2维持单元60的输入端与第一参考信号Refl相连、控制端与第一节点 P1相连、输出端与第二节点P2相连，用于在充电阶段与扫描信号输出阶段，在第一节点P1 的控制下保持第二节点P2的电位。
[0111] 在具体实施时，本发明实施例提供的上述移位寄存器，在充电阶段和扫描信号输 出阶段，第二节点P2维持单元60在第一节点P1的控制下导通，导通的第二节点P2维持单 元将第一参考信号端Refl与第二节点P2导通，进一步保持第二节点P2的电位，可以降低 第二节点P2的输出噪声。
[0112] 在具体实施时，本发明实施例提供的上述移位寄存器，如图7a和图7b所示，第二 节点P2维持单元60可以具体包括：第十一开关晶体管T11 ;
[0113] 第十一开关晶体管T11的栅极与第一节点P1相连、源极与第一参考信号端Refl 相连、漏极与第二节点P2相连。
[0114] 在具体实施时，第十一开关晶体管T11可以为P型晶体管，如图7a所示，也可以为 N型晶体管，如图7b所示，在此不作限定。当第十一开关晶体管T11为P型晶体管时，第一 参考信号端Refl输入高电平信号，第一节点P1处于低电平时，第十一开关晶体管T11导 通，导通的第十一开关晶体管T11将第一参考信号端Refl与第二节点P2导通，使第二节点 P2保持在高电平状态；当第十一开关晶体管T11为N型晶体管时，第一参考信号端Ref 1输 入低电平信号，第一节点P1处于高电平时，第十一开关晶体管T11导通，导通的第十一开关 晶体管ΤΙ 1将第一参考信号端Ref 1与第二节点P2导通，使第二节点P2的保持在低电平状 态。
[0115] 需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管（TFT， Thin Film Transistor)，也可以是金属氧化物半导体场效应管（MOS，Metal Oxide Semiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做 具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0116] 并且，本发明实施例提供的上述移位寄存器中提到的开关晶体管可以全部采用P 型晶体管或全部采用N型晶体管设计，这样可以简化移位寄存器的电路的制作工艺流程。 本发明实施例提供的上述移位寄存器中的开关晶体管，全部采用P型晶体管时，第一参考 信号端Refl输入高电平信号，第二参考信号端Ref2输入低电平信号；全部采用N型晶体管 时，第一参考信号端Refl输入低电平信号，第二参考信号端Ref2输入高电平信号。
[0117] 下面结合本发明实施例提供的移位寄存器的结构和时序对本发明实施例提供的 移位寄存器的工作过程进行详细描述：其中，实施例一中移位寄存器的开关晶体管全部采 用P型晶体管进行设计；实施例二中移位寄存器的开关晶体管全部采用N型晶体管进行设 计。
[0118] 实施例一：结合图8a所不的移位寄存器以及图8b所不的图8a的输入输出时序 图，对本发明实施例提供的移位寄存器的工作过程作以描述。具体地，选取如图8b所示的 输入输出时序图中的A?D四个阶段。下述描述中以1表不高电平信号，0表不低电平信 号。
[0119] 在 A 阶段，Input = 0, CLKB = 0, CLK = 1，Reset = 1，Refl = 1。由于 Reset = 1，因此第九开关晶体管T9关闭；由于Input = 0,因此第八开关晶体管T8导通，Refl与第 二节点P2导通，使得第二节点P2处于高电平，进而使得第十开关晶体管T10和第六开关晶 体管T6关闭，关闭的第六开关晶体管T6使第一开关晶体管T1关闭；同时由于CLKB = 0， 因此第七开关晶体管T7导通，信号输入端Input通过导通的第七开关晶体管T7对第一电 容C1充电，同时导通的第七开关晶体管T7使第一节点P1与信号输入端Input导通，因而 第一节点P1处于低电平，进而使第十一开关晶体管T11、第五开关晶体管T5、第四开关晶体 管T4和第二开关晶体管T2导通，导通的第二开关晶体管T2将第三开关晶体管T3关闭，导 通的第四开关晶体管T4将第二时钟信号端CLK与扫描信号输出端0ut2导通，使扫描信号 输出端0ut2输出高电平信号，导通的第五开关晶体管T5将第一参考信号端Ref 1与发光信 号输出端Out 1导通，使发光信号输出端Out 1输出高电平信号。A阶段为第一电容C1的充 电阶段。
[0120] 在 B 阶段，Input = 1，CLKB = 1，CLK = 0, Reset = 1，Refl = 1。由于 Input = 1、CLKB = 1和Reset = 1，因此第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管 T9都处于关闭状态，第一节点Ρ1保持低电平状态，同时由于第九开关晶体管T9关闭，第二 电容C2没有放电路径，因此第二节点Ρ2仍处于高电平，第六开关晶体管Τ6和第十开关晶 体管Τ10关闭，关闭的第六开关晶体管将第一开关晶体管Τ1关闭；第一节点Ρ1处于低电平 将第十一开关晶体管T11、第五开关晶体管T5、第四开关晶体管T4和第二开关晶体管T2导 通，导通的第二开关晶体管Τ2将第三开关晶体管Τ3关闭，导通的第四开关晶体管Τ4将扫 描信号输出端〇ut2与第二时钟信号端CLK导通，使扫描信号输出端Out2输出低电平信号， 导通的第五开关晶体管T5将第一参考信号端Ref 1与发光信号输出端Outl导通，使发光信 号输出端输Outl出高电平信号。B阶段为扫描信号输出阶段。
[0121] 在 C 阶段，Input = 1，CLKB = 0，CLK = 1，Reset = 0，Refl = 1，Ref2 = 0。由 于Input = 1，因此第八开关晶体管T8关闭；由于CLKB = 0,因此第七开关晶体管T7导通， 导通的第七开关晶体管Τ7将第一节点Ρ1与信号输入端Input导通，使得第一节点Ρ1处于 高电平，因此第十一开关晶体管T11、第五开关晶体管T5、第四开关晶体管T4和第二开关晶 体管T2关闭；由于Reset = 0,因此第九开关晶体管T9导通，导通的第九开关晶体管T9将 第二节点P2与第二参考信号端Ref2导通，使得第二节点P2处于低电平，进而使第六开关 晶体管T6和第十开关晶体管T10导通，导通的第六开关晶体管T6将第一开关晶体管T1导 通，导通第一开关晶体管T1将第三开关晶体管T3导通，导通的第三开关晶体管T3将第一 参考信号端Refl与扫描信号输出端〇ut2导通，使扫描信号输出端0ut2输出高电平信号， 同时导通的第六开关晶体管T6将发光信号输出端Outl与第二参考信号端Ref2导通，因此 发光信号输出端Outl输出低电平信号。C阶段为发光信号输出阶段。
[0122] 在 D 阶段，Input = 1，CLKB = 1，CLK = 0，Reset = 1，Refl = 1，Ref2 = 0。由 于Input = 1、CLKB = 1和Reset = 1，因此第七开关晶体管T7、第八开关晶体管T8、第九 开关晶体管T9都处于关闭状态，第二电容C2没有放电路径，因此第二节点Ρ2仍处于低电 平，由于第一电容C1也没有放电路径，所以第一节点Ρ1保持高电平；第一节点Ρ1处于高电 平将第十一开关晶体管Τ11、第五开关晶体管Τ5、第四开关晶体管Τ4和第二开关晶体管Τ2 关闭；第二节点Ρ2处于低电平将第六开关晶体管Τ6和第十开关晶体管Τ10导通，导通的第 六开关晶体管Τ6将第一开关晶体管Τ1导通，导通第一开关晶体管Τ1将第三开关晶体管Τ3 导通，导通的第三开关晶体管Τ3将第一参考信号端Ref 1与扫描信号输出端0ut2导通，使 扫描信号输出端〇ut2输出高电平信号，同时导通的第六开关晶体管T6将发光信号输出端 Outl与第二参考信号端Ref2导通，因此发光信号输出端Outl输出低电平信号。D阶段仍 为发光信号输出阶段。
[0123] 至此不再进一步叙述，下一阶段仍为发光信号输出阶段。
[0124] 实施例二：结合图9a所不的移位寄存器以及图9b所不的图9a的输入输出时序 图，对本发明实施例提供的移位寄存器的工作过程作以描述。具体地，选取如图9b所示的 输入输出时序图中的A?D四个阶段。下述描述中以1表不高电平信号，0表不低电平信 号。
[0125] 在 A 阶段，Input = 1，CLKB = 1，CLK = 0, Reset = 0, Refl = 0。由于 Reset = 0,因此第九开关晶体管T9关闭；由于Input = 1，因此第八开关晶体管T8导通，Refl与第 二节点P2导通，使得第二节点P2处于低电平，进而使得第十开关晶体管T10和第六开关晶 体管T6关闭，关闭的第六开关晶体管T6将第一开关晶体管T1关闭；同时由于CLKB = 1， 因此第七开关晶体管T7导通，信号输入端Input通过导通的第七开关晶体管T7对第一电 容C1充电，同时导通的第七开关晶体管T7使第一节点P1与信号输入端Input导通，因而 第一节点P1处于高电平，进而使第十一开关晶体管T11、第五开关晶体管T5、第四开关晶体 管T4和第二开关晶体管T2导通，导通的第二开关晶体管T2将第三开关晶体管T3关闭，导 通的第四开关晶体管Τ4将第二时钟信号端CLK与扫描信号输出端Out2导通，使扫描信号 输出端Out2输出低电平信号，导通的第五开关晶体管T5将第一参考信号端Ref 1与发光信 号输出端Out 1导通，使发光信号输出端Out 1输出低电平信号。A阶段为第一电容C1的充 电阶段。
[0126] 在 B 阶段，Input = 0, CLKB = 0, CLK = 1，Reset = 1，Refl = 0。由于 Input = 0、CLKB = 0和Reset = 0,因此第七开关晶体管T7、第八开关晶体管T8、第九开关晶体管T9 都处于关闭状态，第一节点Ρ1保持高电平状态，同时由于第九开关晶体管T9关闭，第二电 容C2没有放电路径，因此第二节点Ρ2仍处于低电平，第六开关晶体管Τ6和第十开关晶体 管Τ10关闭，关闭的第六开关晶体管Τ6将第一开关晶体管Τ1关闭；第一节点Ρ1处于高电 平将第十一开关晶体管Τ11、第五开关晶体管Τ5、第四开关晶体管Τ4和第二开关晶体管Τ2 关闭导通，导通的第二开关晶体管Τ2将第三开关晶体管Τ3关闭，导通的第四开关晶体管Τ4 将扫描信号输出端0ut2与第二时钟信号端CLK导通，使扫描信号输出端0ut2输出高电平 信号，导通的第五开关晶体管T5将第一参考信号端Ref 1与发光信号输出端Outl导通，使 发光信号输出端输Outl出低电平信号。B阶段为扫描信号输出阶段。
[0127] 在 C 阶段，Input = 0，CLKB = 1, CLK = 0，Reset = 1, Refl = 0，Ref2 = 1。由 于Input = 0,因此第八开关晶体管T8关闭；由于CLKB = 1，因此第七开关晶体管T7导通， 导通的第七开关晶体管Τ7将第一节点Ρ1与信号输入端Input导通，使得第一节点Ρ1处于 低电平，因此第十一开关晶体管T11、第五开关晶体管T5、第四开关晶体管T4和第二开关晶 体管T2关闭；由于Reset = 1，因此第九开关晶体管T9导通，导通的第九开关晶体管T9将 第二节点P2与第二参考信号端Ref2导通，使得第二节点P2处于高电平，进而使第六开关 晶体管T6和第十开关晶体管T10导通，导通的第六开关晶体管T6将第一开关晶体管T1导 通，导通第一开关晶体管T1将第三开关晶体管T3导通，导通的第三开关晶体管T3将第一 参考信号端Refl与扫描信号输出端〇ut2导通，使扫描信号输出端0ut2输出低电平信号， 同时导通的第六开关晶体管T6将发光信号输出端Outl与第二参考信号端Ref2导通，因此 发光信号输出端Outl输出高电平信号。C阶段为发光信号输出阶段。
[0128] 在 D 阶段，Input = 0，CLKB = 0，CLK = 1, Reset = 0，Refl = 0，Ref2 = 1。由 于Input = 0、CLKB = 0和Reset = 0,因此第七开关晶体管T7、第八开关晶体管T8、第九 开关晶体管T9都处于关闭状态，第二电容C2没有放电路径，因此第二节点Ρ2仍处于高电 平，由于第一电容C1也没有放电路径，所以第一节点Ρ1保持低电平；第一节点Ρ1处于低电 平将第十一开关晶体管Τ11、第五开关晶体管Τ5、第四开关晶体管Τ4和第二开关晶体管Τ2 关闭；第二节点Ρ2处于高电平将第六开关晶体管Τ6和第十开关晶体管Τ10导通，导通的第 六开关晶体管Τ6将第一开关晶体管Τ1导通，导通第一开关晶体管Τ1将第三开关晶体管Τ3 导通，导通的第三开关晶体管Τ3将第一参考信号端Ref 1与扫描信号输出端0ut2导通，使 扫描信号输出端〇ut2输出低电平信号，同时导通的第六开关晶体管T6将发光信号输出端 Outl与第二参考信号端Ref2导通，因此发光信号输出端Outl输出高电平信号。D阶段仍 为发光信号输出阶段。
[0129] 至此不再进一步叙述，下一阶段仍为发光信号输出阶段。
[0130] 基于同一发明构思，本发明实施例提供了一种栅极驱动电路，如图10所示，包括 串联的多个本发明实施例提供的上述移位寄存器，除第一个移位寄存器和最后一个移位寄 存器之外，其余每个移位寄存器的扫描信号输出端0ut2均向与其相邻的下一个移位寄存 器的信号输入端Input输入触发信号，并向与其相邻的上一个移位寄存器的复位信号端 Reset输入复位信号；第一个移位寄存器的扫描信号输出端Out2向第二个移位寄存器的信 号输入端Input输入触发信号；最后一个移位寄存器的扫描信号输出端Out2向自身以及上 一个移位寄存器的复位信号端Reset输入复位信号。
[0131] 为了方便说明，图10中仅示出了五个移位寄存器，分别为第1级移位寄存器、第 N-1级移位寄存器、第N级移位寄存器、第N+1级移位寄存器、第Μ级移位寄存器。其中，第 Ν级移位寄存器的扫描信号输出端0ut2,不仅向第Ν-1级移位寄存器输出复位信号，同时还 向第N+1级移位寄存器输出触发信号。
[0132] 本发明实施例提供了一种移位寄存器及栅极驱动电路，在充电阶段，在第一时钟 信号端和信号输入端的控制下，信号输入单元通过第一节点，控制发光信号输出控制单元 导通第一参考信号端和发光信号输出端，并控制扫描信号输出控制单元导通第二时钟信号 端和扫描信号输出端；在扫描信号输出阶段，在第二时钟信号端的控制下，扫描信号输出端 输出扫描信号，实现扫描信号输出的功能；在发光信号输出阶段，在复位信号端和第二参 考信号端的控制下，复位控制单元通过第二节点，控制扫描信号输出控制单元导通第一参 考信号端和扫描信号输出端，并控制发光信号输出控制单元导通第二参考信号端和发光信 号输出端，使发光信号输出端输出发光信号，实现发光信号输出的功能，由此通过栅极驱动 电路中三个相邻的移位寄存器驱动一个像素电路进行工作，第一个移位寄存器的扫描信号 输出端向像素电路的第一扫描信号输入端输入扫描信号，第二个移位寄存器的扫描信号输 出端向像素电路的第二扫描信号输入端输入扫描信号，第三个移位寄存器的发光信号输出 端向像素电路的发光信号输入端输入发光信号，可以实现驱动像素电路在不同阶段正常工 作。本发明实施例提供的上述移位寄存器集成了输出扫描信号和发光信号的功能，这样可 以省去在0LED显示面板的边框处设置用于向各像素电路提供发光信号的发光驱动电路， 有利于显示面板的窄边框设计。
[0133] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1. 一种移位寄存器，其特征在于，包括：信号输入单元、复位控制单元、发光信号输出 控制单元，以及扫描信号输出控制单元；其中， 所述信号输入单元的输入端与第一参考信号端相连，第一控制端与第一时钟信号端相 连，第二控制端与信号输入端相连，第一输出端与第一节点相连，第二输出端与第二节点相 连； 所述复位控制单元的输入端与第二参考信号端相连，控制端与复位信号端相连，输出 端与所述第二节点相连； 所述发光信号输出控制单元的第一输入端与所述第一参考信号端相连，第二输入端与 所述第二参考信号端相连，第一控制端与所述第一节点相连，第二控制端与所述第二节点 相连，输出端与发光信号输出端相连； 所述扫描信号输出控制单元的第一输入端与第二时钟信号端相连，第二输入端与所述 第一参考信号端相连，第三输入端与所述第二参考信号端相连，第一控制端与所述第一节 点相连，第二控制端与所述发光信号输出控制单元的输出端相连，输出端与扫描信号输出 端相连； 在充电阶段，在所述第一时钟信号端和所述信号输入端的控制下，所述信号输入单元 通过所述第一节点，控制所述发光信号输出控制单元导通所述第一参考信号端和所述发光 信号输出端，并控制所述扫描信号输出控制单元导通所述第二时钟信号端和所述扫描信号 输出端； 在扫描信号输出阶段，在所述第二时钟信号端的控制下，所述扫描信号输出端输出扫 描信号； 在发光信号输出阶段，在所述复位信号端和所述第二参考信号端的控制下，所述复位 控制单元通过所述第二节点，控制所述扫描信号输出控制单元导通所述第一参考信号端和 所述扫描信号输出端，并控制所述发光信号输出控制单元导通所述第二参考信号端和所述 发光信号输出端，使所述发光信号输出端输出发光信号。
2. 如权利要求1所述的移位寄存器，其特征在于，所述扫描信号输出控制单元，具体包 括：第一控制模块和第二控制模块；其中， 所述第一控制模块的第一输入端与所述第一参考信号端相连、第二输入端与所述第二 参考信号端相连、第一控制端与所述第一节点相连、第二控制端与所述发光信号输出端相 连、输出端与所述扫描信号输出端相连，用于在所述发光信号输出阶段，导通所述第一参考 信号端与所述扫描信号输出端； 所述第二控制模块的输入端与所述第二时钟信号端相连、控制端与所述第一节点相 连、输出端与所述扫描信号输出端相连，用于在所述充电阶段和所述扫描信号输出阶段，导 通所述第二时钟信号端与所述扫描信号输出端，并在所述扫描信号输出阶段使所述扫描信 号输出端输出扫描信号。
3. 如权利要求2所述的移位寄存器，其特征在于，所述第一控制模块，具体包括：第一 开关晶体管、第二开关晶体管及第三开关晶体管；其中， 所述第一开关晶体管的栅极与所述发光信号输出端相连、源极与所述第二开关晶体管 的漏极相连、漏极与所述第二参考信号端相连； 所述第二开关晶体管的栅极与所述第一节点相连、源极与所述第一参考信号端相连、 漏极与所述第一开关晶体管的源极相连； 所述第三开关晶体管的栅极分别与所述第一开关晶体管的源极和所述第二开关晶体 管的漏极相连、源极与所述第一参考信号端相连、漏极与所述扫描信号输出端相连。
4. 如权利要求2所述的移位寄存器，其特征在于，所述第二控制模块，具体包括：第四 开关晶体管和第一电容；其中， 所述第四开关晶体管的栅极与所述第一节点相连、源极与所述第二时钟信号端相连、 漏极与所述扫描信号输出端相连； 所述第一电容连接于所述第一节点与所述扫描信号输出端之间。
5. 如权利要求1所述的移位寄存器，其特征在于，所述发光信号输出控制单元，具体包 括：第三控制模块和第四控制模块；其中， 所述第三控制模块的输入端与所述第一参考信号端相连、控制端与所述第一节点相 连、输出端与所述发光信号输出端相连，用于在所述充电阶段与所述扫描信号输出阶段，导 通所述第一参考信号端与所述发光信号输出端； 所述第四控制模块的输入端与所述第二参考信号端相连、控制端与所述第二节点相 连、输出端与所述发光信号输出端相连，用于在所述发光信号输出阶段，导通所述第二参考 信号端与所述发光信号输出端，使所述发光信号输出端输出发光信号。
6. 如权利要求5所述的移位寄存器，其特征在于，所述第三控制模块，具体包括：第五 开关晶体管； 所述第五开关晶体管的栅极与所述第一节点相连、源极与所述第一参考信号端相连、 漏极与所述发光信号输出端相连。
7. 如权利要求5所述的移位寄存器，其特征在于，所述第四控制模块，具体包括：第六 开关晶体管； 所述第六开关晶体管的栅极与所述第二节点相连、源极与所述发光信号输出端相连、 漏极与所述第二参考信号端相连。
8. 如权利要求1所述的移位寄存器，其特征在于，所述信号输入单元，具体包括：第七 开关晶体管和第八开关晶体管；其中， 所述第七开关晶体管的栅极与所述第一时钟信号端相连、源极与所述第一节点相连、 漏极与所述信号输入端相连； 所述第八开关晶体管的栅极与所述信号输入端相连、源极与所述第一参考信号端相 连、漏极与所述第二节点相连。
9. 如权利要求1所述的移位寄存器，其特征在于，所述复位控制单元，具体包括：第九 开关晶体管和第二电容；其中， 所述第九开关晶体管的栅极与所述复位信号端相连、源极与所述第二节点相连、漏极 与所述第二参考信号端相连； 所述第二电容连接于所述第二节点与所述第二参考信号端之间。
10. 如权利要求1-9任一项所述的移位寄存器，其特征在于，所述移位寄存器，还包括： 第一节点维持单元； 所述第一节点维持单元的输入端与所述第一参考信号端相连、控制端与所述第二节点 相连、输出端与所述第一节点相连，用于在所述发光信号输出阶段，在所述第二节点的控制 下保持所述第一节点的电位。
11. 如权利要求10所述的移位寄存器，其特征在于，所述第一节点维持单元，具体包 括：第十开关晶体管； 所述第十开关晶体管的栅极与所述第二节点相连、源极与所述第一参考信号端相连、 漏极与所述第一节点相连。
12. 如权利要求1-9任一项所述的移位寄存器，其特征在于，所述移位寄存器，还包括： 第二节点维持单元； 所述第二节点维持单元的输入端与所述第一参考信号相连、控制端与所述第一节点相 连、输出端与所述第二节点相连，用于在所述充电阶段与所述扫描信号输出阶段，在所述第 一节点的控制下保持所述第二节点的电位。
13. 如权利要求12所述的移位寄存器，其特征在于，所述第二节点维持单元，具体包 括：第十一开关晶体管； 所述第十一开关晶体管的栅极与所述第一节点相连、源极与所述第一参考信号端相 连、漏极与所述第二节点相连。
14. 一种栅极驱动电路，其特征在于，包括串联的多个如权利要求1-13任一项所述的 移位寄存器，除第一个移位寄存器和最后一个移位寄存器之外，其余每个移位寄存器的扫 描信号输出端均向与其相邻的下一个移位寄存器的信号输入端输入触发信号，并向与其相 邻的上一个移位寄存器的复位信号端输入复位信号；第一个移位寄存器的扫描信号输出端 向第二个移位寄存器的信号输入端输入触发信号；最后一个移位寄存器的扫描信号输出端 向自身以及上一个移位寄存器的复位信号端输入复位信号。
【文档编号】G11C19/28GK104157236SQ201410339273
【公开日】2014年11月19日 申请日期:2014年7月16日 优先权日:2014年7月16日
【发明者】韦东梅, 青海刚, 邓银 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司