串地址取得指令中被指定。串地址取得指令在下文详细叙述。
[0078]在获取的控制信号Sel指定选择器S所属的平面PB的情况下，选择器S输出通过控制信号Sel中的寄存器地址特定出的寄存器R中的信号。即，控制信号Sel指定寄存器RO?R3中的任一个。在寄存器RO被指定的情况下，选择器S输出信号LAST_STR_info[7:O]。同样地，在寄存器Rl?R3被指定的情况下，选择器S分别输出信号LAST_STR_info [7:O]、2ND_LAST_STR_info[7:0]、及 3RD_LAST_STR_info [7:0]。
[0079]1.2 动作
[0080]接下来，对所述构成的NAND型闪速存储器100及存储器控制器200的动作，尤其对最迟串寄存器122的动作进行说明。
[0081]1.2.1关于最迟串寄存器122的动作
[0082]首先，参照图7及图8对最迟串寄存器122的动作进行说明。作为一例，在对某区块执行抹除动作时，串单元SUO?SU3为通过抹除验证所需的循环次数OEC如图7所示。即，串单元SUO?SU3分别设为在第4、5、2、4次循环中通过抹除验证。将此时的寄存器单元RO?R3的保持数据(串单元及0EC)的变化情况示于图8。
[0083]从存储器控制器200接收到抹除指令的定序器121进行用于抹除的循环(电压施加及抹除验证)。此时，在抹除之前，定序器121重设寄存器单元RO?R3，结果，寄存器单元RO?R3成为未保持值的状态。第I次循环中，任一串单元SU均未通过抹除验证。因此，信号evfy_pass为低位准，由此信号{STR_PB[1:0], OEC[5:0]}未被保持于寄存器RO中。由此，寄存器RO?R3持续为空状态。
[0084]定序器121进而重复进行用于抹除的循环，如上所述，在第2次循环中，串单元SU2通过抹除验证。于是，定序器121将信号evfy_paSS设为“H”位准。继而，通过未图示的延迟电路，在时脉2周期后将信号evfy_pass_delay2设为“H”位准,在4周期后将信号evfy_pass_delay4设为“H”位准,在6周期后将信号evfy_pass_delay6设为“H”位准。S卩，按照AND栅极AD4、AD3、AD2、及ADl的顺序，输入表示通过抹除验证的意旨的信号，各寄存器单元RO?R3内的数据被移动。然而，在该时间点，因为寄存器单元RO?R3被重设，所以寄存器Rl?R3保持的数据不会变化(换句话说，传输空数据)。从定序器121对AND栅极ADl输入包含表示特定出串单元SU2的地址及循环次数2的比特列的信号{STR_PB[1:0],0EC[5:0]}，因此在信号eVfy_paSS_delay_6成为“H”位准的时间点，信号{STR_PB[1:0], OEC[5:O]}与时脉CLK同步地被取入至寄存器R0。S卩，寄存器单元RO保持串地址SUl及OEC = 2。
[0085]定序器121进而重复地进行用于抹除的循环，如上所述，在第4次循环中串SUO通过抹除验证。于是，定序器121将信号eVfy_paSS设为“H”位准。继而，如上所述，将信号evfy_pass_delay2> evfy_pass_delay4、及 evfy_pass_delay6 依序设为 “H” 位准。于是，寄存器单元R2及R3的保持数据依旧不变化(传输空数据)，在寄存器单元Rl中，在evfy_paSS_delay4成为“H”位准的时间点，来自寄存器单元RO的信号LAST_STR_info [7:0]与时脉CLK同步地被取入。之后，如果信号eVfy_paSS_delay6成为“H”位准，则信号{STR_PB [I:0], OEC [5:0]}被锁存于寄存器单元R0。即，寄存器单元RO保持这次循环中验证的串地址SUO及OEC = 4。这样，每次串单元SU通过验证时，寄存器单元R2的保持数据3RD_LAST_STR_info[7:0]便被传输至寄存器单元R3，在该2周期后，寄存器单元Rl的保持数据2ND_LAST_STR_info[7:0]被传输至寄存器单元R2，在该2周期后，寄存器单元RO的保持数据LAST_STR_info[7:0]被传输至寄存器单元Rl，在该2周期后，信号{STR_PB0[1:0]，OEC[5:0]}被取入至寄存器单元RO。
[0086]如上所述，如果任一串单元SU通过抹除验证，则其信息首先保持于寄存器单元RO中，之后，每次任一串单元SU通过抹除验证时，寄存器单元RO至R2的数据便被分别移动至寄存器单元Rl至R3。这样，通过在寄存器RO?R3间移动数据，如图8所示，通过抹除验证的单元SU及该串单元SU通过抹除验证所需的循环次数OEC被设定于寄存器单元RO?R3。而且，关于最先通过抹除验证的串单元SU的信息被保持于寄存器单元R3，关于最后通过的串单元SU的信息被保持于寄存器单元R0。
[0087]图9是更详细地表示所述动作时的各种信号的变化的时序图。
[0088]像图示那样，在时刻t0?tl，对某区块中的字线WL施加抹除电压，信号OEC被递增计数而成为“000001” (时刻tl)。之后，依序执行串单元SUO?SU3的抹除验证(时刻tl?t5)。此时，任一串单元SU均未通过抹除验证，因此信号eVfy_paSS保持为“L”位准，寄存器单元RO?R3保持为重设状态。
[0089]接着，在时刻t5?t6，再次对字线WL施加抹除电压，信号OEC被递增计数为“000010”(时刻t6)。之后，依序执行串单元SUO?SU3的抹除验证(时刻t6?tlO)。于是，只有串单元SU2通过抹除验证，因此定序器121将信号evfy_paSS设为“H”位准(参照时刻t8?t9)。另外，因为该信号evfy_pass与时脉CLK同步地延迟，所以将信号evfy_pass_delay2、evfy_pass_delay4、及 evfy_pass_delay6 依序设为“H”位准。继而,在将信号evfy_pass_delay6 设为“H”位准的时点，将信号 LAST_STR_info 设为{10,00010}。S卩，将表示串单元SU2在第2次抹除循环中通过的信息设定于寄存器单元R0。接着，在时刻tlO?tll，再次对字线WL施加抹除电压，信号OEC被递增计数为“000011” (时刻til)。之后，依序执彳丁串单兀SUO、SUl、及SU3的抹除验证(时刻tl I?tl4)。此外，定序器121之后不会将已通过抹除验证的串单元SU作为抹除验证对象。因此，在时刻tll?tl4的抹除验证中，将前一次抹除循环中通过抹除验证的串单元SU2从抹除验证对象去除。
[0090]在本循环中，串单元SUO、SU1、及SU3均未通过抹除验证，因此信号evfy_pass为“L”位准，寄存器单元RO?R3的保持数据也不变化(即，未进行寄存器单元间的数据传输)。
[0091]接着，在时刻tl4?tl5，再次对字线WL施加抹除电压，信号OEC被递增计数为“000100” (时刻tl5)。之后，依序执行串单元SUO、SU1、及SU3的抹除验证(时刻tl5?tl8) ο于是，串单元SUO首先通过抹除验证。由此,定序器121将信号evfy_pass设为“H”位准(参照时刻tl5?tl6)。另外，因为该信号evfy_pass与时脉CLK同步地延迟，所以将信号 evfy_pass_delay2、evfy_pass_delay4、及 evfy_pass_delay6 依序设为 “H” 位准。结果，在将信号eVfy_paSS_delay4设为“H”位准的时点，将信号2ND_LAST_STR_info设为{10, 00010} O S卩，寄存器单元RO的数据被传输至Rl。继而,在将信号evfy_pass_delay6设为“H”位准的时点，将信号LAST_STR_info设为{00,00100}。S卩，将表示串单元SUO在第4次抹除循环中通过的信息设定于寄存器单元R0。
[0092]而且，在该抹除循环内，串单元SU3也通过抹除验证。由此，定序器121将信号evfy_pass设为“H”位准(参照时刻tl7?tl8)。另夕卜，因为该信号evfy_pass延迟,所以将信号 evfy_pass_delay2、evfy_pass_delay4、及 evfy_pass_delay6 依序设为 “H” 位准。结果，在将信号eVfy_paSS_delay2设为“H”位准的时点，将信号3RD_LAST_STR_info设为{10,00010} O S卩，寄存器单元Rl的数据被传输至R2。继而,在将信号evfy_pass_delay4设为“H”位准的时点，将信号2ND_LAST_STR_info设为{00,00100}。即，寄存器单元RO的数据被传输至Rl。继而，在将信号eVfy_paSS_delay6设为“H”位准的时点，将信号LAST_STR_info设为{11,00100}。即，将表示串单元SU3在第4次抹除循环中通过的信息设定于寄存器单元RO。
[0093]接着，在时刻tl8?tl9，再次对字线WL施加抹除电压，信号OEC被递增计数为“000101” (时刻tl9)。之后，定序器121对未通过抹除验证的唯一的串单元SUO执行抹除验证(时刻tl9?t20)。于是，串单元SUO通过抹除验证。由此,定序器121将信号evfy_pass设为“H”位准(参照时刻tl9?t20)。继而，同样地,将信号evfy_pass_delay2、evfy_pass_delay4、及evfy_pass_delay6依序设为“H”位准。结果，在将信号evfy_pass设为“H”位准的时点，将信号4TH_LAST_STR_info设为{10,00010}。S卩，寄存器单元R2的数据被传输至R3。继而，在将信号eVfy_paSS_delay2设为“H”位准的时点，将信号3RD_LAST_STR_info设为{00,00100}。即，寄存器单元Rl的数据被传输至R2。另外，在将信号evfy_pass_delay4设为“H”位准的时点，将信号2ND_LAST_STR_info设为{11,00100}。S卩，寄存器单元RO的数据被传输至R1。最后，在将信号evfy_pass_delay6设为“H”位准的时点,将信号LAST_STR_info设为{01,00101}。S卩，将表示串单元SUl在第5次抹除循环中通过的信息设定于寄存器单元R0。
[0094]以上的结果为，在寄存器单元RO?R3中分别保持成为{01,00101}、{