11,00100}、{00,00100}、及{10,00010}的数据。因此，通过参照寄存器单元R3，可知最初通过抹除验证的串单元SU为SU2，循环次数为2次。另外，通过参照寄存器单元R2，可知第2次通过抹除验证的串单元SU为SUO，循环次数为4次。而且，通过参照寄存器单元Rl，可知第3次通过抹除验证的串单元SU为SU3，循环次数为4次。继而，通过参照寄存器单元RO，可知最后通过抹除验证的串单元SU为SUl,循环次数为5次。
[0095]1.2.2存储器控制器200的动作
[0096]接下来，参照图10对取得最迟串地址时的存储器控制器200的动作进行说明。图10是在NAND总线上收发的晶片使能信号/CE、地址锁存使能信号ALE、指令锁存使能信号CLE、写入使能信号/WE、读取使能信号/RE、及输入输出信号I/O的时序图。
[0097]此外，/CE是用来使NAND型闪速存储器100使能的信号，且在Low位准时确证为使能。ALE是将输入信号为地址信号通知给NAND型闪速存储器的信号。CLE是将输入信号为指令通知给NAND型闪速存储器的信号。/WE是用来使NAND型闪速存储器100取入输入信号的信号。
[0098]关于存储器控制器100的例如CPU230，如果NAND型闪速存储器100中的抹除动作结束(这可以通过对NAND型闪速存储器100发行状态读取指令而辨识)，则如图10所示，状态读取指令发行另外准备的专用的串地址取得指令“xH”，作为输入输出信号输出至NAND型闪速存储器100。指令“xH”是用来取得最迟串信息的指令。另外，CPU230确证(“H”位准)CLE，且确证(“L”位准)/WE。由此，指令“xH”被储存于NAND型闪速存储器100的未图不的指令寄存器。
[0099]继而，CPU230发行指定期望串地址取得的平面PB的地址及寄存器单元RO的地址信号“yH”，并发送至NAND型闪速存储器100。此时，确证(“H”位准)ALE并且确证/W。该地址信号“yH”例如首先储存于地址寄存器123。之后，通过定序器121的命令，作为信号Sel供给至与对应于地址信号“yH”的平面PB对应的最迟串寄存器122中的选择器S。
[0100]结果，选择器S选择与地址信号“yH”对应的串信息。作为一例，在图7中，信号LAST_STR_info [7:0]?4TH_LAST_STR_info [7:0]分别与信号 “00”、“01”、“ 10”、及 “ 11”建立对应。而且，如果输入“00”?“ 11”中的任一个作为信号Sel，则选择器S输出对应的信号 LAST_STR_info [7:0]?4TH_LAST_STR_info [7:0]的任一个。如果为图 9 的示例，则通过输入信号Sel =“00”，选择器S选择保持最迟串信息的寄存器单元RO的输出。
[0101]之后，存储器控制器200通过确证(“L”位准)/RE，可获得由选择器S选择的最迟串信息(在图7至图9的例中，SUUOEC = 5)。
[0102]1.3本实施方式的效果
[0103]在本实施方式的如图2所示的三维积层型NAND型闪速存储器半导体存储装置中，当抹除数据后，首先对抹除对象区块的所有串单元SU进行抹除验证，如果所有串单元SU通过抹除验证，则判定为该抹除对象区块的抹除验证通过。
[0104]然而，如果各区块BLK的串单元SU的抹除特性(胞特性)并非较大地不均，则能够以抹除对象区块中的I个串单元SU通过抹除验证，而判定该抹除对象区块通过抹除验证。为了实现所述内容，可准备存储器控制器200对例如ROM中保持的预先规定的I个或多个串单元SU进行抹除验证的模式。
[0105]然而，在抹除验证对象的串单元SU具有极早或极迟地通过抹除验证的特性的情况下，无法准确地获知抹除对象区块通过抹除验证的时点。
[0106]关于该方面，如果为本实施方式的构成，则NAND型闪速存储器100包括最迟串寄存器123。而且，存储器控制器200可从最迟串寄存器123获知各串单元SU以几次顺序的重复通过抹除验证。即，可获知哪一串单元SU最易抹除、且哪一串单元SU最难抹除的信息。
[0107]因此，基于该信息，可适当地选择设为抹除验证对象的串单元SU。S卩，例如可选择最难抹除的串单元SU作为抹除验证对象。更具体来说，存储器控制器200可将区块与最迟串单元建立关联而存储，可更适当地管理NAND型闪速存储器100。关于该方面，在第2实施方式中详细说明。
[0108]2.第2实施方式
[0109]接下来，对第2实施方式的半导体存储装置及存储器控制器进行说明。本实施方式是在所述第I实施方式中重复抹除动作并且考虑到串单元坏串化的实施方式。以下，仅对与第I实施方式不同的方面进行说明。
[0110]2.1关于存储单元晶体管的劣化
[0111]图11是表示区块的抹除次数与坏串数的关系的曲线图。所谓坏串，是指因存储单元晶体管MT劣化而成为不良的NAND串数超过某固定数，结果理应无法使用的串单元SU。像图示那样，随着抹除次数增加，坏串的产生次数增大。
[0112]例如，抹除次数为O?NI次时几乎不会产生坏串，但抹除次数为NI?N4次左右时逐渐产生坏串，N4次以后，坏串急遽增加。
[0113]在本实施方式中，基于此种倾向，考虑区块的抹除次数，进行最迟串的更新等。
[0114]2.2关于存储器系统I的动作
[0115]使用图12对本实施方式的存储器系统I的动作进行说明。图12是表示存储器系统I的动作的流程图，针对主机机器、存储器控制器200、及NAND型闪速存储器100的每一个而分别记载。此外，存储器控制器200例如也可以在电源接通时，从NAND型闪速存储器100的ROM熔丝(fuze)等取得坏串信息。
[0116]如图12所示，主机对存储器控制器200发出抹除某区块BLK的命令(步骤S10)。于是，存储器控制器200判断是否保持着关于抹除对象区块的最迟串信息(步骤Sll)。
[0117]存储器控制器200例如在RAM220中保持表。该表针对每个区块保持最迟串信息、抹除次数Era_COunter、最迟串取得模式下的抹除后的抹除次数(称为取样次数)SampIing_counter?因此，CPU230可通过访问该表,而判断有无关于抹除对象区块的最迟串信息。
[0118]如果不具有、即未取得最迟串信息(步骤S11，否)，则存储器控制器200将最迟串取得指示指令与抹除指令一并发行至NAND型闪速存储器100。在最迟串取得指示指令中，如果在抹除对象区块中有坏串，则从监视循环次数的对象去除坏串。即，最迟串取得指示指令是将去除坏串后的串作为对象而进行指示。
[0119]如果接收指令，则NAND型闪速存储器100执行抹除并且取得抹除对象区块的最迟串信息(步骤S12)。即，一面对抹除对象区块的由最迟串取得指示指令指定的所有串单元进行抹除验证，一面重复用于数据抹除的循环，另外，取得最迟串信息。另外，存储器控制器200是将关于表中的抹除对象区块的抹除计数器Era_COunter递增1，将取样计数器Sampling_COunter重设为O。而且，如果在NAND型闪速存储器100中结束抹除，则存储器控制器200发行状态读取指令而读出状态数据，并且发行图10中说明的专用取得指令“xH”，由此读出最迟串信息。
[0120]在步骤Sll中，如果已取得抹除对象区块的最迟串(步骤S11，是)，则存储器控制器200判断最迟串是否未坏串化(步骤S13)。即，关于以前登录为最迟的串，之后的使用结果为，在坏串化的情况下，必须推断出新的最迟串。因此，在最迟串坏串化的情况下(步骤S13，否)，存储器控制器200将最迟串取得指示指令与抹除指令一并发行至NAND型闪速存储器。该最迟串取得指示指令是指定非坏串的串。
[0121]接收到最迟串取得指示指令及抹除指令的NAND型闪速存储器100进行数据抹除，并且取得最新的最迟串信息(步骤S14)。如果抹除结束，则存储器控制器200使用状态读取指令从NAND型闪速存储器100读出包含最迟串信息的状态数据。另外，存储器控制器200将表中的关于抹除对象区块的抹除计数器Era_counter递增I,将取样计数器Sampling_counter重设为O。
[0122]在以前作为最迟串登录的串未坏串化的情况下(步骤S13，是)，存储器控制器200判断在抹除对象区块中是否有其他坏串化的串(步骤S15)。
[0123]如果有其他新的坏串(步骤S15，是)，则存储器控制器200判断当前是否为必须尽快进行的处理较多的状况(例如垃圾回收中)(步骤S16)。在并非待机中的处理较多的状况的情况下(步骤S16，否)，存储器控制器200将最迟串取得指示指令与抹除指令一并发行至NAND型闪速存储器100。该最迟串取得指示指令是以除包含步骤S15中重新获知的坏串的坏串以外的串作为对象而进行指不。
[0124]接收到该最迟串取得指示指令及抹除指令的NAND型闪速存储器100进行数据抹除，并且取得最新的最迟串信息(步骤S17)。该最迟串信息也是通过图10中说明的专用的取得指令“xH”而被发送至存储器控制器200。另外，存储器控制器200将表中的关于抹除对象区块的抹除计数器Era_counter递增I,将取样计数器Sampling_counter重设为O。
[0125]在处理较多的状况的情况下(步骤S16，是)，处理进行至步骤S18。另外，在步骤S15中，在不存在其他新的坏串的情况下(步骤S15，否)，也进行至步骤S18。
[0126]在步骤S18?S19中，存储器控制器200 —面仅对最迟串进行抹除验证，一面进行抹除且基于某抹除次数进行最迟串的复查。即，存储器控制器200在抹除次数处于某范围的期间，以某次数为单位推断出最新的最迟串，如果抹除次数增加，则以更短的间隔推断出最新的最迟串。更具体来说，如下。
[0127]在步骤S18中，存储器控制器200判断是否必须更新最迟串信息。更新频度依存于抹除次数。例如，设为NI < N2 < N3 < N4,nl > n2 > n3 > n4，存储器控制器200在抹除次数小于等于NI的期间，在nl的自然数倍的次数的抹除时推断出最新的最迟串。而且，存储器控制器200在抹除次数小于等于阈值N2时，在n2的自然数倍的次数的抹除时推断出最新的最迟串，于