半导体存储装置的制造方法
【专利说明】半导体存储装置
[0001]相关申请的交叉引用
[0002]将2014年11月19日提交的日本专利申请N0.2014-234648的公开内容(包括说明书，附图和摘要)整体并入本文作为参考。
技术领域
[0003]本发明涉及一种半导体存储装置，且特别涉及一种使用可变电阻元件的半导体存储装置。
【背景技术】
[0004]在类似闪存或ReRAM(电阻式RAM)的非易失性存储器的写入中，对于数据写入之后的数据是否已经适当写入进行确认，且在数据没有适当写入时执行用于执行各个额外写入操作的检验操作。对于额外写入操作来说，通常，在希望写入O时执行写入O的操作，且在希望写入I时执行写入I的操作。
[0005]例如，已经在专利文献I和专利文献2的每一个中描述了一种方法，其中在使用可变电阻元件的双极型ReRAM中，比通常电压低的低压的O取向脉冲首先在I未能被写入时施加，且随后施加I取向脉冲(例如图11中的第二至第三步骤)以由此执行重写。
[0006][现有技术文献]
[0007][专利文献]
[0008][专利文献I]日本专利N0.4838399
[0009][专利文献2]日本专利N0.5307213
【发明内容】
[0010]在双极型ReRAM(其中施加至可变电阻元件的电压极性在可变电阻元件切换至高电阻以及切换至低电阻时反转)中，当相同极性的电压顺序地持续施加至可变电阻元件时，可变电阻元件的疲劳度增大，因此可靠性退化。在上述各个专利文献I和专利文献2中所述的方法中，考虑相反脉冲的施加会带来降低疲劳度的效果，但是这种效果不明显，因为将被施加的脉冲的电压低。因此需要提高可变电阻元件的长期可靠性。
[0011]将从本说明书和附图的描述中使其他问题和新颖特征显而易见。
[0012]根据本发明一个方面的半导体存储装置包括使用可变电阻元件的至少一个存储单元，以及控制存储单元的写入和读取的控制电路。通过控制电路进行的操作包括第一写入操作，第二写入操作以及重写操作。第一写入操作是用于将第一极性的第一电压施加至存储单元的写入操作。第二写入操作是用于将与第一极性相反的第二极性的第二电压施加至存储单元的写入操作。重写操作是用于当第一写入操作失败时进一步执行用于将第二极性的第二电压施加至存储单元的第二 A写入操作以及用于将第一极性的第一电压施加至存储单元的第一 A写入操作的写入操作。
[0013]更优选地，在半导体存储装置中，属于重写操作的第二A写入操作施加具有与第二写入操作相同幅值的脉冲。
[0014]根据本发明的一个方面，能提高可变电阻元件的长期可靠性。
【附图说明】
[0015]图1是示出根据本发明的实施例1的半导体存储装置中使用的可变电阻元件的结构的一个示例的示意图；
[0016]图2是示出包括根据本发明实施例1的半导体存储装置中的图1中所示的可变电阻元件的存储单元的构造的一个示例的示意图；
[0017]图3是示出其中图2中所示的各个存储单元设置在根据本发明实施例1的半导体存储装置中的存储单元阵列的构造的一个示例的示意图；
[0018]图4是示出包括根据本发明实施例1的半导体存储装置中的检验操作的写入操作流程的一个示例的流程图；
[0019]图5是示出当在做出是否预先在根据本发明实施例1的半导体存储装置中执行写入的决定之后，执行包括检验操作的写入操作时的流程的一个示例的流程图；
[0020]图6A和6B是分别示出包括相对于根据本发明的实施例1的半导体存储装置的常规检验操作的写入操作的波形的一个示例的示意图；
[0021]图7A和7B是分别示出包括根据本发明实施例1的半导体存储装置中的检验操作的写入操作的波形的一个示例的示意图；
[0022]图8是示出根据本发明实施例1的半导体存储装置中的存储单元阵列的构造的变形的示意图；
[0023]图9是示出根据本发明实施例2的半导体存储装置中的逐位顺序写入操作的波形的一个示例的示意图；
[0024]图10是示出根据本发明实施例2的半导体存储装置中的多位的组中的写入操作的波形的一个示例的示意图；
[0025]图1lA和IlB分别是用于说明根据本发明实施例2的半导体存储装置中的顺序和有效写入操作(无检验)的一个示例的示意图；
[0026]图12是用于说明根据本发明实施例2的半导体存储装置中的有效写入操作(包括检验)的一个示例的示意图；
[0027]图13是示出根据本发明实施例2的半导体存储装置中的多位的组中的包括检验的写入操作(对应于图4)的一个示例的流程图；
[0028]图14是示出根据本发明实施例2的半导体存储装置中的多位的组中的包括检验的写入操作(对应于图5)的一个示例的流程图；
[0029]图15是用于说明根据本发明实施例2的半导体存储装置中的有效写入操作的变形(其中并行执行用于检验的复位写入和重写)的示意图；
[0030]图16是用于说明根据本发明实施例2的半导体存储装置中的有效写入操作的变形(其中并行执行检验和正常写入)的示意图；
[0031]图17是示出根据本发明实施例3的半导体存储装置中的多位的组中的写入操作的波形的一个示例的示意图；以及
[0032]图18是示出根据本发明实施例4的半导体存储装置的构造的一个示例的示意图。
【具体实施方式】
[0033]为方便起见，在以下实施例中，无论所需情形如何，都通过分成多个部分或实施例描述本发明。但是，除非另外特别说明，否则它们不是彼此无关的。其中一个的某些或全部的变形，细节，补充说明等与另一个的相关。
[0034]而且，当在下述实施例中涉及元件等的数目(包括工件数，数值，量，范围等)时，除非另外特别说明且原理上明确限于特定数目，否则其数目不限于特定数目且可以是大于或小于或等于特定数目。
[0035]还毋容质疑的是，在以下实施例中，其中使用的部件(也包括元件或要素步骤等)通常不是必要的，除非另外特别说明且考虑原理上明确必要等之外。
[0036]类似地，当下述实施例中涉及部件等的形状，位置关系等时，它们将包括基本上相同或类似于它们的形状等的情况，除非另外特别说明且考虑在原理上等明确不是上述情况之外。这也类似地适用于上述数值和范围。
[0037][实施例概要]
[0038]首先将说明实施例的概要。在本实施例的概要中，本实施例将借助括号内的实施例的对应部件的参考数字等进行说明。
[0039]根据一个实施例的半导体存储装置具有使用可变电阻元件(VR)的至少一个存储单元(10、以及控制存储单元的写入和读取的控制电路(胃^:11，8^:11，？^:11)。控制电路实现的操作包括第一写入操作(双极型On(或Off)写入操作)、第二写入操作(双极型Off (或On)写入操作)、以及重写操作。第一写入操作是用于将第一极性的第一电压施加至存储单元的写入操作。第二写入操作是用于将极性与第一极性相反的第二极性的第二电压施加至存储单元的写入操作。重写操作是在第一写入操作失败时，用于进一步执行用于将第二极性的第二电压施加至存储单元的第二A写入操作(复位Off (或On)写入操作)以及用于将第一极性的第一电压施加至存储单元的第一 A写入操作(原始On(或Off)写入操作)的写入操作。
[0040]更优选地，在半导体存储装置中，进行属于重写操作的第二A写入操作以施加与第二写入操作相同幅值的脉冲。
[0041]将根据附图在下文详细说明基于上述实施例的概要的各个实施例。顺便提及，相同参考数字或相关参考数字在用于说明实施例的所有附图中原则上分别指代相同构件，且将省略其重复说明。
[0042][实施例1]
[0043]将使用图1至8说明根据本实施例1的半导体存储装置。
[0044]根据本实施例1的半导体存储装置是双极型ReRAM且为其中施加至可变电阻元件之一的电压的极性在可变电阻元件切换至高电阻以及切换至低电阻时反转的存储单元。在双极型ReRAM中，当持续在一个方向上写入时，会发生可变电阻层中氧分布的偏移，且可变电阻元件的特性会波动。因此，在各个可变电阻元件中，On(电阻降低)写入的次数以及Off(电阻增大)写入的次数需要进入通常基本上彼此相等的状态。
[0045]而且，在ReRAM的评估中已经清楚的是即使可变电阻元件的阻值在完全相同的条件下写入，每次后写入的阻值会出现很大波动，且阻值的波动程度处于可变电阻元件之间的波动之外。这种性质不同于现有技术的非易失性存储元件，并需要适应波动的新颖的写入方法。
[0046]因此，在本实施例中，在检验期间，首先在已经确认写入失败的位上在反向上执行数据的写入，且随后执行原始数据的写入。因此，在各个可变电阻元件中，通过将0n(电阻降低)写入的次数以