专利名称：复数个半导体封装结构的测试方法
技术领域：
本发明社冀半导体的测试，尤其是一种复数个半导体封装结构的测试方法，在胶带上大量测试半导体封装结构而增进测试效率、减少测试所需的测试时间。
在美国专利案第6,121,063号“球格阵列积体电路的测试方法”中，揭示一种BGA(Ball Grid Array)封装结构10的测试方法，如
图1所示，该BGA封装结构10以习知的黏固晶片(chip mounting)、打线(wire-bonding)、封胶(molding)…等技术进行封装，其包含有一晶片11、一基板12、一连接垫13，而该BGA封装结构10封装完成后的测试方法如下一、该BGA封装结构10在封装完成后，并不进行形成焊球16的步骤，而直接切割成独立的BGA封装结构10，故此时该BGA封装结构10不具有焊球16(即基板12上无形成焊球16)，二、将该BGA封装结构10放至高温加速老化(预烧)测试插座(burn-In test socket)内，且该高温加速老化(预烧)测试插座的测试接点直接接触基板12上的连接垫13，而完成高温加速老化(预烧)测试(burn-In test)，三、以过氧化氢(hydrogen peroxide)溶剂清洁BGA封装结构10的基板12，然后于基板12的连接垫13上形成焊球16，四、将已形成焊球16的BGA封装结构10再放置最后测试插座17(final test socket)内(如图1所示)，且该最后测试插座17的测试接点18直接接触基板12上的焊球16，而完成最后测试，五、将BGA封装结构10以习知的表面接合技术(surface mounttechnique，SMT)连接至印刷电路板(printed circuit board，PCB)。
因在进行高温加速老化(预烧)测试时会产生大量的热度，此时若在进行高温加速老化(预烧)测试时，以测试接点直接接调基板12上的焊球16，会造成焊球16损毁及焊球16熔化而部份粘贴在测试接点上，使高温加速老化(预烧)测试插座使用寿命缩短，为避免上述情形发生，所以在高温加速老化(预烧)测试完成后再进行形成焊球16的步骤，如此一来，焊球16连接的可靠度、测试良率及测试插座使用寿命…等问题均可改善，但习知的形成焊球16的方法有电镀、焊接及以模具形成等，在进行高温加速老化(预烧)测试后，该BGA封装结构10已切割成独立的封装单元，若要以上述方式形成焊球16，在电镀的夹具、模具的设计、焊接的技术…等方面，均会产生一些问题，而耗费更多制程时间及成本，此外，以此测试方法，需个别搬运BGA封装结构10至测试插座造行测试，测试效率较低，也耗费较多的测试时间，仍欠缺可运用大量生产与测试的实用性。
本发明的次一目的是提供一种复数个半导体封装结构的测试方法，复数个半导体封装结构粘贴在胶带上，并以一探测卡测试复数个半导体封装结构，不需个别搬运至测试插座进行测试，以提高测试效率及降低测试成本。
依本发明的测试过程，在半导体封装结构未切割前，先以一胶带黏贴于该半导体封装结构的上表面，然后进行切割基板，使复数个相互连结的半导体封装结构成为单一的封装单元，此时已单离(singularizing)的复数个半导体封装结构仍黏固于该胶带上，然后以具有复数个探测接点的探测卡直接接触复数个半导体封装结构的焊球进行测试，最后依测试结果进行分类，相较于使用测试插座(test socket)的测试过程，本发明的测试过程可一次大量测试复数个半导体封装结构，故可减少测试所需的时间。
请参阅所附图式，本发明将列举以下的实施例说明本发明的复数个半导体封装结构的测试方法，如图2所示，该复数个半导体封装结构的测试方法100依序为半导体封装110、黏贴胶带120、切割基板130、以探测卡测试半导体140及分类150，而在本发明的第一具体实施例中，图3a至图3d为一复数个半导体封装结构的测试方法100(即半导体封装110、黏贴胶带120、切割基板130及以探测卡测试半导体140)的截面图。
首先如图2及图3a所示，首先进行半导体封装110，复数个半导体封装结构200如习知的黏固晶片、打线、封胶…等步骤进行在一基板230上封装成复数个半导体封装结构200，每一半导体封装结构200主要包含一晶片210、一封胶体220、一基板230及复数个金属导线250，其中复数个晶片210黏固于一基板230上，并以金属导线250电性连接晶片210至基板230的连接垫231，然后利用压模(molding)或其他方法形成一封胶体220，以密封晶片210及金属导线250，该基板230在本实施例中为一单层或多层印刷电路板，其包含有电镀线路，以电性连接该连接垫231，基板230上另形成有复数个焊球垫232，该焊球垫232电性导通至连接垫231。
再如图2及图3b所示，进行黏贴胶带120，以一胶带260黏贴于复数个相互连结的半导体封装结构200的上表面201(即不具焊球垫2 32的表面)，在与连接垫231相导通的焊球垫232上形成焊球240，使一基板230上形成复数个球格阵列半导体封装结构200(Ball Grid Array，BGA)，其亦可为塑胶构装BGA(plastic BGA，PBGA)、散热增益型BGA(thermal enhanced BGA，EBGA)、陶瓷构装BGA(ceramic BGA，CBGA)、卷带BGA(tape BGA，TBGA)或覆晶接合BGA(flip-chip BGA，FCBGA)…等封装结构，此一形成焊球的步骤亦可在黏贴胶带120之前进行，之后，如图2及3C所示，进行切割基板130，其以切割刀具270切割基板230，而在每一半导体封装结构200之间形成一切割间隙280，使复数个相互连结的半导体封装结构200成为单一的封装单元，在切割基板230时，切割基板230电性连接的电镀线路而不切断胶带260，使已单离(singularizing)的复数个半导体封装结构200仍黏固于一胶带260上，且每一半导体封装结构200之间不再具有电性连接。
接着，如图2及3d所示，进行以探测卡测试半导体140，在测试过程中，以探测卡290进行测试，该探测卡290具有复数个对应于半导体封装结构200的焊球240的探测接点291，将探测接点291直接接触复数个半导体封装结构200的焊球240，并完成测试，最后进行分类150，其依所得的测试结果进行分类。
是以在复数个半导体封装结构的测试方法中，在切割基板230前，以一胶带260黏贴于复数个相互连结的半导体封装结构200的上表面201，之后方进行切割基板230，然已单离的复数个半导体封装结构200仍黏因于一胶带260上，再以探测卡290的探测接点291直接接触复数个半导体封装结构200的焊球240，以进行测试，而本实施例的半导体封装结构200(即BGA封装结构)亦可为晶片尺寸封装(chip size Package，CSP)，即半导体封装结构200的封装面积不大于晶片尺寸的1.3倍，故其测试插座的尺寸也随之更小，不仅制造成本昂贵，且需个别搬运半导体封装结构200至测试插座进行测试，而本发明的测试过程可减少在测试前个别搬运半导体封装结构200，并以探测卡290一次大量测试复数个半导体封装结构200，不仅可大量测试亦可省去制造高成本的测试插座及测试前搬运的时间，故本发明的测试过程亦特别适用于晶片尺寸封装(CSP)，其可增进测试效率，减少测试所需的时间，达到降低测试成本。
本发明的第二具体实施例，如图4所示，在一基板330上封装成复数个半导体封装结构300，而每一半导体封装结构300主要包含一晶片310、一封胶体320、一基板330、复数个焊球340及复数个金属导线350，其中晶片310黏固于基板330，并以金属导线350电性连接晶片310至基板330，然后以封胶体320密封晶片310及金属导线350，并在基板330上形成焊球340，使该半导体封装结构300成为BGA半导体封装结构，然后以一胶带360黏贴于复数个相互连结的半导体封装结构300的上表面301(即不具焊球340的表面)，再以切割刀具(图未绘出)切割基板330，而在每一半导体封装结构300之间形成一切割间隙380，使该半导体封装结构300成为单一的封装单元，在切割基板330时，切割基板330的电镀线路(图未绘出)而不切断胶带360，使已单离的复数个半导体封装结构300仍黏因于一胶带360上，接着以探测卡390进行测试，该探测卡390具有复数个对应于半导体封装结构300的焊球340的探测接点391，将探测接点391直接接触复数个半导体封装结构300焊球340，并完成测试，最后依测试结果进行分类，相较于需个别搬运单一的半导体封装结构300至测试插座的测试过程，本发明的测试过程可减少在测试前个别搬运半导体封装结构300并以探测卡390一次大量测试复数个半导体封装结构300，故可增进测试效率，减少测试所需的时间，达到降低测试成本。
本发明的第三具体实施例，如图5所示，在本实施例中的基板为一导线架，在该导线架上封装成复数个半导体封装结构400，而每一半导体封装结构400主要包含一晶片410、一封胶体420、复数个引指430、一晶垫440及复数个金属导线450，其封装步骤为将复数个晶片410黏固于一导线架的晶垫440上，并以金属导线450电性连接晶片410至导线架的引指430，然后以封胶体420密封晶片410及金属导线450，在翻转后引指430的下表面431裸露于封胶体420外，使该半导体封装结构400成为四方扁平无外接脚式半导体封装结构(Quad Flat Non-Jeaded，QFN)，其亦可为小型化构装无外接脚式半导体封装结构(Small Outline Non-leaded，SON)等，然后以一胶带360黏贴于复数个相连在一导线架的半导体封装结构400的上表面401，再以切割刀具(图未绘出)切割半导体封装结构400，而在每一半导体封装结构400之间形成一切割间隙480，使半导体封装结构400成为单一的封装单元，在切割半导体封装结构400时，唯需注意不可切断胶带460，使已单离的复数个半导体封装结构400仍黏固于一胶带460上，接着以一探测卡490进行测试，该探测卡490具有复数个探测接点491，其对应于半导体封装结构400的引指430下表面431，将探测接点491直接接触复数个半导体封装结构400的引指430下表面431，并完成测试，最后依测试结果进行分类，由于本发明的测试过程可减少在测试前个别搬运半导体封装结构400并以探测卡490一次大量测试复数个半导体封装结构400，故可增进测试效率，减少测试所需的时间，达到降低测试成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明之精神和范围内，当可做些许更动与润饰，因此本发明之保护范围当视权利要求书范围所界定者为准。
权利要求
1.一种复数个半导体封装结构的测试方法，其特征是其包含步骤有进行半导体的封装，在一基板上以封胶体密封复数个半导体晶片，而构成复数个于一基板上的复数个半导体封装结构；黏贴胶带，以一胶带黏贴于复数个未切割前半导体封装结构的上表面；切割基板，使基板分割成为黏贴于胶带的复数个半导体封装结构，且每一半导体封装结构之间不具有电性连接；测试半导体，以探测卡接触该复数个半导体封装结构，以进行测试；及分类，依测试结果进行分类。
2.如权利要求1所述的复数个半导体封装结构的测试方法，其特征是其另包含的步骤有形成复数个焊球于该基板的一表面。
3.如权利要求2所述的复数个半导体封装结构的测试方法，其特征是该半导体封装结构为塑胶构装BGA(PBGA)、散热增益型BGA(EBGA)、陶瓷构装BGA(CBGA)、卷带BGA(TBGA)或覆晶接合BGA(FCBGA)。
4.如权利要求1所述的复数个半导体封装结构的测试方法，其特征是其中的“切割基板”的步骤中，以切割刀具进行切割，且在每一半导体封装结构间形成一切割间隙。
5.如权利要求1所述的复数个半导体封装结构的测试方法，其特征是该基板为单层或多层的印刷电路板。
6.如权利要求1所述的复数个半导体封装结构的测试方法，其特征是该基板为导线架。
7.如权利要求6所述的复数个半导体封装结构的测试方法，其特征是该半导体封装结构为四方扁平无外接脚式(QFN)或小型化构装无外接脚式(SON)。
8.如权利要求1所述的复数个半导体封装结构的测试方法，其特征是该半导体封装结构为晶片尺寸构装(CSP)。
全文摘要
一种复数个半导体封装结构的测试方法，依序为在一基板上封装复数个半导体、黏贴胶带、切割基板、测试半导体及分类，其在复数个半导体封装结构未切割前，先以一胶带黏贴于其上表面后，再进行切割基板，然后以一具有复数个探测接点的探测卡接触焊球进行测试，最后依测试结果进行分类，此过程可减少在测试前个别搬运半导体封装结构并可一次大量测试复数个半导体封装结构，故可减少测试所需的时间，提高测试效率及降低成本。
文档编号H01L21/66GK1477690SQ0213049
公开日2004年2月25日 申请日期2002年8月21日 优先权日2002年8月21日
发明者林俊宏, 钟卓良, 黄国樑, 李耀荣 申请人:南茂科技股份有限公司, 百慕达南茂科技股份有限公司