专利名称：全自动对准工艺制备晶体管的方法
技术领域：
本发明是关于制备半导体晶体管器件的方法，特别是利用全自动对准的平面化工艺来暴露拟设发射极，再在暴露的部分形成发射极，从而制备基极同发射极全部自动对准的晶体管。本发明所阐述的方法同样适用于制备源漏区同栅极自动对准的场效应管。
现代大规模集成电路的器件主要分为两大类一类是场效应管如金属-氧化层-半导体场效应管(MOSFET)，另一类是双极晶体管(bipolar transistor)如常用的异质结双极管(Heterojunction Bipolar Transistor或HBT)。场效应管是通过栅极(gate)来控制电流从源区(source)到漏区(drain)的传输；而HBT是通过基极(base)来控制电流从发射极(emitter)至集电极(collector)的传输。
在经典的场效应管的制备中，用做栅极的多晶硅(poly-silicon)是通过栅极的氧化层作为刻蚀阻挡层(etch-stop layer)形成的。但随着技术的升级，栅极氧化层的厚度越来越薄，直至达到十几埃的厚度。超薄的氧化层作为刻蚀的阻挡层对工艺技术和控制提出了很高的要求。所以，有必要开发不通过超薄氧化层做阻挡层的新工艺来实现多晶硅栅极。
在HBT的制备过程中，因为发射极和基极之间没有如同场效应管中的氧化层，如果在没有阻挡层的情况下通过刻蚀形成发射极，工艺控制包括均匀性和重复性都存在问题。所以，有必要引入阻挡层来形成发射极。另一方面，发射极形成后，在其以外的基极区，最理想的是通过自对准(self-aligned)工艺形成高掺杂浓度的低电阻区。通常，直接在发射极下面的基极部分被称为本征基极(即intrinsic base)，而其外的部分被称为外基极(或非本征基极，即extrinsicbase)。通过自对准工艺形成外基极可以避免一道光刻工序，缩小本征基极和外基极之间的距离，而且可以避免由光刻带来的器件不对称性。
利用阻挡层实现发射极的最直接的方式是在阻挡层上淀积一层介质层，在介质层上刻蚀出发射极的窗口后，淀积发射极的多晶硅。再通过一道光刻和刻蚀形成T字型的发射极。但这样形成的发射极其外基极和本征基极之间不是自对准的。
如何实现HBT制备中的发射极-外基极的自对准工艺，是这个领域技术发展的重要组成部分，如以下文献的报道“0.18微米90 GHz锗硅BICMOS，ASIC兼容，铜连接技术为RF与微波的应用”G. Freeman，et al.，F. Huang(黄风义)，etal.，IEEE IEDM(国际电子器件年会)12月，1999，569。在多种自对准形成低电阻的外基极方法中，一种是利用拟设(dummy)发射极做自对准阻挡，通过高浓度的离子注入及随后的热褪火，实现杂质横向及纵向的扩散。虽然这种方法在离子注入时带来的晶体缺欠将导致本征基极的掺杂离子的增强扩散(即所谓的Transient enhanced diffusion，或TED)，降低器件的性能，这种方法的长处是可以避免复杂的高平台外基极(raised extrinsic base)工艺。
高平台外基极的结构类似于场效应管中高平台的源漏区(raised sourceand drain)工艺，其基本思想是在传统的外基极之上，形成另外一层有高掺杂离子浓度的导电层。这层高平台的导电层可以通过离子注入或者通过生长过程中的掺杂来形成，然后利用热处理来实现杂质向底层的外基极的扩散。因为高平台的外基极同本征基极在不同的层面上，可以降低或避免晶体缺欠引起的增强扩散。
形成高平台外基极的方式大致可以分为选择性外延和非选择性外延两大类。选择外延形成高平台外基极的一种的方法见于美国专利“Method of manufacturinga bipolar transistor having thin base region”(制备具有薄基极的双极晶体管的方法)5,296,391，Sato，等，1994。但其结构复杂，需要由多层薄膜形成空腔(over-hang structure)，再在空腔内通过选择性外延生长薄膜来填充。选择性生长的工艺条件苛刻，降低均匀性和重复性，而且各个技术代的升级都需要结构参数的调整。
非选择性外延形成高平台的外基极的一种方法是通过在外基极以外的部分刻蚀出台面结构，填充外基极的多晶硅后，以台面做化学研磨(chemo-mechanialpolish)的平面化(planarization)工艺的研磨阻挡层，从而把在台面上、即外基极以外的部分淀积的多晶硅全部研磨掉，只在台面以下的外基极剩有多晶硅，比如参考Sun，IBM Technical Disclosure Bulletin，1992。但这种工艺在平面化以前需要平的台阶表面做研磨阻挡，这在有凸凹结构的衬底上需要特殊的结构设计才能实现。而且研磨后外基极的表面介质隔离层也需要如高温氧化等复杂的工艺来完成。
虽然利用拟设发射极的自对准以及离子注入可以很方便地形成外基极，但在以前的工艺中基极-发射极的隔离层的形成需要复杂的工艺才能实现。而且，这种工艺和高平台外基极工艺又不配套。从以上对传统技术的分析可以看出，与CMOS超大规模集成电路工艺的高度标准化和规范化不同，HBT及BiCMOS技术尚缺少一种简便的途径来实现自动对准的外基极，并且可以和高平台的外基极工艺配套，能直接升级到高平台的外基极技术而不需要很大的工艺结构变化。
本发明提供了一种利用全自动对准的工艺制备双极晶体管(HBT)的方法。本发明的一个重要思想是在衬底上淀积并刻蚀出拟设(dummy)发射极，通过离子注入(或者淀积多晶硅)形成低电阻区；然后淀积(deposit)介质层，并通过平面化工艺来暴露拟设发射极的部分，再在暴露的部分形成发射极。这样制备的晶体管其基极同发射极是全部自动对准的。
本发明提出的工艺结构既可以利用离子注入形成低电阻的外基极区，也可以直接应用到高平台的外基极结构。这种模块式(modular)的工艺结构为工艺集成和技术升级提供了便利。
本发明的工艺也同样适用于CMOS技术。对于栅极氧化层太薄不适合做栅极多晶硅的刻蚀阻挡层，以及实现高平台的源区和漏区结构，本发明的工艺都可以应用。
以下结合附图来说明相关技术的历史和现状，还有本发明的主要技术思想和实施例。附图中图1A为说明传统的用光刻形成T形发射极，及非自对准工艺形成的外基极；图1B为说明以前的通过形成台面结构作为化学研磨的阻挡层制备高平台外基极的方法；图2为本发明工艺的示意图。在外延技术生长HBT的基极层之后，在表面形成介质层作为拟设发射极的刻蚀阻挡层。淀积拟设发射极层，通过光刻和刻蚀形成拟设发射极后，再利用拟设发射极做屏蔽，离子注入形成外基极；图3为本发明在图2的基础上形成高平台外基极的示意图。在腐蚀掉裸露的刻蚀阻挡层之后，淀积多晶硅作为外基极，离子注入高平台外基极(从而避免图2中离子直接注入外基极)。铺上平面化的聚合物，并刻蚀至拟设发射极上的外基极多晶硅层裸露。然后以聚合物为屏蔽刻蚀裸露的多晶硅。
图4为本发明的工艺在图3基础上的继续。淀积介质层作为发射极和基极的隔离层后，利用化学研磨的平面化工艺暴露拟设发射极；图5为本发明的工艺在图3的基础上的继续，这种方法可以用来代替图4的工艺。淀积介质层作为发射极和基极的隔离层后，铺上平面化的聚合物如光刻胶。然后刻蚀聚合物至介质层暴露，再刻蚀介质层至拟设发射极暴露；图6为本发明的工艺在图5(或图4)基础上的继续。以隔离介质层为屏蔽，刻蚀掉拟设发射极。形成自对准的介质侧壁间隔层。淀积发射极的多晶硅后，通过化学研磨或通过平面化的聚合物工艺刻蚀掉发射极以外的区域形成发射极；
图7为本发明的工艺在图6基础上的继续。通过光刻和刻蚀去掉没有被屏蔽的介质隔离层。或者不通过光刻，清洗掉介质层后形成自对准的侧壁间隔层。在这样的结构基础上可以进行常规的金属硅化工艺形成电极，并完成HBT的制备。
附图符号说明10-生长有HBT集电极(collector)的硅衬底12-基极(base)和发射极(emitter)之间的隔离层13-光刻暴露发射极区14-光刻形成的T形发射极16-淀积外基极(extrinsic base)之前形成的平面化台面18-通过平面化工艺形成的高平台外基极19-通过氧化或其他工艺形成的介质隔离层20-基极和集电极之间以及器件之间的介质隔离区30-HBT的基极层40-介质层作为刻蚀阻挡层42-拟设(dummy)发射极44-离子注入形成低电阻的外基极区46-高平台外基极层48-聚合物平面化层49-高平台外基极裸露部分刻蚀后形成的自对准外基极50-介质层作为发射极和基极的隔离层52-化学研磨至拟设发射极暴露54-聚合物平面化层56-刻蚀聚合物和隔离介质层至拟设发射极暴露60-自对准的侧壁间隔层(spacer)70-发射极的多晶硅75-聚合物平面化层刻蚀后留下的保护层80-化学研磨或刻蚀留下的发射极多晶硅90-自对准形成的侧壁间隔层本发明提供了一种利用全自动对准的工艺制备双极晶体管(HBT)的方法。本发明的主要思想是通过平面化工艺暴露拟设发射极，并且通过离子注入或者通过高平台的外基极形成自对准的低电阻外基极区。
以下结合具体的工艺和
本发明的创新性和可行性。
图1A为说明传统的用光刻形成T形发射极的方法。在生长有HBT集电极的硅衬底10及基极层30上淀积介质隔离层12，通过光刻暴露发射极部分13，并淀积发射极的多晶硅。然后通过光刻形成T形的发射极14。以T形发射极为屏蔽，可以离子注入形成低电阻的外基极区。这样形成的外基极和本征基极之间是非对准的。
图1B为说明以前的通过形成台面结构作为化学研磨的阻挡层，制备高平台外基极的工艺方法。因为多晶硅是较软的材料，如果在化学研磨(chemo-mechanicalpolish)过程中有大面积的裸露的地方没有其他的介质材料在下面支撑做研磨的阻挡层，这部位的多晶硅将被全部研磨掉。除了拟设的发射极42之外，衬底上还需要阻挡层16，二者可以是同样的介质层刻蚀而成。然后淀积外基极的多晶硅，以阻挡层16为支撑，研磨掉多晶硅形成高平台的外基极18。为了随后的发射极和外基极的隔离，在外基极18上还需形成介质隔离层19，介质隔离层可以通过高温氧化外基极的部分多晶硅来完成，或者通过其他的工艺来完成。
虽然图1B是一种可以形成高平台外基极的自对准工艺，但因为对研磨阻挡层16的平面化要求，使工艺变得很复杂。这种工艺的复杂性在BiCMOS集成电路中变得很明显。为了实现研磨阻挡层的支撑作用，阻挡层必须在研磨前就是平面化的，这在有凸凹结构的BiCMOS工艺中需要特殊的结构设计才能够实现。另外，在已经是平面结构的阻挡层16上再形成介质隔离层19，如果不是通过选择性方式如高温氧化，要使得隔离层19只在外基极18上，而在拟设发射极42上没有隔离层从而可以暴露发射极，也是需要复杂的工艺才能实现。而我们知道高温氧化能导致杂质的扩散，影响器件性能。
从以上的分析可以看出，迄今为止仍然缺少一种完全自对准的，技术上可以容易实现并且和高平台的外基极兼容的HBT制备工艺。本发明结合以下的附图将提出一种可能的途径。
图2为本发明工艺方法的示意图。在淀积(deposit或生长，如通常应用的化学淀积，即chemical vapor deposition，及epitaxy等)集电极的硅衬底10和浅结隔离层20上生长基极层30。在基极之上形成介质层40，作为随后形成的拟设发射极刻蚀的阻挡层。在介质层40上淀积拟设发射极层，然后通过光刻和刻蚀形成拟设发射极区42。拟设发射极区42的材料将在后面的工艺中去掉，这里只是起到屏蔽和支撑的作用。其中介质层40可以是氧化硅，氮化硅等介质材料。拟设发射极的材料可以是多晶硅，或者是多晶硅层的表面并覆盖有其他的介质材料如氧化硅，氮化硅，或其组合。以拟设发射极区为屏蔽可以通过离子注入形成高掺杂的外基极区44。其中介质材料可以利用通常的淀积方式(如CVD)形成。
图3为本发明的工艺方法在图2基础上的继续。为了避免离子注入带来的晶体缺欠而降低器件的性能，另外一种形成低电阻外基极区的方式是通过高平台的外基极工艺。以拟设发射极42为屏蔽清洗掉介质层40后，通过选择性生长淀积多晶硅，或者通过非选择性方式淀积多晶硅46。以下的工艺将介绍如何去掉通过非选择性方式在拟设发射极区42及侧壁上形成的多晶硅。
一种方法是利用平面化的聚合物工艺。首先在衬底上铺上一层聚合物，比如光刻胶。因为光刻胶的粘稠性，其表面将是平面化的。借助于拟设发射极区42本身的凸凹结构，可以在刻蚀光刻胶的过程中控制刻蚀时间使凸出的部分(即拟设发射极区42加上两侧的多晶硅部分)首先暴露出来，而在其他的部分仍然有光刻胶48保护。以存留的光刻胶48和拟设发射极表面的保护层为屏蔽和刻蚀阻挡，刻蚀掉拟设发射极上及侧壁的多晶硅，形成高平台的外基极49。然后通过离子注入和扩散形成低电阻的外基极。
低电阻的外基极也可以通过选择性外延来形成。在刻蚀出拟设发射极区42之后，通过淀积氮化硅和随后的刻蚀形成自对准的侧壁间隔层(没有显示)。清洗掉介质层40后，用选择性外延淀积外基极层。这样形成的高平台外基极49不需要上述的平面化工艺。
另外，低电阻的外基极也可以通过淀积高浓度杂质的介质材料(如含B的BSG)，或淀积硼(B)薄膜做杂质载体，高温扩散后再清洗掉杂质载体来形成。
图4为说明本发明中一种利用自对准工艺暴露拟设发射极的方法。在通过离子注入，或者通过高平台的外基极工艺形成低电阻的外基极之后，淀积介质层50。在拟设发射极区42上将形成凸状结构。以介质层50的低水平面作为化学研磨(chemo-mechanical polish，or CMP)的阻挡层，通过化学研磨去掉凸状结构上的介质材料，形成研磨后的水平面52并暴露拟设发射极区。其中介质层50可以是氮化硅，氧化硅，或者二者的组合。这种方法同以前工艺(如图1B所示)的显著区别在于不需要在淀积隔离介质层50之前，先形成平面化的研磨阻挡层16。隔离介质层50的低水平面自动作为研磨的阻挡层，这大大简化了工艺对衬底平面化的要求，更容易实现BiCMOS的集成。从随后的工艺中还可以看出，如果采用化学研磨的平面化工艺，这种结构可以同时形成高平台的外基极，发射极，以及形成金属硅化物电极的所有工序的自动对准。
不借助于化学研磨，其他的平面化自对准工艺也可以同样暴露拟设发射极区。如图5所示，在淀积介质层50后，铺上平面化的聚合物(如光刻胶)54。然后控制刻蚀光刻胶的时间使介质层50暴露出来。再以光刻胶为屏蔽刻蚀介质层50至拟设发射极层42暴露出来，如56所示。很容易看到，这部分工艺跟用平面化的聚合物来形成高平台的外基极工艺类似。
图6说明本发明中形成发射极的方法。在拟设发射极区暴露出来之后，利用介质40做阻挡层，刻蚀掉拟设发射极材料。在随后工艺中，一种可能的选择是淀积和刻蚀形成内侧壁的间隔层60。清洗掉介质层40后，淀积发射极的多晶硅70。如果用非选择性方式淀积多晶硅70，可以再次利用介质层50的水平面做研磨阻挡层，通过化学研磨去掉发射极区以外的多晶硅。也可以利用上面提到的平面化的聚合物工艺，形成光刻胶75，来刻蚀掉发射极区以外的多晶硅。
图7显示去掉介质层50，并形成外侧壁间隔层90后，T形的发射极多晶硅80。随后的金属硅化工艺形成电极等工序完成整个HBT的制备将是这个领域技术人员所熟悉的。
在以上的工艺中，侧壁的间隔层可以通过这个技术领域人们熟悉的自对准的方式，利用介质层淀积和刻蚀来形成。其中的介质材料可以是氮化硅，氧化硅，或者二者的组合。
以上工艺同样适用于CMOS的制备。其中发射极被栅极取代，基极被源区和漏区取代。唯一的差别是去掉拟设栅极之后，和淀积栅极之前，需要首先形成栅极氧化物层。而高平台的外基极成为高平台的源区和漏区。
以上所述仅为本发明的优选实施例，凡依本发明权利要求限定的范围所做的等效变化与修饰，皆应属于本发明专利的涵盖范围。
权利要求
1.一种利用全自动对准工艺制备双极晶体管(HBT)的方法，包括在衬底上淀积并刻蚀出拟设(dummy)发射极；在拟设发射极区外形成自对准的低电阻区外基极；淀积(deposit)介质隔离层，并通过平面化工艺来暴露拟设发射极的部分；刻蚀掉拟设发射极后再在暴露的拟设发射极部分形成发射极。
2.如权利要求1所述的方法，其中拟设发射极的材料是多晶硅，或者是介质材料如氧化硅，或者二者的组合其中介质材料作为多晶硅的保护层。在拟设发射极层下淀积刻蚀阻挡介质层，介质阻挡层可以是氧化硅，氮化硅，或其组合。
3.如权利要求1所述的方法，其中自对准的外基极可以用离子注入；或者选择性外延淀积多晶硅；或者非选择性方法淀积多晶硅形成高平台的外基极。
4.如权利要求3所述的方法，其中利用非选择性方法淀积多晶硅后，铺上平面化的聚合物，随后通过刻蚀聚合物使下面的多晶硅暴露出来。再进一步刻蚀去掉拟设发射极区表面及侧壁的多晶硅。其中聚合物可以是光刻胶。
5.如权利要求1所述的方法，在形成自对准的外基极之后，淀积介质隔离层如氮化硅、氧化硅、或二者的组合，并通过平面化工艺暴露拟设发射极区。
6.如权利要求5所述的方法，其中平面化工艺是通过介质隔离层的低水平面做研磨的阻挡层，用化学研磨(chemo-mechanical polish)来暴露拟设发射极区。
7.如权利要求5所述的方法，其中的平面化工艺是铺上平面化的聚合物，随后通过刻蚀聚合物使下面的介质隔离层暴露出来。再进一步刻介质隔离层使拟设发射极暴露出来。其中的聚合物可以是光刻胶。
8.如权利要求1，3，5所述的方法，其中在淀积非选择方式形成的高平台多晶硅层后，可以直接淀积权利要求5中的介质隔离层，然后通过平面化工艺，暴露拟设发射极之上的介质隔离层和多晶硅，刻蚀掉拟设发射极侧壁的多晶硅，并暴露拟设发射极。
9.如权利要求1所述，在拟设发射极材料刻蚀掉以后，形成自对准的内侧壁间隔层。间隔层的材料可以是氧化硅，氮化硅，或者二者的组合。随后清洗掉拟设发射极下的介质阻挡层，淀积发射极多晶硅。再利用平面化工艺形成发射极。
10.如权利要求9所述的方法，其中形成发射极的平面化工艺可以是通过介质隔离层的低水平面做研磨的阻挡层，通过化学研磨来形成发射极；或者通过铺上平面化的聚合物，并且介质隔离层的低水平面要高于发射极区内多晶硅的水平面。通过刻蚀聚合物使只在发射极的部分留有聚合物，其余部分的聚合物被刻蚀掉。进一步刻蚀暴露的发射极多晶硅层以及侧壁的多晶硅，形成多晶硅发射极。
全文摘要
一种制备半导体晶体管器件的方法，特别是利用全自动对准的工艺制备双极晶体管的方法，包括在衬底上淀积并刻蚀出拟设发射极，通过离子注入(或者淀积多晶硅)形成低电阻的外基极区；然后淀积介质层，并通过平面化工艺来暴露拟设发射极的部分，再在暴露的部分形成发射极。这样制备的晶体管其基极同发射极以及本征基极和外基极之间是全部自动对准的。本发明的方法同样适用于制备源漏区同栅极自动对准的场效应晶体管。
文档编号H01L21/02GK1474440SQ0213637
公开日2004年2月11日 申请日期2002年8月5日 优先权日2002年8月5日
发明者黄风义 申请人:黄风义