专利名称：衬底处理方法及半导体装置的制造方法
技术领域：
本发明一般地涉及电子器件的制造，特别涉及将形成有半导体装置的用于电子器件的衬底曝露于氢基中的衬底处理方法。
背景技术：
在半导体装置的制造工序中，将形成有各种半导体装置的用于电子器件的衬底在氢气氛中进行热处理的氢烧结处理是不可欠缺的。通过进行这种氢烧结处理，例如在MOSFET(金属-氧化物-半导体场效应管)中，存在于沟道衬底与栅极绝缘膜的界面区域内的悬挂键被氢基封端，从而抑制了由于所述悬挂键捕获电荷而导致半导体装置的电气特性恶化。
使用氢烧结处理的半导体装置有很多种，具体举例来说有要求高速动作的逻辑器件、以DRAM为代表的存储元件、在玻璃衬底上制成的薄膜晶体管(FTFThin Film Transistor)等，其中，所述DRAM将高介电常数的物质(High-k)作为电极间绝缘膜。下面，对这些半导体装置需要氢烧结的原因进行解释。
近年来，为实现逻辑器件的高速化，正在开发一种MOSFET，该MOSFET将在Si晶片上成膜的SiGe(硅锗)结晶膜作为衬底使用。通过将SiGe结晶膜用于沟道层而使得p沟道的迁移率提高，因而有望实现高速的MOSFET。
当使用所述结构时，需要在SiGe结晶膜上形成氧化膜作为栅极绝缘膜，但是，如果通过热氧化来形成栅极氧化膜，则会形成SiO2和GeO2的混合层，与纯SiO2膜相比其绝缘特性将会降低。因此，试用了可在低温下进行氧化膜形成的CVD(化学气相沉积)法或基于等离子体氧化的氧化膜形成等。虽然这些氧化膜的绝缘特性与SiO2与GeO2的混合层相比起来优异，但是相比于纯热氧化膜其绝缘特性还是差，因而还无法获得能够达到实用的动作特性(T.Nagai，X.Chen，S.K.Banerjee，“Improving SiO2/SiGeinterface of SiGe p-metal-oxide-silicon field-effect transistors using water vaporannealing”，Applied Physics Letters，volume 80，Number 10，pp.1773-1775；D.Tchikatilov，Y.F.Yang and E.S.，Yang，Applied Physics Letters，vol.69，Number 17，pp.2578-25 80)。
另一方面，虽然作为用于DRAM的存储单元的电极间绝缘膜使用了Ta2O5等高介电常数的物质(High-k)，但是，如果在存在大量氢基的条件下，进行含有这些高介电常数物质的半导体装置的处理(蚀刻或氢烧结处理)，则容易发生漏电流增大、介电常数降低的特性恶化(筑根敦弘，“Cu镶嵌(damascene)形成工艺”第八届半导体工艺专题讨论会，1999年9月20日，21日，pp.71-79)。
此外，由于TFT在玻璃衬底上形成，因而需要在400℃以下的低温下进行处理。但是，在这种温度区域通过热氧化来形成具有良好特性的氧化膜是不可能的，因此，目前将通过CVD法或等离子体氧化法来形成的氧化膜用作栅极绝缘膜。但是，利用这些方法制成的氧化膜，其绝缘特性相比于热氧化膜很差，并且还存在由于漏电流的增大而导致功率消耗增加的问题，因此，阻碍了在要求低功率消耗的便携式封端中的应用(N.Sano，M.Sekiya，M.Hara，A.Kohno and T.Sameshima，“Improvement of SiO2/Siinterface by low-temperature annealing in wet atmosphere”Applied PhysicsLetters，volume 66，Number 16.pp.2107-2109)。
为了提高这些栅极绝缘膜的特性，一直以来使用的是基于热处理的氢烧结处理。但是，如果通过热处理来产生氢基，则需要450℃以上的高温，因此，很难应用于要求低温工艺的SiGe衬底或TFT上。此外，当利用基于热处理的氢烧结时，氢基主要是通过温度来控制的，但是，在如DRAM那样混合了耐热性强的物质(热稳定性高的物质)与耐热性差的物质(热稳定性低的物质)的半导体装置的形成中，确定最佳工艺是很困难的。此外，被用作DRAM的电极间绝缘膜的High-k物质还有望成为下一代栅极绝缘膜，但这些物质还存在这样的问题即，这些物质在成膜后实施高温处理时，将导致结晶化或因为与硅反应而导致氧化膜厚度变大等，因此可想而知，在装载了High-k栅极绝缘膜的半导体装置上使用基于热量的氢烧结处理是很困难的。
作为弥补这些缺点的工艺，提出了在衬底温度为300℃左右的H2O气氛下实施退火的湿式退火(wet annealing)(Nagai，et，al.，op cit，Tchikatilov，et al.，op cit.，Sano，et al.，op cit.)，但由于退火时间长达三小时，因此可想而知较难用于大量生产。
因此，作为更为有效的氢基形成方法，一种使用等离子体的方法受到了关注，所述方法可在400℃以下的低温下容易地形成并控制氢基。关于使用等离子体的氢基形成已经有很多报告，但是这些等离子体是以进行清洁为目的而开发的方法(Kotaro Miyatani，Kenichi Nishizawa，YasuoKobayasghi and Yoshihide Tada，“A New Plasma Dry Cleaning MethodApplied to Contact and Gate Pre Cleaning”，Extended Abstracts of Solid StateDevices and Materials，2002，pp.196-197，Y.Aoki，S.Aoyama，H.Uetake，K.Morizuka and T.Ohmi，“In situ substrate surface cleaning by low-energy ionbombardment for high quality thin film formation”，J.Vac.Sci.Technol.A 11(2)，Mr/Apr 1993，pp.307-313)，存在诸如因高电子温度而导致等离子体损伤或者难于大面积化的问题。
对此，近年来，作为以形成栅极绝缘膜为目的的等离子体处理方法，提出了利用平面天线与微波的等离子体形成方法。
在该方法中，将He、Ne、Ar、Kr、Xe等稀有气体与含有氧气或氮气的气体一起从设置于被处理衬底上部的环状喷盘供给到处理衬底与喷盘之间的空间内。通过从设置于所述喷盘上部的平面天线部件(缝隙平面天线SPA)的背后照射微波，从而经由天线导入微波。利用所述微波在所述空间内激发稀有气体，并随之形成含有氧气的气体或者含有氮气的气体的基团，例如氧基O*或氮基N*，从而氧化或氮化硅衬底表面。
由所述方法形成的等离子体由于电子密度很高，因而即使在低衬底处理温度下也能够产生大量的基团。此外，由于电子温度低，所以出现在其他等离子体形成方法中的等离子体损伤问题较少。而且，由于经平面天线传播的微波可在大面积内均匀地形成等离子体，因此在应用到大面积衬底上的方面也很优异，所述大面积衬底例如是直径为300mm的晶片或者用于大型TFT显示装置的衬底，而对于此已有报告(Katsuyuki Sekine，YujiSaito，Masaki Hirayama and Tadahiro Ohmi，Vac.Sci.Technol.A 17(5)，Sep/Oct 1999，pp.3129-3133，Takuya Sugawara，Toshio Nakanishi，MararuSasaki，Shigenori Ozaki，Yoshihide Tada，“Characterization of Ultra ThinOxynitride Formed by Radical Nitridation with slot Plane Antenna Plasma”，Extended Abstracts of Solid State Devices and Materials，2002，pp.714-715)。
通过使用这种技术，即使在400℃以下的低衬底温度下，也可以直接对用于电子器件的衬底的表面进行氧化或者氮化处理。不用说所述技术可以应用于上述的低温氧化膜形成，而且还有望用作以氢烧结为目的的氢基形成方法。
图1A～1H示出了n型MOSFET的制造工序，是本发明氢烧结工序的具有代表性的应用例子，此外，图2示出了用于本发明的氢基形成装置、即利用了微波与平面天线的等离子体形成装置的一个方式。
首先，参照图2，微波等离子体处理装置10具有处理容器11，所述处理容器11形成有衬底支承台12，用于支承被处理衬底W，所述处理容器11利用排气口11A来进行排气。
在所述处理容器11上，与所述衬底支承台12上的被处理衬底W相对应地形成有开口部分，所述开口部分被盖板13所封住，所述盖板13是用氧化铝等低损耗陶瓷制成的。另外，在盖板13的下方，与所述被处理衬底W相对地形成有喷盘14，所述喷盘14由氧化铝等低损耗陶瓷构成，并形成有气体导入通路和与气体导入通路相连通的多个喷嘴开口部分。
所述盖板13及喷盘14构成微波窗，并在所述盖板13的外侧形成有径向线缝隙天线或者喇叭天线等微波天线15。
工作时，所述处理容器11内的处理空间通过排气口11A进行排气，从而被设定在预定的处理压力上，并从所述喷盘14导入氩气或Kr等惰性气体，而在目的为形成所述栅极绝缘膜的等离子体处理方法中，从所述喷盘14同时还导入包含氧气的气体。另外，如后所述，本发明所提出的以生成氢基为目的的等离子体处理方法中，作为与惰性气体一同导入的气体，最好使用氢气。
而且，从所述天线15上部照射频率为数GHz的微波。所照射的微波在天线中径向传播，并向天线下部辐射，通过盖板13被均衡地导入处理容器11中。此时，由于微波是通过天线导入的，所以可生成高密度、低电子温度的等离子体，并且所述等离子体可在正比于天线面积的很广的区域中均匀分布。因此，通过使用图2的衬底处理装置，可以进行诸如直径为300mm的晶片或用于大型TFT显示的衬底的大面积处理，并且，由于等离子体的电子温度低，因而可以避免被处理衬底W或处理容器11内壁的损伤。此外，由于所形成的基团沿着被处理衬底W的表面径向流动并被快速地排出，所以抑制了基团的再结合，从而能够在600℃以下的低温下高效地进行非常均匀的衬底处理。
下面，参照图1A～1H，在图1A的工序中作为衬底使用了具有电阻率为1～30Ωcm的(100)面方位的p型硅衬底21，在所述硅衬底21上通过STI或者LOCOS工序形成元件分离结构21S。进而，在由元件分离结构21S所划出的元件区域21C中利用硼(B)实施沟道掺杂。在图1A的工序中，作为在后实施的栅极绝缘膜形成工序的预备工序，在所述硅衬底21的表面上形成牺牲性氧化膜20。
接着，在图1B的工序中，使用由APM(氨、过氧化氢与纯水的混合溶液)、HPM(盐酸、过氧化氢以及纯水的混合溶液)与DHF(氟酸与纯水的混合溶液)组合而成的RCA洗净，对于图1A的结构进行栅极绝缘膜成膜前洗净，从而一同除去所述牺牲性氧化膜20与金属或有机物、微粒等污染元素，露出崭新的硅衬底21的表面。在所述工序中，根据需要也可以使用SPM(硫酸与过氧化氢溶液的混合溶液)、臭氧水、FPM(氟酸、过氧化氢溶液与纯水的混合溶液)、盐酸溶液(盐酸与纯水的混合溶液)、有机碱等。
接着，在图1C的工序中，在所述硅衬底21的表面上形成栅极氧化膜22。例如，使进行了图1B的RCA洗净的衬底保持850℃的温度，并在700Pa的压力下，在H2/O2气体流量比为100/700CCM的气氛中进行两分钟的氧化处理，由此，形成膜厚为2nm左右的热氧化膜，以作为所述栅极氧化膜22。
接着，在图1D的工序中，构成栅极电极的多晶硅膜23是在图1C的栅极氧化膜22上通过CVD法所沉积的。例如，将形成了所述栅极氧化膜22的硅衬底21保持在620℃的温度上，并在30Pa的压力下导入硅烷气体，由此在所述栅极氧化膜22上形成膜厚为150nm的多晶硅膜23。
然后，在图1E的工序中，将所述多晶硅膜23通过蚀刻工艺来图案化，由此在所述硅衬底21上形成栅极电极图案23A以及栅极氧化膜图案22A，进而，在图1F的工序中向所述元件区域21C中进行注入As或P等p型杂质元素的离子，并通过接下来的热处理将所注入的杂质元素活化，从而在所述硅衬底21中，作为源区或者漏区，在所述栅极电极23A的两侧形成n型扩散区域21A、21B。
进而，在图1G的工序中，在图1F的结构上形成由TEOS等低介电常数膜构成的层间绝缘膜24，以覆盖栅极电极23A，然后在所述层间绝缘膜23中，通过选择蚀刻分别形成用于露出所述扩散区域21A、21B以及栅极电极23A的接触孔，接着使用斜划线所示的电极材料来填充所述接触孔，由此获得期望的MOSFET。
但是，在图1G的MOSFET形成中，在选择蚀刻或者抗蚀剂(resist)除去工序所使用的灰化工序中使用了等离子体处理。但是，根据这种等离子体处理，在栅极氧化膜22与硅衬底21的界面附近会导致诸如界面能级增大等MOSFET的特性恶化。因此，在以往的半导体装置的制造工序中，对所得的图1G所示的半导体结构进行氢烧结处理。
图3示出了与图1E具有相同结构的n型MOS电容器的C-V特性。在图3中，纵轴表示MOS电容器的电容，所述MOS电容器由p型硅衬底21、栅极氧化膜22及n型多晶硅栅极电极23A构成，横轴表示施加在所述多晶硅栅极电极23A上的栅极电压。在图3的例子中，将栅极氧化膜22的面积设为100μm2，并使用一种采用了100kHz与250kHz的检测频率双频率分析法来进行了分析(Akio Nara，Naoki Yasuda，Hideki Satake andAkira Toriumi，“A Guidance for Accurate Two-Frequency CapacitanceMeasurement for Ultra-Thin Gate Oxide”，Extended Abstracts of Solid StateDevices and Materials，2000，pp.452-453)。
参照图3，在进行了前述氢烧结处理的情况下，在与-0.5V～+0.5V的栅极电压相对应的耗尽区域内，可证实由界面能级引起的大电容的存在。
对于此，将图1G的结构加热到450℃的温度，并在H2/N2比为0.5的气氛中放置30分钟，由此进行图1H所示的氢烧结处理，在进行了所述氢烧结处理时，如图3所示可知，耗尽区域中的由界面能级引起的电容将降低，从而能够获得良好的C-V特性。
如此，对于制作具有良好的界面特性的MOSFET来说，如图1H所示的氢烧结处理是不可欠缺的。但是，以往基于热工艺的氢烧结处理需要400℃以上的高温，在使用玻璃衬底的TFT或者混合了热稳定性好的材料与差的材料的DRAM等半导体装置的制造中，一直很难恰当地使用基于热工艺的氢烧结处理。
发明内容
因此，本发明总的目的在于提供一种解决了上述问题的新型实用的衬底处理方法。
本发明具体的目的在于，在利用氢基(包括氢离子)处理以Si衬底、SiGe衬底、玻璃衬底等为代表的用于电子器件的衬底的方法中，提供一种除温度以外的控制方法，例如是利用压力或气体流量等有效地控制氢基的生成的方法。
本发明的其他目的在于提供一种衬底处理方法，使得能够在低衬底处理温度下、并且对衬底不造成损伤地对形成有半导体元件的用于电子器件的衬底进行氢基处理。
本发明的其他目的在于提供一种衬底处理方法，对于形成有半导体装置的用于电子器件的衬底，能够以低衬底处理温度对其进行氢烧结处理，所述方法特别适用于基于热量的特性恶化显著的SiGe衬底或者玻璃衬底等。
本发明的其他目的在于提供一种衬底处理方法，对于形成有半导体装置的用于电子器件的衬底，能够以低衬底处理温度对其进行氢烧结处理，所述方法特别适用于需要用热量之外的方法来控制氢基生成的DRAM或下一代逻辑器件等半导体装置，其中，所述DRAM将High-k物质作为电容中的电极间绝缘膜而含有，所述MOSFET将High-k物质作为栅极绝缘膜而含有。
本发明的其他目的在于提供一种半导体装置的制造方法，该方法在包含通过热CVD法或等离子体法、热线法等以更低的衬底温度形成的栅极绝缘膜的半导体装置中，通过对存在于栅极绝缘膜与衬底之间、或者栅极绝缘膜与栅极电极间的界面附近、或者栅极绝缘膜中或栅极电极中的悬挂键进行基于低衬底处理温度的氢烧结处理而将其封端，从而可以补偿半导体装置的电气特性的恶化。
本发明的其他目的在于提供一种衬底处理方法，用于将形成有半导体装置的用于电子器件的衬底曝露于氢基(所包含的氢离子)中，其特征在于，所述氢基由等离子体激发。
本发明的其他目的在于提供一种衬底处理方法，用于将形成有半导体装置的用于电子器件的衬底曝露于氢基(所包含的氢离子)中，其特征在于，所述氢基由微波等离子体激发。
本发明的其他目的在于提供一种衬底处理方法，用于将形成有半导体装置的用于电子器件的衬底曝露于氢基(所包含的氢离子)中，其特征在于，所述氢基由通过向平面天线(缝隙平面天线SPA)照射微波而形成的等离子体激发。
图1A～1H是已提出的半导体装置的制造工序示意图。
图2是在本发明中使用的微波等离子体处理装置的结构示意图。
图3是用于说明在图1A～1H的半导体装置制造工序中所产生的问题的图。
图4是本发明第一实施例的说明图。
图5是本发明第一实施例的另一说明图。
图6A、6B是本发明第二实施例的说明图。
图7是将本发明适用于DRAM时的示意图。
具体实施例方式
(第一实施例)图4示出了使用了图2的衬底处理装置10的本发明第一实施例的氢基控制方法。这里，在图4中，横轴表示处理压力，纵轴表示通过OES(Optical Emission Spectroscopy，光学放射光谱仪)而观测到的氢基的发光强度。在图4的实验中，供给到图2的喷盘14中的氢气相对于Ar气体的比例取为1％，在上述天线15中以2000W的功率照射2.45GHz的微波。
参照图4，衬底温度即使在250℃也获得了与使用400℃的衬底温度时相同的发光强度，由此可知通过使用图2的衬底处理装置10产生氢基，即使在低衬底温度下也可以产生足够的氢基。另外，从图4可知，通过改变处理压力使得所生成的氢基的量发生很大变化，例如通过使处理压力从13.3Pa(100mTorr)变为267Pa(2Torr)可使氢基的发光强度增加到5倍。这表示可以通过现有的温度控制以外的方法来控制氢基的生成量，特别是，图4A的关系表示通过衬底处理装置10中的处理压力的控制，可将250℃的低衬底温度中氢基的生成量控制为与衬底温度为400℃时相同，而且还可以任意控制。
图5示出了在图2的衬底处理装置10中检测到的电子温度与电子密度的关系。
参照图5可知，通过使用图2的衬底处理装置10，能够以1011cm-3以上的电子密度形成具有1.5eV以下的电子温度的等离子体。这意味着，通过本发明，可在相比于其他的等离子体形成方法电子温度更低，进而等离子体损伤少的条件下，形成足够量的氢基。
在本发明中，在产生氢基时，通过使用图2的衬底处理装置10来形成等离子体，可以控制所形成的等离子体的电子温度，并且还可以避免在使用其他等离子体形成方法时可能产生的带电粒子对半导体装置的损伤问题。
另外，在本实施例中是通过压力控制来控制氢基的生成量的，但是也可以通过改变气体流量或微波功率来控制氢基的生成量。
另外，在本实施例中，还可以使用含有重氢的气氛来生成氢基。此时，在气氛中将形成重氢基D*。
另外，所述含有氢基的气氛也可以包含氢离子。
(第二实施例)图6A、图6B示出了使用图2的衬底处理装置10的本发明一实施例的氢烧结处理。这里，对于与前述部分相对应的部分标注相同的参考符号，并省略说明。
参照图6A，将形成了图1G的半导体装置结构的硅衬底21作为所述被处理衬底W置入所述衬底处理装置10的处理容器11中，从所述喷盘14导入Ar或Kr等稀有气体与氢气的混合气体，并通过以2.45GHz或者8.3GHz的微波对其进行激发而形成氢基H*。
例如，将所述处理容器11减压到67Pa的处理压力，并将衬底温度设为250℃，另外，使H2的比例为1％(H2/Ar＝1％)地将氢气及Ar气供给到所述处理容器11中，从而在所述喷盘14垂直下方形成包含Ar等离子体和氢基H*的气氛。
其结果形成的氢基H*容易入侵到所述多晶硅栅极电极23A中，并封端多晶硅栅极电极23A中的悬挂键。进而，这样形成的氢基H*通过所述多晶硅膜23，并如图6B所示到达氧化膜内部、或多晶硅膜/氧氮化膜界面、或氧化膜/硅衬底界面中，封端存在于所述区域内的以×表示的悬挂键。其结果是，通过本实施例，例如可获得与根据热量的氢烧结相同的效果，在图3中，在栅极电压从-5V到+5V的范围内以电容的形式被观测到的悬挂键被封端，从而降低了由所述悬挂键导致的界面能级密度。
另外，在本实施例中，也可以向图2的衬底处理装置10供给氢气与重氢的混合气体、或者重氢，并进行基于重氢基的界面恢复处理。
另外，在本实施例中通过热氧化法形成了MOSFET的栅极绝缘膜22A，但是也可以通过等离子体氧化法、等离子体氮化法、触媒氧化法、触媒氮化法、CVD(化学气相沉积)法、PVD(物理气相沉积)法中的任一种方法来形成。
图7示出了应用本发明衬底处理方法而形成的DRAM的例子。这里，在图7中，对已说明过的部分标注相同的参照符号，并省略说明。
参照图7，在本实施例中，所述栅极电极23A作为字线WL延伸在衬底21的表面上，另外，构成形成于所述层间绝缘膜24上的位线BL的多晶硅电极图案26A通过形成于所述层间绝缘膜24中的接触孔连接在构成源区的所述扩散区域21A上。
另外，在所述层间绝缘膜24上形成了下一个层间绝缘膜，使得所述下一个层间绝缘膜覆盖所述位线图案26A，在所述层间绝缘膜24上形成了构成存储单元电容器的存储电极26B的多晶硅电极图案，所述多晶硅电极图案通过贯穿所述层间绝缘膜24及25而形成的接触孔连接在所述扩散区域21B上。
所述存储电极26B的表面被高介质电容绝缘膜27所覆盖，并在所述层间绝缘膜25上形成了相对电极28，以使所述相对电极28覆盖所述电容绝缘膜27。
在图7的DRAM中，也与图6B一样，对于存在于硅衬底21与栅极绝缘膜22A的界面附近、或者栅极绝缘膜22A或多晶硅电极23A的内部、甚至所述栅极绝缘膜22A与多晶硅电极23A之间的界面附近的悬挂键，可以通过根据图2的衬底处理装置的等离子体处理，从而用氢基H*对其进行封端，由此可获得特性稳定的DRAM。
以上，对本发明的最优实施例进行了说明，但是本发明并不仅限于所述特定的实施例，可在权利要求书所记载的要点内进行各种变形、变更。
工业实用性根据本发明，在包含其特性有可能因高温处理而恶化的半导体装置的用于电子器件的衬底中，通过利用具有高电子密度的微波来进行氢烧结处理，能够在将衬底温度抑制得较低的情况下提高半导体装置的电气特性。此外，通过经由平面天线导入微波，可以实现低电子温度，并能够避免由等离子体损伤所导致的半导体装置的损伤。此外，由于微波经平面天线传播后被发射，从而能够进行与天线面积成正比的大面积处理，由此容易应用于大面积衬底上，例如300mm直径的晶片或大面积TFT衬底等。
权利要求
1.一种衬底处理方法，该方法将形成有半导体装置的用于电子器件的衬底曝露于含有氢基及氢离子的气氛中，其特征在于，所述氢基及氢离子是通过对含有稀有气体及氢气的处理气体进行等离子体激发而形成的。
2.如权利要求1所述的衬底处理方法，其特征在于，所述含有氢基及氢离子的气氛包含重氢基及重氢离子。
3.如权利要求1所述的衬底处理方法，其特征在于，所述等离子体是通过微波而形成的。
4.如权利要求1所述的衬底处理方法，其特征在于，所述等离子体是通过从平面天线照射微波而形成的。
5.如权利要求1所述的衬底处理方法，其特征在于，所述半导体装置包含MOSFET。
6.如权利要求1所述的衬底处理方法，其特征在于，所述用于电子器件的衬底是Si衬底、SiGe衬底或者玻璃衬底中的任一种。
7.如权利要求5所述的衬底处理方法，其特征在于，所述MOSFET包含热氧化膜及热氮化膜中的任一种以作为栅极绝缘膜。
8.如权利要求5所述的衬底处理方法，其特征在于，所述MOSFET包含通过等离子体氧化法、等离子体氮化法、触媒氧化法、触媒氮化法、CVD法、PVD法中的任一种方法而形成的栅极绝缘膜。
9.如权利要求1所述的衬底处理方法，其特征在于，所述半导体装置包含在电极间绝缘膜上使用了高介质绝缘膜的存储元件。
全文摘要
本发明提供了一种将形成有半导体元件的用于电子器件的衬底曝露于氢基(包括重氢基)中的衬底处理方法，在所述方法中，通过等离子体来激发所述氢基，所述等离子体是向平面天线辐射微波而形成的。
文档编号H01L21/28GK1633702SQ0282497
公开日2005年6月29日 申请日期2002年12月25日 优先权日2001年12月26日
发明者菅原卓也, 松山征嗣, 佐佐木胜 申请人:东京毅力科创株式会社