专利名称：Mos晶体管组件的制作方法
技术领域：
本发明为一种具有申请专利范围1之概念的MOS晶体管组件，以及一种具有申请专利范围3之概念的MOS晶体管组件。
背景技术：
对现代化的MOS晶体管(尤其是在大功率半导体的领域)而言，MOS晶体管组件的接通电阻是评价MOS晶体管功能的一个重要标准。
现代化晶体管技术的发展经常将降低比接通电阻设定为目标，以降静态低损耗功率和达到较大的电流密度，进而缩小芯片的体积，使制造成本得以降低。
现有已知被用来降低MOS晶体管的比接通电阻的措施是以沟槽晶格取代平面晶格结构，在此种沟槽晶格中，MOS晶体管系形成于闸电极和闸极连接线所在的沟槽或沟槽结构范围内。此外，使用更深的沟槽或沟槽结构还可以进一步降低漂移线路电阻。采用特定的掺杂措施也可以再进一步降低漂移线路电阻。
发明内容
本发明的任务是提出一种接通电阻非常低，而且功能又十分可靠的MOS晶体管组件。
具有申请专利范围1之特征的MOS晶体管组件(第一种解决方案)及具有申请专利范围3之特征的MOS晶体管组件(第二种解决方案)均可达到本发明的目的。从属于申请专利范围1及3的其它申请范围均为本发明之MOS晶体管组件的进一步的有利实施方式。
本发明的第一种解决方案提出的是一种沟槽结构类型或沟槽类型的MOS晶体管组件，这种MOS晶体管组件具有一个在一半导体区内朝第一方向伸展的沟槽结构。
本发明的第一种解决方案提出的MOS晶体管组件的特征是，MOS晶体管组件的雪崩击穿区形成于沟槽结构的终端区或下方区(尤其是次区)，此形成方式形成或可以形成一特别低的MOS晶体管组件的接通电阻。
本发明的第一种解决方案的基本构想是在沟槽结构的终端区形成MOS晶体管组件的雪崩击穿区。对一个具有实质实质垂直之沟槽结构或沟槽的实质实质垂直的MOS晶体管组件而言，所谓的终端区指的就是沟槽结构或沟槽的下方区，尤其是次区。将雪崩击穿区的位置移到沟槽结构或沟槽的终端区或下方区会造成MOS晶体管组件的雪崩强度及/或击穿电压的升高。利用将雪崩击穿区的位置移到沟槽结构或沟槽的终端区或下方区升高击穿电压的方式，可以将相应的周围掺杂(尤其是外延区的周围掺杂)的浓度升高一些。过一段时间后，升高后的击穿电压会降低一些，不过这是可以接受的，因为操作时使用的击穿电压低于升高后的击穿电压。接着经由升高周围掺杂(尤其是外延区的周围掺杂)的浓度就可以按照所希望的方式和程度使MOS晶体管的接通电阻降低。
本发明的第二种解决方案提出的MOS晶体管组件具有一个源极区及一个汲极区，此源极区及汲极区系在具有第一种导电性或导电类型的半导体区内形成。同时这种MOS晶体管组件还具有一个位于源极区及汲极区之间、并经由一绝缘区被绝缘的闸电极组件。
本发明的第二种解决方案提出的MOS晶体管组件的特征是，在源极区及汲极区之间背对闸电极组件直接与绝缘区相邻之处有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，此区域之设置形成或可以形成一特别低的MOS晶体管组件的接通电阻。
本发明的第二种解决方案的基本构想是调整及/或提高在源极区及汲极区之间的一个区域的掺杂物质浓度，以便形成一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域。这样MOS晶体管组件的击穿电压就会随此区域的局部最大浓度值、位置、以及形状而变得过高。如此即可再次利用此过高的击穿电压使周围掺杂的浓度提高，同时过高的击穿电压也会随之降低，并达到使本发明的第二种解决方案的MOS晶体管组件的接通电阻降低的目的。
本发明提出两种不同且彼此无关的解决方案，利用这两种解决方案提出的措施都可以达到降低接通电阻的目的。第一种解决方案的措施着重在沟槽结构的终端区(特别是在沟槽的次区)形成一雪崩击穿区。第二种解决方案的措施着重在源极区及汲极区之间形成一个局部最大掺杂浓度区。
也可以将以上两种措施结合在一起，以达到更进一步降低MOS晶体管组件的接通电阻的目的。
在本发明的第一种解决方案的一种实施方式中，MOS晶体管组件具有一个源极区及一个汲极区，此源极区及汲极区系在具有第一种导电性或导电类型的半导体区内形成，同时在源极区及汲极区之间的沟槽结构内还有一个经由一绝缘区被绝缘的闸电极组件，在源极区及汲极区之间背对闸电极组件直接与绝缘区相邻之处有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，此区域之设置形成或可以形成一特别低的MOS晶体管组件的接通电阻。
本发明的第二种解决方案的一种实施方式提出一种沟槽结构类型或沟槽类型的MOS晶体管组件，这种MOS晶体管组件具有一个在一半导体区内朝第一方向伸展的沟槽结构，此MOS晶体管组件的雪崩击穿区形成于沟槽结构的终端区或下方区(尤其是次区)，此形成方式形成或可以形成一特别低的MOS晶体管组件的接通电阻。
使MOS晶体管组件的雪崩击穿区形成于沟槽结构的终端区或下方区(尤其是次区)的构想可以经由多种不同的方式获得实现。
本发明的一种有利的MOS晶体管组件的实施方式是经由一个最大电场强度区来形成雪崩击穿区，或是经由这个最大电场强度区来定义雪崩击穿区的位置。
这是不难做到的，例如经由源极区及/或汲极区及/或与其它相邻电子组件的相应配置即可达到此目的，这是因为这个MOS晶体管组件通常并凝是单独位于其所在的半导体区内，而是直接与其它的半导体组件相邻，例如直接与其它的晶体管或类似电子组件相邻。
例如，本发明的一种有利的MOS晶体管组件的实施方式是在直接与绝缘区相邻的源极区及汲极区之间、且直接与背对闸电极之沟槽结构的终端区或下方区相邻的区域形成最大电场强度区。在此种实施方式中，最有利的作法是使最大电场强度区形成于与沟槽结构之下方区的沟槽壁直接相邻的位置，例如形成于沟槽底部附近。
在本发明的另外一种MOS晶体管组件的有利的实施方式中，MOS晶体管组件的最大电场强度区是形成于直接与沟槽结构的终端区或下方区相邻且背对闸电极组件的源极区及汲极区之间的区域。在此种实施方式中，最有利的作法是使最大电场强度区形成于一空间电荷区，特别在崩溃电压下，此空间电荷区的范围位于本体区(或是本体强化区)及汲极区之间，特别是位于面对第二区、下方区、或是汲极区的那一半区域。
在本发明的另外一种有利的MOS晶体管组件的实施方式中，位于半导体区内充作中间区的台面区在实质实质垂直于第一方向(特别是朝向一相邻半导体组件的方向)上的宽度为DMesa，这个宽度小于沟槽结构或沟槽本身在这个方向上的宽度DTrench，也就是说DMesa＜DTrench。只要缩短台面区的宽度就可以缩短相邻的电子组件之间的距离，这样做不仅可以提高半导体电子组件的集成密度，也可以降低MOS晶体管组件的接通电阻。
在本发明的另外一种MOS晶体管组件的有利的实施方式中，位于半导体区内充作中间区的台面区在实质实质垂直于第一方向(特别是朝向一相邻半导体组件的方向)上的宽度为DMesa，这个宽度小于闸绝缘区(GOX)的最大厚度DGOX的2.5倍，也就是说DMesa＜2.5DGOX。
要注意的是，台面区的宽度DMesa并不是能够无限制的缩小，而是只能够缩小至相邻的半导体组件或半导体电子组件之间的交相互作用不会超过容许范围的程度。也就是说，被台面区隔开的相邻的半导体组件的电场受到的影响程度不能对击穿电压造成负面的影响。
如果所使用的MOS晶体管组件是一种绝缘区具有一场效板结构的场效板晶体管组件，则上述以绝缘区或门绝缘的最大厚度的某一倍数为准来设定台面区的宽度的方式具有非常大的优点。
另外一个有利的措施是使MOS晶体管组件具有一个位于源极区及汲极区之间、并与闸电极组件绝缘的第二种导电性或导电类型的本体区，且此本体区最好是直接与源极区相邻。
另外一个措施是在朝向汲极区的方向上形成一个将本体区强化的第二种导电性或导电类型的本体强化区。
一种特别有利的方式是，使第一种导电性或导电类型的局部最大掺杂物质浓度区位于从本体区或本体强化区到汲极区的掺杂引线之间的过渡区内。
在本发明的另外一种MOS晶体管组件的有利的实施方式中，沟槽结构的范围系从半导体区的第一个半导体次区到MOS晶体管组件的基质及/或进入MOS晶体管组件的基质内。
在本发明的另外一种MOS晶体管组件的有利的实施方式中，沟槽结构内有多个电极或电极组件，尤其是有多个闸极区及/或多个源极区。在本发明的另外一种MOS晶体管组件的有利的实施方式中，汲极区或终端区的形成系尽一切可能避免半导体区与半导体区的同一面发生背面触点接通的情形，就如同源极区或终端区的形成方式一样，第一个半导体次区(特别是以高n型掺杂型式)系作为终端区，并侧向位移方式而延伸至半导体区或第二个半导体次区的表面区。
兹将本发明的观点及其发展作进一步的说明降低比接通电阻RenA是在设计新一代的大功率晶体管时的一个重要目标。降低比接通电阻的好处是一方面可以缩小静态损耗功率，另一方面是可以达到较大的电流密度，进而制造出体积更小、成本更低、但是所应用之总电流相等的芯片。
降低比接通电阻的一种方法是以沟槽晶格取代平面晶格结构。特别是经由单位面积信道宽度的扩大可以使通道电阻降低。使用更深的沟槽可以降低漂移线路电阻(外延电阻)。此外，提高整个外延区的掺杂还可以进一步降低漂移线路电阻。
本发明的另外一个重点是，尽可能的缩小场效板沟槽晶体管的台面区宽度，使雪崩击穿发生在下方沟槽区的硅材料内。建议将台面区宽度缩小至小于沟槽宽度的程度，及/或缩小至小于沟槽内最大氧化层厚度的2.5倍的程度。
但是以现有技术制造出的晶体管具有在氧化层边缘被击穿的倾向。采用特别的措施可以强制使击穿现象发生在晶格中央。
发生在沟槽底部的击穿虽然会造成载流子被氧化物吸收，以及使击穿电压漂移。不过击穿电压的漂移并不会对晶体管功能的可靠性造成问题。重要的是不能造成起始电压的漂移。
本发明的另外一个重点是，使场效板沟槽晶体管的漂移线路的掺杂随所在位置而变化，并使掺杂物质的最大浓度出现在本体区-外延区的pn结及基质的掺杂引线之间的区域。这个措施至少可以在台面区非常狭窄的情况下，改善电场强度在一固定电场的方向上沿着沟槽深度的变化。这样不但可以降低比接通电阻RenA，也可以使击穿电压升高。
本发明的基本构想是将击穿位置从晶格中央(在有植入本体强化区的情况)及/或氧化物边缘移到沟槽次区，而要达到这个目的有两种可能的方法，即缩小台面区的宽度及/或在通常是保持固定掺杂的外延区内导入一个高掺杂区(特别是n掺杂)。
以下配合图示对本发明及其有利的实施方式作进一步的说明图1A，B本发明之MOS晶体管组件的一种实施方式的断面侧视图，以及在台面区内掺杂浓度与在半导体材料的深度关系的变化图。
图2A-C本发明之MOS晶体管组件的一种实施方式的场强度分布图，以现有技术制造之MOS晶体管组件的场强度分布图，在台面区内电场强度与在半导体材料的深度关系的变化图。
具体实施例方式
图1A显示应用本发明的两个MOS晶体管组件(10)形成之半导体电路布置的断面侧视图。
这两个相邻的MOS晶体管组件(10)在半导体区(20)内被一宽度为DMesa的台面区(M)隔开，特别是在原本最多仅有极低掺杂的半导体次区(22)内被台面区(M)隔开。每一个MOS晶体管组件(10)都具有一个宽度为DTrench的沟槽(30)或沟槽结构(30)。
在沟槽结构(30)内填充闸极氧化物(GOX)形成一个绝缘区(GOX)，闸极氧化物(GOX)在沟槽结构(30)的下方区(30u)或终端区(30)达到其最大厚度DGOX。闸极氧化物(GOX)在沟槽结构(30)的上方区(30o)内的厚度比在下方区(30u)内小很多。
与沟槽结构(30)的上方区(30o)相邻之处有一个n型掺杂的源极区(S)。源极区(S)的下方有一个p型掺杂的本体区(B)和一个本体强化区(BV)。在本发明的MOS晶体管组件(10)下方，特别是在半导体次区(22)的下方，有另外一个n型掺杂的半导体次区(21)，MOS晶体管组件(10)的汲极区(D)系由半导体次区(21)所形成。
沟槽结构(30)内部还有一个闸极区(G)，源极区(S)、汲极区(D)、闸极区(G)、再加上闸绝缘区(GOX)共同形成一个实质实质垂直的沟槽式MOS晶体管组件。
在一边是汲极区(D)，另外一边是源极区(S)、本体区(B)及枨体强化区(BV)所构成的实质实质垂直中间区内，MOS晶体管组件(10)的台面区(M)内的一个位置区(X)内有一个n型掺杂局部最大掺杂物质浓度区(K)，本发明的MOS晶体管组件(10)的接通电阻就是经由这个局部最大掺杂物质浓度区(K)被降低。
图1B显示n型掺杂的掺杂物质浓度与在半导体区(20)内的深度的关系图。图1b中向右方延伸的横坐标代表n型掺杂的掺杂物质浓度，纵坐标则是代表在位于图1A中的两个MOS晶体管组件(10)之间的台面区内的深度(X)。
基本上就现有的技术而言，台面区(M)内的n型掺杂相当低，约在1015-1017cm-3之间。位于半导体次区(21)内的汲极区(D)的n型掺杂则比较高，约在1015-1017cm-3之间。源极区(S)的n型掺杂也是比较高。
根据本发明的构想，位于源极区(S)、本体区(B)、本体强化区(BY)以及漏面区(D)之间的位置区(X)内的局部最大掺杂物质浓度区(K)的作用是提高n型掺杂的浓度。出现最大n型掺杂的位置区(X)、以及n型掺杂的形式和变化情形等均可变化，以便使击穿电压及接通电阻都能够符合吾人的要求。
图2A-C是比较以现有技术制造之MOS晶体管组件(台面区宽度Δ)及本发明之MOS晶体管组件(10)(台面区宽度缩小至DMesa)在台面区(M)内的电场强度分布。
图2A显示一个台面区宽度为标准宽度Δ的以现有技术制造的MOS晶体管组件，图2B显示一个台面区宽度缩小至DMesa(小于最大闸极氧化物宽度DGOX的2.5倍)的以本发明的方法制造的MOS晶体管组件(10)。图2A及2B中的曲线是电场强度的等高线。
从图2A(以现有技术制造的MOS晶体管组件)中可以看出，最大电场强度大约是出现在晶格中央的位置，也就是介于两个相邻MOS晶体管组件之间的位置，因此雪崩击穿应该会出现在氧化物边缘区，也就是在从上方沟槽区(30o)内较薄的闸极氧化物层(GOX)过渡到较厚的场效板区(30u)之间的区域。电场强度在剩余台面区的实质实质垂直走势(也就是沿着漂移路线的走势)大致上是保持不变。在出现最大电场强度之处的上方区域及沟槽底部(30b)以下的区域，电场强度均是快速的下降至零。
从图2B(以本发明的方法制造的MOS晶体管组件(10))中可以看出，由于台面区宽度缩小至DMesa，因此出现在晶格中央位置及氧化物边缘的电场强度会大幅降低，相反的在沟槽结构(30)的沟槽底部(30b)区则会出现最大电场强度，而且出现最大电场强度的位置是直接与绝缘区(GOX)相邻，因此雪崩击穿会出现在这个位置。
图2C显示在台面区(M)内电场强度沿着晶格中央的变化情况，其中虚线是代表以现有技术制造之MOS晶体管的情况，实线是代表图2A中以本发明之方法制造的MOS晶体管组件的情况。将虚线及实线加以比对即可发现，若是使用现有技术，最大电场强度会出现在上方氧化物边缘区，因此雪崩击穿应会出现在上方氧化物边缘区；若是使用本发明的方法，最大电场强度会出现在沟槽底部(30b)区，因此雪崩击穿应会出现在沟槽底部(30b)区。
标号说明10MOS晶体管组件，MOS晶体管20半导体区，半导体基质21第一个半导体次区22第二个半导体次区30沟槽结构，沟，槽30b 底部，次区30o 上方沟槽断面，上方沟槽区30u 下方沟槽断面，下方沟槽区，终端区A 雪崩击穿区B 本体区BV本体强化区D 汲极区DGOX绝缘区的最大厚度
DMesa台面区的宽度DTrench槽结构的宽度E最大电场强度区G闸极区GOX 绝缘区，闸绝缘K掺杂区，局部最大掺杂物质浓度区M台面区S源极区X在台面区内的深度，位置区
权利要求
1.一种沟槽结构或具沟槽结构之沟槽类型的MOS晶体管组件，具有一个在一半导体区(20)内朝第一方向伸展的沟槽结构(30)其中--MOS晶体管组件(10)的雪崩击穿区(A)形成于沟槽结构(30)的终端区(30u)或下方区(30u)尤其是次区(30b)，以此方式形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。
2.如权利要求1的MOS晶体管组件，--具有一个源极区(S)及一个汲极区(D)，此源极区(S)及汲极区(D)系在具有第一种导电性或导电类型的半导体区(20)内形成，--在源极区及汲极区之间的沟槽结构(30)内还有一个经由一绝缘区(GOX)被绝缘的闸电极组件(G)，--在源极区(S)及汲极区(D)之间背对闸电极组件(G)直接与绝缘区(GOX)相邻之处有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，以此方式--形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。
3.一种MOS晶体管组件，--具有一个源极区(S)及一个汲极区(D)，此源极区(S)及汲极区(D)系在具有第一种导电性或导电类型的半导体区(20)内形成，以及--具有一个位于源极区及汲极区之间、并经由绝缘区(GOX)被绝缘的闸电极组件(G)，其中--在源极区(S)及汲极区(D)之间背对闸电极组件(G)直接与绝缘区(GOX)相邻之处设有一个第一种导电性或导电类型的局部最大掺杂物质浓度的区域，以此方式--形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。
4.如权利要求3的MOS晶体管组件，--为一种沟槽结构类型或沟槽类型的MOS晶体管组件，具有一个在一半导体区(20)内朝第一方向伸展的沟槽结构(30)，且在此沟槽结构内部设有一闸电极组件(G)，--MOS晶体管组件(10)的雪崩击穿区(A)形成于沟槽结构(30)的终端区(30u)或下方区(30u)尤其是次区(30b)，以此方式--形成或可以形成一特别低的MOS晶体管组件(10)的接通电阻。
5.如上述权利要求中任一项的MOS晶体管组件，其中MOS晶体管组件(10)的雪崩击穿区(A)系经由一个最大电场强度区(E)形成，或是经由这个最大电场强度区(E)来定义其位置。
6.如权利要求5的MOS晶体管组件，其中最大电场强度区(E)是形成于直接与绝缘区(GOX)及沟槽结构(30)的终端区(30u)或下方区(30u)相邻且背对闸电极组件(G)的源极区(S)及汲极区(D)之间的区域。
7.如权利要求5的MOS晶体管组件，其中最大电场强度区(E)是形成于直接与沟槽结构(30)的终端区(30u)或下方区(30u)相邻且背对闸电极组件(G)的源极区(S)及汲极区(D)之间的区域，且最大电场强度区最好是形成于一空间电荷区(R)，特别在崩溃电压下，此空间电荷区(R)的范围位于本体区(B)(或是本体强化区(BV))及汲极区(D)之间，特别是位于面对第二区、下方区、或是汲极区(D)的那一半区域。
8.如上述权利要求中任一项的MOS晶体管组件，其中位于半导体区(20)内充作中间区的台面区(M)在实质实质垂直于第一方向(特别是朝向一相邻半导体组件的方向)上的宽度为DMesa，这个宽度小于沟槽结构(30)在这个方向上的宽度DTrench，也就是说DMesa＜DTrench。
9.如上述权利要求中任一项的MOS晶体管组件，其中位于半导体区(20)内充作中间区的台面区(M)在实质实质垂直于第一方向(特别是朝向一相邻半导体组件的方向)上的宽度为DMesa，这个宽度小于闸绝缘区(GOX)的最大厚度DGOX的2.5倍，也就是说DMesa＜2.5DGOX。
10.如上述权利要求中任一项的MOS晶体管组件，此种晶体管组件为一种场效板晶体管组件，且其绝缘区(GOX)具有一场效板结构。
11.如上述权利要求中任一项的MOS晶体管组件，其中具有一个位于源极区(S)及汲极区(D)之间、并与闸电极组件(G)绝缘的第二种导电性或导电类型的本体区(B)，且此本体区(B)最好是直接与源极区(S)相邻。
12.如权利要求9的MOS晶体管组件，其中在本体区(B)朝向汲极区(D)的方向上形成一个将本体区(B)强化的第二种导电性或导电类型的本体强化区(BV)。
13.如权利要求2-10中任一项的MOS晶体管组件，其中第一种导电性或导电类型的局部最大掺杂物质浓度区(K)系位于一位置区(X)内，而此位置区(X)系位于从本体区(B)或本体强化区(BV)到汲极区(D)的掺杂引线之间的过渡区。
14.如上述权利要求中任一项的MOS晶体管组件，其中可能具备的沟槽结构(30)的范围系从半导体区(20)的第一个半导体次区(21)到基质及/或进入基质内。
15.如上述权利要求中任一项的MOS晶体管组件，其中可能具备的沟槽结构(30)内有多个电极组件，尤其是有多个闸极区(G)及/或多个源极区(S)。
16.如上述权利要求中任一项的MOS晶体管组件，其中汲极区(D)或终端区形成在半导体区的同一面上而当作源极区(S)或终端区，而要尽一切可能避免半导体区(20)发生背面触点接通的情形，第一个半导体次区(21)(特别是以高n型掺杂型式)系作为终端区，并侧向位移方式而延伸至半导体区(20)及/或第二个半导体次区(22)的表面区(20a，22a)。
全文摘要
为了尽可能的降低MOS晶体管组件(10)的接通电阻，应使雪崩击穿区(A)形成于沟槽结构(30)的终端区(30u)。另外一种可行的方法或此外，是在位于源极区(S)及汲极区(D)之间与背对闸电极(G)的闸绝缘(GOX)相邻的区域形成第一种导电类型的局部最大掺杂物质浓度区(K)。
文档编号H01L29/423GK1442907SQ03106080
公开日2003年9月17日 申请日期2003年2月21日 优先权日2002年2月21日
发明者M·曾德尔, F·赫勒, R·兰蒂尔 申请人:因芬尼昂技术股份公司