专利名称：采用碳纳米管的存储器件及其制造方法
技术领域：
本发明涉及一种存储器件及其制造方法，更具体地，涉及一种具有碳纳米管的存储器件和一种制造该存储器件的方法，其中碳纳米管作为电荷移动通道。
背景技术：
半导体存储器件基本上包括一电容器和一晶体管，其中，电容器用于保存存储的电荷，晶体管作为一个确保电流通路的开关，该电流通路对于向该电容器写入数据或者从该电容器读出数据是必需的。
为了使大电流在晶体管中流动，该晶体管必须具有高跨导(gm)。于是，最近有一种趋势，其采用具有高跨导的金属氧化物半导体场效应晶体管(MOSFET)作为半导体存储器件的开关元件。
MOSFET基本上包括由掺杂多晶硅制成的栅极电极和由掺杂晶体硅制成的源极电极和漏极电极。
MOSFET的跨导与沟道的长度(L)、栅极氧化膜的厚度等成反比，而与表面迁移率、栅极氧化膜的介电常数和沟道的宽度(W)成正比。由于栅极氧化膜的表面迁移率和介电常数是由一定向硅晶片、一氧化硅薄膜等预先决定的，通过提高沟道的W/L比率或者使栅极氧化膜变薄，可以获得高跨导。
然而，由于高集成度存储器件是通过减小MOSFET的物理尺寸而制造出来的，所以栅极、源极和漏极电极的尺寸必须减小，这会带来许多问题。
假如栅极电极的尺寸被减小，则每一栅极电极的横截面面积减小，在晶体管中形成高的电阻。源极和漏极电极尺寸的减小包括其厚度的减小，即结深度的减小，形成更大的电阻。而且，源极和漏极之间距离的减小有时会导致击穿现象，其中，源极与漏极的耗尽层彼此接触，这使得不可能调整电流。另外，这种存储器件尺寸的减小使得作为电流通路的沟道的宽度减小到70nm或更小，阻碍了电流的平滑流动。结果是，存储器件失灵。
换言之，基于MOSFET的普通存储器件不适于用作未来的高密度存储器，因为其具有这样的问题，比如热损、高功耗、电特性不定、电荷泄漏等等。
发明内容
本发明提供一种快速、高集成度的存储器件，它防止了因存储器件的小型化导致的电阻增大，并具有低热损、低能耗、稳定的电特性和低的电荷泄漏。
根据本发明的一个方面，提供一种碳纳米管存储器件，它包括衬底、源极电极、漏极电极、碳纳米管、存储单元和栅极电极。所述源极电极与漏极电极以其间的预定间隔设置在衬底上并被施以电压。碳纳米管将源极电极连接到漏极电极上并起到电荷通道的作用。所述存储单元位于碳纳米管上方，并存储来自碳纳米管的电荷。所述栅极电极形成来与存储单元的上表面接触并控制从碳纳米管流入存储单元的电荷数量。
所述衬底由硅制成，并在该衬底上沉积一层氧化硅膜。
所述存储单元包括第一绝缘膜，其形成来与碳纳米管的上表面接触；电荷存储膜，其沉积在第一绝缘膜上，存储电荷；以及第二绝缘膜，其形成于电荷存储膜上并与栅极电极接触。
优选地，所述第一绝缘膜的厚度与所述电荷存储膜的厚度相近似，所述第二绝缘膜的厚度大约为所述电荷存储膜厚度的两倍。
所述第一和第二绝缘膜是由氧化硅形成的，而所述电荷存储膜由硅和氮化硅之一形成。
优选地，所述电荷存储膜的厚度为15nm或者更小。
所述电荷存储膜可以是一种多孔膜，它具有多个被电荷存储材料填充的纳米点(nanodot)。
或者，所述存储单元包括一第三绝缘膜，其形成来与所述栅极电极的下表面相接触；以及一沉积在所述第三绝缘膜下面的多孔膜，其与所述碳纳米管接触，该多孔膜具有多个由所述电荷存储材料填充的纳米点。
所述第三绝缘膜的厚度大约为所述多孔膜厚度的两倍，或者与所述多孔膜的厚度近似。
所述第三绝缘膜由氧化硅形成，而所述电荷存储材料由硅和氮化硅之一形成。
所述多孔膜由氧化铝形成。
优选地，纳米点的直径为15nm或者更小。
根据本发明的另一方面，提供一种制造碳纳米管存储器件的方法，该方法包括以下三个步骤。第一步，在衬底上生长碳纳米管，源极电极和漏极电极形成来与该碳纳米管接触，以使在该源极电极与该漏极电极之间的该碳纳米管起到电荷移动通道的作用。第二步，通过在所述碳纳米管、源极电极和漏极电极上顺序沉积第一绝缘膜、电荷存储膜和第二绝缘膜，并采用光刻法将所得的结构形成图案，从而将存储单元形成得与所述碳纳米管接触。第三步，通过在所述第二绝缘膜上沉积金属层并采用光刻法将所得的结构形成图案，而形成栅极电极，该栅极电极控制从所述碳纳米管流入所述电荷存储膜的电荷量。
在第一步中，首先在所述衬底的上表面上形成一个绝缘层，然后在该绝缘层的上表面上生长所述碳纳米管。这里，所述衬底由硅形成，所述绝缘层由氧化硅形成。此外，在第一步中，采用电子束光刻法(e-beamlithography)形成所述源极电极和漏极电极。
优选地，在第二步中，所述第一绝缘膜被沉积到其厚度近似于所述电荷存储膜的厚度，而所述第二绝缘膜被沉积到其厚度大约为所述电荷存储膜厚度的两倍。
所述第一和第二绝缘膜由氧化硅形成，而所述电荷存储膜由硅和氮化硅之一形成。
优选地，所述电荷存储膜的厚度为15nm或者更小。
根据本发明的另一方面，还提供一种制造碳纳米管存储器件的方法，包括以下五个步骤。第一步，在衬底上生长碳纳米管，源极电极和漏极电极形成得与该碳纳米管接触，以使在该源极电极与该漏极电极之间的该碳纳米管起到电荷移动通道的作用。第二步，通过在所述碳纳米管、源极电极和漏极电极的上表面上沉积第一绝缘膜，并且阳极氧化和蚀刻所述第一绝缘膜，形成具有多个纳米点的多孔膜。第三步，通过在所述多孔膜的上表面上沉积电荷存储材料然后蚀刻该电荷存储材料，所述纳米点被所述电荷存储材料填充。第四步，通过在所述多孔膜的上表面沉积第二绝缘膜并采用光刻法使所述第一绝缘膜、多孔膜和第二绝缘膜形成图案，从而形成存储单元。第五步，通过在所述第二绝缘膜上沉积金属层并采用光刻法将所得的结构形成图案，从而形成栅极电极，该栅极电极控制从所述碳纳米管流入所述电荷存储膜的电荷数量。
在第一步中，在所述衬底的上表面形成绝缘层，所述碳纳米管在该绝缘层的上表面生长。这里，所述衬底由硅形成，而所述绝缘层由氧化硅形成。
在第一步中，采用电子束光刻法形成所述源极电极和漏极电极。
在第二步中，所述第一绝缘膜被沉积到其厚度近似于所述多孔膜的厚度，而所述第二绝缘膜被沉积到其厚度大约为所述多孔膜厚度的两倍。
所述第一和第二绝缘膜由氧化硅形成，而所述电荷存储膜由硅和氮化硅之一形成。
优选地，所述多孔膜的厚度为15nm或者更小。
在第一步中，所述整个第一绝缘膜被氧化以形成所述具有多个纳米点的多孔膜。
在本发明中，因为碳纳米管被用作电荷移动通道，不需要用于半导体存储器件的掺杂工序。而且，因为采用了具有高电导率和高导热性的碳纳米管，所以由于存储器件的高集成化所引起的电阻增加和故障就被防止了。而且，因为根据本发明的存储器件包括存储电荷的电荷存储膜，或者具有纳米点的多孔膜，所以所述存储器件成为一种高效率、高集成化的存储器件。
通过结合附图对本发明的示例性实施例进行详细描述，本发明的上述和其它特征以及优点将变得更加清楚，其中图1为根据本发明一实施例的存储器件的透视图；图2为根据本发明一实施例的存储器件中采用的第一存储单元的横截面图；图3A为根据本发明一实施例的存储器件中采用的第二存储单元的横截面图；图3B为根据本发明一实施例的存储器件中采用的第三存储单元的横截面图；
图4为根据本发明一实施例的存储器件中采用的所述第三存储单元的扫描电子显微镜(SEM)照片；图5A和5B为根据本发明一实施例的存储器件的SEM照片；图6A至6I为透视图，用于说明根据本发明一实施例的采用所述第一存储单元的存储器件的制造方法；图7A至7E为横截面图，用于说明根据本发明一实施例的存储器件中所采用的第三存储单元的制造方法；图8A为根据本发明一实施例的存储器件的平面图；图8B示出在图8A的存储器件的源极电极与漏极电极之间的碳纳米管通道；图9为根据本发明一实施例的存储器件中的源极-漏极电流Isd与源极-漏极电压Vsd的关系图；图10为根据本发明一实施例的存储器件中源极-漏极电流Isd与栅极电压Vg的关系图；图11A为根据本发明一实施例的P型存储器件的源极-漏极电流Isd与栅极电压Vg的关系图；图11B为根据本发明一实施例的N型存储器件的源极-漏极电流Isd与栅极电压Vg的关系图；图12为根据本发明一实施例的N型存储器件中，用于一预定源极-漏极电压的漏极电流Id与栅极电压Vg的关系图；图13为根据本发明一实施例的存储器件中，当漏极电流Id为50nA时，阈值电压Vth与栅极电压Vg的关系图；图14示出根据本发明一实施例的存储器件中，碳纳米管与栅极电极之间的电场的示意性示图，还示出根据本发明一实施例的存储器件中，栅极电极处的表面感应电荷密度(σ)与所述CNT和栅极电极之间的距离的关系图；以及图15为根据本发明一实施例的存储器件中漏极电流Id与时间的关系图。
具体实施例方式
如图1所示，根据本发明一实施例的存储器件包括衬底11，绝缘层13，所述绝缘层13上的源极电极15和漏极电极17，碳纳米管21，存储单元23和栅极电极19，其中，所述绝缘层13被沉积在所述衬底11上，所述源极电极15和漏极电极17由金属制成并彼此隔开一预定距离，所述碳纳米管21将所述源极电极15与所述漏极电极17连接并起到电子移动通道的作用，所述存储单元23接触所述碳纳米管21并存储电子电荷(或空穴电荷)，所述栅极电极19接触所述存储单元23并控制电子的运动。
在图1中，源极电极15与漏极电极17安装在衬底11上。然而，源极电极15与漏极电极17可以被安装在衬底11内。在此情况下，碳纳米管21也被设置在衬底11内，或者安装成与衬底11的内表面接触。
所述衬底11通常由硅制成，而形成于衬底11上的所述绝缘层13由氧化硅制成。
源极电极15与漏极电极17可以由比如钛(Ti)或金(Au)的金属制成。栅极电极19可以由比如多晶硅的金属制成。采用公知的半导体工艺形成所述晶体管结构，比如光刻法、电子束光刻法、蚀刻法、氧化法、以及薄膜沉积法。
所述碳纳米管21是一种碳的同素异形体，其具有一种通过将碳原子相互结合而形成的蜂窝形状。换言之，碳纳米管21具有一种形状，在该形状中，由多个碳原子结合所形成的石墨片被卷绕成具有纳米级直径的圆周。根据石墨片的卷绕角和结构，碳纳米管21或者具有金属特性或者具有半导体特性。在当前的工业领域，特别是纳米技术领域，人们正在积极地研究碳纳米管的这一特性。
碳纳米管根据它们的电特性分成两种不同类型。一种类型是金属碳纳米管，它们的电子行为是欧姆性的，且不受栅极电压的影响。另一种类型是半导体碳纳米管，它们的电子行为是非欧姆性的，且受栅极电压影响。
根据本发明实施例的存储器件中所用的碳纳米管21是一种半导体碳纳米管。通过改变施加到栅极电极19上的电压，来控制通过碳纳米管21移动的电子流，即电流。
所述碳纳米管21可以用电弧放电、激光蒸发、等离子体增强化学气相沉积(PECVD)、热化学气相沉积、气相生长等方法制造。
图2、3A和3B分别示出根据本发明一实施例的存储器件中所采用的第一、第二和第三存储单元23、25和35。
如图2所示，在根据本发明一实施例的存储器件中所采用的第一存储单元23包括第一和第二绝缘膜20和24、以及电荷存储膜22。该电荷存储膜22存储电荷，即电子或者空穴，并被插入第一和第二绝缘膜20和24之间。第一和第二绝缘膜20和24由氧化硅SiO2形成，而电荷存储膜22由硅(Si)或者氮化硅(Si3N4)形成。特别是，Si3N4薄膜是作为能够存储多个电荷的低势能俘获位置(low-potential trap site)而提供的。
优选地，整个第一存储单元23的厚度约为60nm，而电荷存储膜22的厚度约为15nm或更小。已证实，当作为电荷存储膜22的硅膜或者氮化硅膜的厚度为100nm或更小时，它能够存储电子。优选地，所述第一绝缘膜20足够薄，以便从图1所示的碳纳米管21接收的电荷能够容易地隧穿，而所述第二绝缘膜24足够厚，以防止来自栅极电极19的电荷被导入其中，并且将存储在电荷存储膜22中的电荷保存很长时间。比如，第一绝缘膜20为7nm厚的氧化物薄膜，电荷存储膜22为7nm厚的Si3N4薄膜，而第二绝缘膜24为14nm厚的氧化物薄膜。这里，所述第一绝缘膜20，电荷存储膜22和第二绝缘膜24形成为它们的厚度比为1∶1∶2，使得来自碳纳米管21的电荷能长时间地稳定地存储在电荷存储膜22中。
图3A为根据本发明一实施例的存储器件中所采用的第二存储单元25的横截面图。如图3A所示，第二存储单元25包括与所述栅极电极19形成接触的第三绝缘膜29，和多孔膜26，该多孔膜26形成于第三绝缘膜29的下方，并具有被电荷存储材料28填满的多个纳米点27。
第三绝缘膜29可由氧化硅形成，而电荷存储材料28可以是硅或者氮化硅。优选地，第三绝缘膜29比所述多孔膜26厚，以便能够将所述电荷存储材料28稳定地保存在纳米点27中。
图3B为根据本发明一实施例的存储器件中所采用的第三存储单元35的横截面图。该第三存储单元35的结构是，在其中，在第二存储单元25的多孔膜26的下方还形成有一绝缘膜。因而，该第三存储单元35包括第四绝缘膜34，具有被电荷存储材料38填满的多个纳米点37的多孔膜36和第五绝缘膜34′。优选地，第四绝缘膜34足够厚，以防止来自图1的栅极电极19的电荷被导入其中，并且长时间保存存储在电荷存储膜38中的电荷。优选的是，第五绝缘膜34′足够薄，使得来自碳纳米管21的电子或空穴能够容易地在其中隧穿，并移动到该多孔膜36内。
图4为根据本发明一实施例的存储器件中采用的第三存储单元35的扫描电子显微镜(SEM)照片。在该SEM照片中，第四绝缘膜34由SiO2形成，多孔膜36和第五绝缘膜34′由Al2O3形成，而电荷存储材料38由Si(或Si3N4)形成。
图5A和5B为显示根据本发明一实施例的存储器件中连接源极电极15与漏极电极17的碳纳米管21的SEM照片。采用原子能显微镜，可以测量出该碳纳米管21的直径约为3nm。
图6A至6I为透视图，用于说明根据本发明一实施例的采用第一存储单元23的一种存储器件的制造方法。首先，参见图6A，在衬底11的上表面沉积绝缘层13，然后在绝缘层13上生成碳纳米管21。用CVD法制造的碳纳米管(CNT)粉末被分散到氯仿溶液中，然后，在绝缘层13上的几个位置处涂敷和干燥。图6A示出在衬底11上的一个位置所形成的单根碳纳米管21。
接下来，如图6B所示，在绝缘层13上沉积用于形成源极电极15和漏极电极17的导电材料层14，然后，通过电子束光刻法利用一掩模12a来构图导电材料层14。比如，导电材料层14可以由一种金属比如Au或Ti形成。优选地，在掩模构图之后形成的源极电极15和漏极电极17被热退火以减小接触电阻。比如，源极电极15和漏极电极17可以在600℃快速退火约30秒。图6C示出以这种方式形成的源极电极15和漏极电极17。
图6D至6F说明沉积第一存储单元23的工艺过程。参见图6D，在源极电极15和漏极电极17上、在连接源极电极15和漏极电极17的碳纳米管21上和在绝缘层13上，顺序地沉积第一绝缘膜20a、电荷存储膜22a和第二绝缘膜24a，从而形成存储单元23a。如图6E所示，在图6D所形成的结构上设置一掩模12b，并对其曝光，然后，所形成的结构被显影(develop)。如图6F所示，第一存储单元23形成来与源极电极15和漏极电极17的上表面及碳纳米管21的上表面接触。第一存储单元23包括由氧化物制成的第一绝缘膜20，由Si或Si3N4制成的电荷存储膜22、以及由氧化物制成的第二绝缘膜24。通过CVD方法，利用SiH4气和O2气的混合物形成氧化膜，并通过CVD方法，利用SiH2Cl2气和NH3气形成Si3N4膜。
图6G至6I示出形成栅极电极19的过程。参见图6G，在绝缘层13上沉积用于形成栅极电极19的金属层18以覆盖碳纳米管21和第一存储单元23。如图6H所示，在该金属层18上设置掩模12c，然后在紫外线下曝光，然后所形成的结构被显影。在图6H所示的步骤之后，形成如图6I所示的栅极电极19。
图7A至7E说明根据本发明一实施例的存储器件中所采用的第三存储单元35的制造方法。首先，如图7A所示，第五绝缘膜34′被氧化以在其上获得一氧化膜36′。通过加电使所形成的结构氧化并蚀刻该结构，就制成了具有多个纳米点37的多孔膜36，如图7B所示。假如第五绝缘膜34′由铝制成，则该铝被浸入硫酸溶液或者磷酸溶液，并被加电氧化，以形成多个纳米点37。此氧化被称为阳极氧化。该铝被氧化成氧化铝，它的体积比原来的铝的体积大。
如图7C所示，采用CVD或者溅射技术，用硅或氮化硅，即电荷存储膜22的材料将纳米点37填满。此后，如图7D所示，所形成的纳米点37被干法蚀刻以形成能够聚集电荷的多孔膜36。然后，如图7E所示，第四绝缘膜34被沉积在多孔膜36上，从而完成了第三存储单元35的制造。为了制造包含有该第三存储单元35的存储器件，首先，按照图6A至6C所示形成碳纳米管21以及源极电极15和漏极电极17。接着，如图7A至7E所示，可在碳纳米管21上形成第三存储单元35。此后，如图6G至6I所示，形成栅极电极19。
可以用与第三存储单元35的制造方法相类似的方法制造第二存储单元25。正如在形成第三存储单元35的过程中一样，通过完全氧化第五绝缘膜34′而形成具有多个纳米点27的多孔膜26。此后，用电荷存储材料28将纳米点27填满，然后在所形成的多孔膜26上沉积第三绝缘膜29，从而形成如图3A所示的第二存储单元25。
在根据本发明一实施例的存储器件中，假如源极电极15被接地，在漏极电极17上施加正的漏极电压，则电子移向碳纳米管21，从而电流流动。此时，假如将高于施加在漏极电极17上的漏极电压的一预定栅极电压施加到栅极电极19上，则电子从碳纳米管21移向存储单元(23、25或35)，隧穿通过第一绝缘膜20或者第五绝缘膜34′，并移动到电荷存储膜22或者纳米点27和37。通过适当地控制栅极电压和漏极电压，电子被存入、清除、和流出电荷存储膜22和纳米点27和37，从而实现数据的记录、消除和再现。
图8A为根据本发明一实施例的一种存储器件的平面图，它包括一个单一栅极电极、以及位于栅极电极的下面的多个源极电极和漏极电极和一碳纳米管。图8B为一图片，示出连接图8A所示的源极电极(S)与漏极电极(D)的一种碳纳米管通道。
根据本发明一实施例的存储器件，通过适当地控制存储单元的存储膜的材料和厚度、被包含在多孔膜中的多个纳米点的每一个纳米点的直径和长度、填充纳米管通道的材料、栅极电压和源极-漏极电压，该存储器件能用作易失性存储器或者非易失性存储器。
图9为在根据本发明一实施例的存储器件中，当栅极电压从0V变到10V时，源极电极与漏极电极之间的电流Isd对源极电极与漏极电极之间的电压Vsd的关系图。
曲线f1表示，当栅极电压为0V时，源极-漏极电流Isd为0，与源极-漏极电压Vsd的变化无关。
曲线f2表示，当栅极电压为10V时，随着源极-漏极电压Vsd从0增加到一个正值，源极-漏极电流Isd从0增大到约1000nA，但是随着源极-漏极电压Vsd从0减小到一个负值，源极-漏极电流Isd从0减小到约-1000nA。
假如在某一源极-漏极电压值时栅极电压为0V，则在源极电极与漏极电极之间没有电子移动，因而不能实现数据写入。假如栅极电压大于0V，则源极-漏极电流开始流动。随着栅极电压的增大，通过捕获预定数量的电子，就能实现数据存储。
图10为在一种p型CNT场效应晶体管(FET)中，源极电极与漏极电极之间的电流Isd对栅极电压Vg的关系图，该FET具有一电荷存储膜，该存储膜是一28nm的ONO薄膜。
如图10所示，在p型CNT FET中，随着栅极电极的负电压的增大，源极-漏极电流Isd增大，而当栅极电极的电压为正值时，电流Isd减小到几飞(femto)安(fA)。在Vsd＝1V时，当栅极电极的电压从-4V变化到4V时，导通状态电流Ion与断开状态电流Ioff之比Ion/Ioff超过105。所测量的断开状态电流保持在几个pA或更小。人们认为，断开状态的电流保持在一个低值是由栅极电极在存储器件中的位置和ONO薄膜的高击穿电压导致的。在闪存器件的情形下，阈值电压随着比值Ion/Ioff的增大而增大，从而改进了性能。
图11A显示出一种具有7nm厚存储单元(SiO2/Si3N4/SiO2)的P型CNT存储器件的电流-电压(I-V)特性。图11B显示出一种具有30nm厚存储单元(SiO2/Si3N4/SiO2)的N型CNT存储器件的电流-电压(I-V)特性。
参见图11A，P型CNT存储器件中的漏极电流Id相对源极-漏极电压Vsd而轻微地变化。然而，假如栅极电压Vg为2.5V左右时，则漏极电流Id急剧地减小。
参见图11B，假如栅极电压Vg等于或大于4V，则在Vsd＝3V时，N型CNT存储器件中的漏极电流Id表现出明确的滞后现象。
图12为当在一个N型CNT存储器件上施加不同的源极-漏极电压Vsd时，漏极电流Id与栅极电压Vg的关系图，栅极电压Vg从0V到1V。参见图12，n1表示Vsd为0V时的情形，n2表示Vsd为-5V时的情形，n3表示Vsd为-5.5V时的情形，n4表示Vsd为-6V时的情形，而n5表示Vsd为-6.5V时的情形。从n1到n5可以看到，漏极电流Id随着栅极电压Vg增大而增大，并当Vg约0.6V时达到饱和。
假设h表示存储单元的厚度，即ONO膜的厚度，L和r分别表示碳纳米管的长度和半径，则该碳纳米管每单位长度的静电容量表示为公式1C/L＝2πεε0/1n(2h/r)……(1)当该ONO膜的有效介电常数为-3，h为30nm，r为1.5nm，L为1μm，损坏栅极电压Vgd为2V时，则根据公式1得出580μm-1的空穴密度(P)。根据公式2可以计算出该CNT的空穴迁移率(μh)，公式2为μh＝29cm2/(V·S) ……(2)上述空穴迁移率(μh)大于一单壁纳米管的空穴迁移率或者多层壁纳米管(MWNT)的空穴迁移率。
图13为在根据本发明一实施例的存储器件中，当漏极电流Id恒定地为50nA时，阈值电压Vth与栅极电压Vg的关系图。当正的栅极电压增大时，阈值电压Vth增大，这意味着来自碳纳米管的空穴被注入一ONO薄膜并填充一俘获位置。从图13可以看到，当栅极电压Vg从0V增大到7V时，阈值电压增大了约60mV，相应地发现空穴被准量子化。
图14示出在根据本发明一实施例的存储器件中，碳纳米管与栅极电极之间的电场的示意图，以及栅极电极处的表面感应电荷密度(σ)与CNT和栅极电极之间的距离的关系图。
参见图14，栅极电压在碳纳米管(CNT)的表面周围形成了一个强电场。当该栅极电极被认为是一个完全导体而且该CNT的直径为3nm时，在该CNT与该栅极电极之间的ONO薄膜可以被认为是一单层，其有效介电常数为3。于是，可以计算出围绕该CNT的电场。假如栅极电压为5V，则计算出的电场为970V/μm，一足以诱发Fowller Nodheim隧道贯穿的强电场。而且，假如隧道贯穿电荷沿电场线流动，它们与基于感应电荷分布而计算出的电场强度成比例地被氮化物薄膜捕获。在该电场的计算中，全部隧穿电荷的70％与在电荷密度的峰值的半最大值(halfmaximum)(FWHW)处的全宽一致，并流入包含在OHO薄膜中的厚度为14nm的氮化物薄膜中。众所周知，当量子点(quantum dot)的尺寸等于或者小于10nm时，电荷在室温时被量子化。参见图14的曲线图，接近CNT时感应电荷密度(σ)增大。
图15为在根据本发明一实施例的存储器件中，漏极电流Id与时间的关系图，例如100秒。一局部化的电荷分布可以使电荷被感应到ONO薄膜的氮化物膜中，这是由于局部化的碳纳米管具有高的电场分布，而且，被ONO薄膜的局部化区域所捕获的电荷能够被分散到没有存储电荷的区域。然而，如图15所示，随着时间的过去，电流的总量保持恒定。因而可以得知，本发明的CNT存储器件的ONO薄膜的一个电荷俘获位可以作为闪存器件的量子点。
本发明提供了一种采用CNT-FET和ONO薄膜的非易失性存储器件，其中，电荷被存储在ONO薄膜的一个俘获位中。存储电荷具有约60mV的量子化电压增量，这意味着ONO薄膜具有准量子化的能态。该量子化能态与一个和一纳米级CNT通道相联系的高的局域电场相关，而且代表着CNT存储器件作为一种超高密度大容量闪存。
根据本发明的存储器件采用碳纳米管代替注入沟道(implantationchannel)来在源极和漏极之间移动电荷，并包括电荷存储膜或者具有纳米点的多孔膜，而无需额外的电容器。
而且，因为采用了具有高电导率和高导热性的碳纳米管作为电子移动通道，所以可以制造一种小的晶体管，因而能够制造高集成、高效能的存储器件。
尽管已经结合本发明的示例性实施例对本发明进行了具体地图示和描述，但是应当知道，在不背离本发明的由所述权利要求所限定的范围和精神的情况下，本领域技术人员可对其作形式和细节上的多种变化。
总而言之，本发明的存储器件包括采用一高传导性CNT的小晶体管和存储电子的存储单元，因而具有高效率和高集成度。
权利要求
1.一种碳纳米管存储器件，包括衬底；其间具有一预定间隔地设置在所述衬底上、并被施以一电压的源极电极和漏极电极；碳纳米管，其将所述源极电极与漏极电极连接，并用作电荷通道；存储单元，其位于所述碳纳米管的上方，并存储来自碳纳米管的电荷；以及栅极电极，其形成来与所述存储单元的上表面接触，以控制从所述碳纳米管流入所述存储单元的电荷数量。
2.根据权利要求1所述的碳纳米管存储器件，其中所述衬底由硅制成。
3.根据权利要求2所述的碳纳米管存储器件，其中在所述衬底上沉积有氧化硅膜。
4.根据权利要求1所述的碳纳米管存储器件，其中所述存储单元包括第一绝缘膜，其形成来与所述碳纳米管的上表面接触；电荷存储膜，其沉积在所述第一绝缘膜上，并存储电荷；以及第二绝缘膜，其形成于所述电荷存储膜上并与所述栅极电极接触。
5.根据权利要求4所述的碳纳米管存储器件，其中所述第一绝缘膜的厚度与所述电荷存储膜的厚度相似。
6.根据权利要求4所述的碳纳米管存储器件，其中所述第二绝缘膜的厚度大约为所述电荷存储膜的厚度的两倍。
7.根据权利要求4所述的碳纳米管存储器件，其中所述第一和第二绝缘膜由氧化硅形成。
8.根据权利要求4所述的碳纳米管存储器件，其中所述电荷存储膜由硅和氮化硅之一形成。
9.根据权利要求4所述的碳纳米管存储器件，其中所述电荷存储膜的厚度为15nm或者更小。
10.根据权利要求4所述的碳纳米管存储器件，其中所述电荷存储膜为多孔膜，它具有多个被电荷存储材料填满的纳米点。
11.根据权利要求1所述的碳纳米管存储器件，其中所述存储单元包括第三绝缘膜，其形成来与所述栅极电极的下表面接触；以及多孔膜，其被沉积在所述第三绝缘膜的下面并与所述碳纳米管接触，该多孔膜具有多个被所述电荷存储材料填满的纳米点。
12.根据权利要求11所述的碳纳米管存储器件，其中所述第三绝缘膜的厚度大约为所述多孔膜厚度的两倍。
13.根据权利要求11所述的碳纳米管存储器件，其中所述第三绝缘膜的厚度与所述多孔膜的厚度近似。
14.根据权利要求11所述的碳纳米管存储器件，其中所述第三绝缘膜由氧化硅形成。
15.根据权利要求10或11所述的碳纳米管存储器件，其中所述电荷存储材料是硅和氮化硅中的一种。
16.根据权利要求10或11所述的碳纳米管存储器件，其中所述多孔膜由氧化铝形成。
17.根据权利要求10或11所述的碳纳米管存储器件，其中所述纳米点的直径为15nm或者更小。
18.一种制造碳纳米管存储器件的方法，该方法包括(a)在衬底上生长碳纳米管，并形成与所述碳纳米管相接触的源极电极和漏极电极，使得所述源极电极与漏极电极之间的所述碳纳米管用作电荷移动通道；(b)通过在所述碳纳米管、源极电极和漏极电极上顺序地沉积第一绝缘膜、电荷存储膜和第二绝缘膜，并采用光刻法将所得的结构形成图案，从而形成存储单元，该存储单元与所述碳纳米管接触；(c)通过在所述第二绝缘膜上沉积金属层并采用光刻法将所得的结构形成图案，从而形成栅极电极，该栅极电极控制从所述碳纳米管流入所述电荷存储膜的电荷数量。
19.根据权利要求18所述的方法，其中在步骤(a)中，在所述衬底的上表面上形成绝缘层，并在该绝缘层的上表面上生长所述碳纳米管。
20.根据权利要求19所述的方法，其中所述衬底由硅形成，所述绝缘层由氧化硅形成。
21.根据权利要求18或19所述的方法，其中在步骤(a)中，采用电子束光刻法形成所述源极电极和漏极电极。
22.根据权利要求18所述的方法，其中在步骤(b)中，所述第一绝缘膜被沉积到其厚度近似于所述电荷存储膜的厚度。
23.根据权利要求18所述的方法，其中在步骤(b)中，所述第二绝缘膜被沉积到其厚度大约为所述电荷存储膜厚度的两倍。
24.根据权利要求18所述的方法，其中所述第一和第二绝缘膜由氧化硅形成。
25.根据权利要求18所述的方法，其中所述电荷存储膜由硅和氮化硅之一形成。
26.根据权利要求18所述的方法，其中所述电荷存储膜的厚度为15nm或者更小。
27.一种制造碳纳米管存储器的方法，该方法包括(a)在衬底上生长碳纳米管，并形成与所述碳纳米管接触的源极电极和漏极电极，使得所述源极电极与漏极电极之间的所述碳纳米管用作电荷移动通道；(b)通过在所述碳纳米管、源极电极和漏极电极的上表面上沉积第一绝缘膜，并且阳极氧化和蚀刻所述第一绝缘膜，来形成具有多个纳米点的多孔膜；(c)通过在所述多孔膜的上表面上沉积电荷存储材料，然后蚀刻该电荷存储材料，来用该电荷存储材料填满所述纳米点；(d)通过在所述多孔膜的上表面上沉积第二绝缘膜，并采用光刻法使所述第一绝缘膜、多孔膜和第二绝缘膜形成图案，从而形成一存储单元；以及(e)通过在所述第二绝缘膜上沉积金属层并采用光刻法将所得的结构形成图案，从而形成栅极电极，该栅极电极控制从所述碳纳米管流入所述电荷存储膜的电荷数量。
28.根据权利要求27所述的方法，其中在步骤(a)中，在所述衬底的上表面上形成绝缘层，且在该绝缘层的上表面上生长所述碳纳米管。
29.根据权利要求28所述的方法，其中所述衬底由硅形成，而所述绝缘层由氧化硅形成。
30.根据权利要求27或28所述的方法，其中在步骤(a)中，采用电子束光刻形成所述源极电极和漏极电极。
31.根据权利要求27所述的方法，其中在步骤(b)中，所述第一绝缘膜被沉积到其厚度近似于所述多孔膜的厚度。
32.根据权利要求27所述的方法，其中在步骤(b)中，所述第二绝缘膜被沉积到其厚度大约为所述多孔膜厚度的两倍。
33.根据权利要求27所述的方法，其中所述第一和第二绝缘膜由氧化硅形成。
34.根据权利要求27所述的方法，其中所述电荷存储材料由硅和氮化硅其中之一形成。
35.根据权利要求27所述的方法，其中所述多孔膜的厚度为100nm或者更小。
36.根据权利要求27所述的方法，其中在步骤(a)中，所述整个第一绝缘膜被氧化以形成所述具有多个纳米点的多孔膜。
全文摘要
本发明涉及一种采用碳纳米管的存储器件及其制造方法。该碳纳米管存储器件包括衬底、源极电极、漏极电极、碳纳米管、存储单元和栅极电极。源极电极与漏极电极其间有一预定间隔地设置在衬底上并被施以电压。碳纳米管将源极电极与漏极电极连接并用作电荷通道。存储单元位于碳纳米管的上方并存储来自碳纳米管的电荷。栅极电极形成得与存储单元的上表面接触并控制从碳纳米管流入存储单元的电荷量。如上所述，碳纳米管存储器件包括具有高电导率和高发射率的碳纳米管以及具有良好电荷存储能力的存储单元，因而该存储器件能够作为一种无差错的，快速且高度集成的存储器件。
文档编号H01L29/06GK1450643SQ0312859
公开日2003年10月22日 申请日期2003年2月9日 优先权日2002年2月9日
发明者崔原凤, 柳寅儆, 周齐昱 申请人:三星电子株式会社