专利名称：：制造半导体器件的电容器的方法
技术领域：
：本发明涉及一种制造半导体器件的电容器的方法，更具体地，涉及制造可以确保适于高度集成半导体器件的电容且可以改善图形安全性的电容器的方法。
背景技术：
：随着半导体器件朝高集成度的方向发展，通过传统工艺制造的柱形电容器对电容的确保具有限制。由于单元间距减小，电容器的截面积变小，因此必须越来越多地增加电容器的高度，以补偿缩小的截面积。然而，考虑到构图工艺，即使增加高度也受到一定的限制。而且，当形成柱形时，难以防止存储节点倾斜。下文中，将参考图1A～1H，说明按照现有技术制造半导体电容器的方法，该方法存在上述问题。图1A～1H是一系列剖面图，示出了按照现有技术制造半导体器件的电容器的方法的各个工艺步骤。如图1A所示，在按照现有技术制造半导体器件的电容器的方法中，在具有器件隔离膜和字线的半导体衬底11上形成位线13和硬掩模层15，然后在经由上述工艺得到的所得叠层的上表面上沉积层间绝缘膜17。接下来，在选择性去除层间绝缘膜17的一部分以形成暴露出位线13之间的部分半导体衬底11的插塞接触孔19之后，在插塞接触孔19中形成接触插塞21。随后，在经由上述工艺得到的所得叠层的上表面上沉积用作蚀刻阻挡的第一氮化物膜23，然后在第一氮化物膜23上沉积第一层间氧化物膜25。接下来，如图1B所示，在第一层间氧化物膜25上形成一掩模图形(未显示)，用来定义出存储节点形成区，然后利用该掩模图形(未显示)作为掩模，依次去除第一层间氧化物膜25和第一氮化物膜23，从而形成存储节点接触孔27。随后，如图1C所示，将掩模图形(未显示)除去，然后在包括存储节点接触孔27的所得叠层的表面上沉积用于存储节点的多晶硅层29。接下来，在用于存储节点的多晶硅层29上沉积足够厚的第二层间氧化物膜31，以填充存储节点接触孔27，和执行化学机械抛光(CMP)以使第二层间氧化物膜31隔开(separate)和平坦化。随后，如图1D所示，将第一层间氧化物膜25和第二层间氧化物膜31除去，以形成柱形的存储节点电极29a。同时，如图1E中的“A”所示，由于在形成存储节点电极29a时出现倾斜问题，因此在柱形的存储节点电极29a之间形成桥接。接下来，如图1F所示，在存储节点电极29a的表面上沉积一介电膜33。随后，如图1G所示，在介电膜33上沉积用于极板的多晶硅层，然后使多晶硅层平坦化，以形成电容器的极板电极35。随后，如图1H所示，在包括极板电极35的层间绝缘膜37上附加沉积另一层间绝缘膜39，然后将层间绝缘膜39选择性除去，以形成暴露出极板电极35的布线接触孔41。接下来，在布线接触孔41中形成与露出的极板电极35电连接的布线插塞43，然后在布线插塞43上形成金属布线45。在上述的传统方法中，当通过除去层间氧化物膜来形成图1D所示的柱形存储节点电极时，考虑到介电材料的台阶覆盖以及存储节点电极可能的断裂、下部区域的短路问题等等，既不可能采用亚稳态多晶硅(metastablepolysilicon)(下文中，称为“MPS”)，也不可避免地仅在柱体的内部使用MPS。而且，如图1C所示，当形成柱形存储节点电极时，由于图形倾斜，可能形成桥接。
发明内容因此，为了解决现有技术中出现的上述问题而推出了本发明，本发明的一个目的是提供一种制造半导体器件的电容器的方法，它可以基本上防止图形的断裂、倾斜等，当形成柱形电容器时，使得图形可被稳定地形成，并且各个存储节点电极的内部和外部均能够有助于提高电容器的电容。为了达到这个目的，提供了一种制造半导体器件的电容器的方法，该方法包括下列步骤(1)在半导体衬底上形成第一层间绝缘膜，然后选择性除去第一层间绝缘膜以形成插塞接触孔；(2)在插塞接触孔中形成第一接触插塞；(3)在包括第一接触插塞的第一所得叠层结构的上表面上形成第一阻挡层，该第一所得叠层结构经由步骤(1)和(2)得到；(4)在第一阻挡层上形成第一多晶硅层和第二阻挡层；(5)依次构图第二阻挡层、第一多晶硅层和第一阻挡层，从而形成露出接触插塞的上表面的第一接触孔；(6)在包括第一接触孔的第二所得叠层结构的上表面上形成第一介电层，该第二所得叠层结构经由步骤(1)至(5)得到；(7)除去位于第一接触孔的外部和底部的第一介电层部分，从而留下位于第一接触孔的一个侧面部分上的第一介电层部分；(8)在经由步骤(1)至(7)得到的第三所得叠层结构的上表面上形成第二多晶硅层，该第三所得叠层结构包括留在第一接触孔的所述一个侧面部分上的第一介电层，然后除去位于除第一接触孔外的部分上的第二多晶硅层；(9)在经由步骤(1)至(8)得到的第四所得叠层结构的上表面上形成第二介电层，在第二介电层上形成第三多晶硅层，和构图该第三多晶硅层；(10)在经由步骤(1)至(9)得到的第五所得叠层结构的上表面上形成第二层间绝缘膜，和选择性除去第二层间绝缘膜、图案化的第三多晶硅层、第二介电层、第二阻挡层和第一多晶硅层，从而形成第二接触孔；以及(11)在第二接触孔中形成第二接触插塞，然后在第二接触插塞和第二隔层绝缘层上形成金属布线。根据本发明的另一方面，提供一种制造半导体器件的电容器的方法，该方法包括下列步骤(1)在半导体衬底上形成第一层间绝缘膜，选择性除去第一层间绝缘膜以形成插塞接触孔，和在插塞接触孔中形成第一接触插塞；(2)在包括第一接触插塞的第一所得叠层结构的上表面上形成第一阻挡层，该第一所得叠层结构经由步骤(1)得到；(3)在第一阻挡层上形成第一多晶硅层和第二阻挡层；(4)在第二阻挡层上形成第二层间绝缘膜；(5)选择性除去第二层间绝缘膜、第二阻挡层、第一多晶硅层和第一阻挡层，从而形成第一接触孔；(6)在包括第一接触孔的第二所得叠层结构的上表面上形成第一介电层，该第二所得叠层结构经由步骤(1)至(5)得到；(7)除去位于第一接触孔的外部和底部的第一介电层部分，从而留下位于第一接触孔的一个侧面部分上的第一介电层部分；(8)在经由步骤(1)至(7)得到的第三所得叠层结构的上表面上形成第二多晶硅层，该第三所得叠层结构包括留在第一接触孔的所述一个侧面部分上的第一介电层，然后除去位于除第一接触孔外的部分上的第二多晶硅层；(9)在经由步骤(1)至(8)得到的第四所得叠层结构的上表面上形成第二介电层，在第二介电层上形成第三多晶硅层，和构图该第三多晶硅层；(10)在经由步骤(1)至(9)得到的第五所得叠层结构的上表面上形成第三层间绝缘膜，和选择性除去第三层间绝缘膜、图案化的第三多晶硅层、第二介电层、第二层间绝缘膜、第二阻挡层和第一多晶硅层，从而形成第二接触孔；以及(11)在第二接触孔中形成第二接触插塞，然后在第二接触插塞和第三隔层绝缘层上形成金属布线。下面参考附图详细地加以说明，则本发明的上述和其它目的、特征和优点将更清楚，在附图中图1A～1H是一系列剖面图，示出了按照现有技术制造半导体器件的电容器的方法的各个工艺步骤；图2A～2H是一系列剖面图，示出了按照本发明的实施例制造半导体器件的电容器的方法的各个工艺步骤；以及图3A～3H是一系列剖面图，示出了按照本发明的另一实施例制造半导体器件的电容器的方法的各个工艺步骤。具体实施例方式在下文中，参考本发明的优选实施例。在下面的说明和附图中，使用相同的附图标记代表相同或相似的元件，并将省略对相同或相似元件的重复描述。图2A～2H是一系列剖面图，示出了按照本发明的实施例制造半导体器件的电容器的方法的各个工艺步骤。利用根据本发明优选实施例的制造半导体器件的电容器的方法，如图2A所示，在具有器件隔离膜和字线的半导体衬底51上形成位线53和硬掩模层55，然后在经由上述工艺得到的所得叠层结构的上表面上沉积层间绝缘膜57。接下来，在选择性除去部分层间绝缘膜57以形成暴露出半导体衬底51的在位线53间的部分的插塞接触孔59之后，在插塞接触孔59中形成接触插塞61。随后，在经由上述工艺得到的所得叠层结构的上表面上沉积用于蚀刻阻挡层的第一氮化物膜63，然后在第一氮化物膜63上依次沉积第一多晶硅层65和第二氮化物膜67。接下来，如图2B所示，在第二氮化物膜67上形成一掩模图形(未显示)，用于定义出存储节点形成区，然后使用该掩模图形作为掩模依次除去第二氮化物膜67、第一多晶硅层65和第一氮化物膜63，从而形成露出接触插塞61的上表面的存储节点接触孔69。随后，如图2C所示，除去掩模图形(未示出)，然后在包括存储节点接触孔69的所得叠层结构的表面上沉积第一介电膜71。在沉积第一介电膜71之前，在图形的外表面上生长MPS(未示出)以确保面积。这里，调整外部多晶硅的厚度，使得生长MPS时不会影响到图形。接下来，如图2D所示，通过各向异性干法刻蚀工艺，除去第一介电膜71的位于第二氮化物膜图形67a上面和存储节点接触孔69底部的部分，从而将接触插塞61的表面暴露出来。随后，如图2E所示，在经由上述工艺得到的所得叠层结构的上表面上沉积用于存储节点的多晶硅层73，然后在多晶硅层73上沉积足够厚的牺牲绝缘膜(未示出)，以填充存储节点接触孔。接下来，如图2F所示，通过对整个表面的刻蚀工艺或通过化学机械抛光(CMP)工艺，选择性除去牺牲绝缘膜(未示出)和用于存储节点的多晶硅层73，然后除去剩余的牺牲绝缘膜(未示出)，使得存储节点电极73a相互隔离。随后，在经由上述工艺得到的所得叠层结构的表面上沉积第二介电膜75。这里，在沉积第二介电膜75之前，可以在存储节点电极73a的表面上生长MPS结构(未示出)，以便确保用于电容器的面积。随后，如图2G所示，在第二介电膜75上沉积用于上电极的多晶硅层77。接下来，如图2H所示，在包括用于上电极的多晶硅层77的所得叠层结构的上表面上沉积层间绝缘膜79。然后，选择性除去层间绝缘膜79、多晶硅层77、第二介电膜75、第二氮化物膜图形67a和第一多晶硅层65，以形成金属布线接触孔81。在这种情况下，当形成金属布线接触孔时，甚至可以蚀刻掉用于存储节点刻蚀阻挡的第一氮化物膜上方的部分，使得可以容易地形成接触。随后，在金属布线接触孔81中形成插塞83，然后在插塞83和层间绝缘膜79上形成金属布线85。在下文中，将参考图3A～3H说明按照本发明的另一实施例制造半导体器件的电容器的方法。首先，如图3A所示，在具有器件隔离膜和字线的半导体衬底91上形成位线93和硬掩模层95，然后在经由上述工艺得到的所得叠层结构的上表面上沉积层间绝缘膜97。接下来，在选择性除去部分层间绝缘膜97以形成暴露出半导体衬底91的在位线93间的部分的插塞接触孔99之后，在插塞接触孔99中形成接触插塞101。随后，在经由上述工艺得到的所得叠层结构的上表面上沉积用于蚀刻阻挡的第一氮化物膜103，然后在第一氮化物膜103上依次沉积第一多晶硅层105、第二氮化物膜107和存储节点氧化物膜109。接下来，如图3B所示，在存储节点氧化物膜109上形成一掩模图形(未显示)，用于定义出存储节点形成区，然后使用该掩模图形作为掩模，依次除去存储节点氧化物膜109、第二氮化物膜107、第一多晶硅层105和第一氮化物膜103，从而形成露出接触插塞101的上表面的存储节点接触孔111。随后，如图3C所示，除去该掩模图形(未示出)，然后在包括存储节点接触孔111的所得叠层结构的表面上沉积第一介电膜113。在沉积第一介电膜113之前，在图形的外表面上生长MPS(未示出)，以便确保面积。这里，调整外部多晶硅的厚度，使得生长MPS时不会影响到图形。接下来，如图3D所示，通过各向异性干法刻蚀工艺，除去第一介电膜113的位于存储节点氧化物膜109的上面和存储节点接触孔111的底部的部分，从而将接触插塞101的表面暴露出来。随后，如图3E所示，在经由上述工艺得到的所得叠层结构的上表面上沉积用于存储节点的多晶硅层115。接下来，如图3F所示，在经由上述工艺得到的所得叠层结构的上表面上沉积足够厚的牺牲绝缘膜(未示出)，以填充存储节点接触孔。随后，通过对整个表面的刻蚀工艺或通过化学机械抛光(CMP)工艺，选择性除去牺牲绝缘膜(未示出)和用于存储节点的多晶硅层115，然后除去剩余的牺牲绝缘膜(未示出)，使得存储节点电极115a相互隔离。接下来，在经由上述工艺得到的所得叠层结构的表面上沉积第二介电膜117。这里，在沉积第二介电膜117之前，可以在存储节点电极115a的表面上生长MPS结构(未示出)，以确保用于电容器的面积。随后，如图3G所示，在第二介电膜117上沉积用于上电极的多晶硅层119。接下来，如图3H所示，在包括用于上电极的多晶硅层119的所得叠层结构的上表面上沉积层间绝缘膜121。然后，依次除去层间绝缘膜121、多晶硅层119、第二介电膜117、存储节点氧化物膜109、第二氮化物膜图形107a和第一多晶硅层105，以形成金属布线接触孔123。随后，在金属布线接触孔123中形成插塞125，然后在插塞125和层间绝缘膜121上形成金属布线127。在这种情况下，当形成金属布线接触孔时，可以将蚀刻进行到用于存储节点蚀刻阻挡的第一氮化物膜上方的部分，使得可以容易地形成接触。如上所述，利用按照本发明的制造半导体器件的电容器的方法，取代现有技术中使用的存储节点氧化物膜，沉积多晶硅膜以形成存储节点图形。因此，在形成存储节点图形之后，留在存储节点图形外部(即柱体外部)的多晶硅后来被用作上极板，使得可以基本解决在形成柱形电容器时出现的图形断裂和图形倾斜问题。而且，由于图形被稳定地形成，通过毫无困难地在柱体的内部和外部均生长MPS，可以保证电容器的电容。尽管为了示范的目的描述了本发明的优选实施例，本领域内的技术人员能够理解可以做出各种修改、添加和替换，只要不脱离所附权利要求中公开的本发明的范围和精神。权利要求1.一种制造半导体器件的电容器的方法，该方法包括步骤(1)在半导体衬底上形成第一层间绝缘膜，然后选择性除去第一层间绝缘膜以形成插塞接触孔；(2)在插塞接触孔中形成第一接触插塞；(3)在包括第一接触插塞的第一所得叠层结构的上表面上形成第一阻挡层，该第一所得叠层结构经由步骤(1)和(2)得到；(4)在第一阻挡层上形成第一多晶硅层和第二阻挡层；(5)依次构图第二阻挡层、第一多晶硅层和第一阻挡层，从而形成露出该接触插塞的上表面的第一接触孔；(6)在包括第一接触孔的第二所得叠层结构的上表面上形成第一介电层，该第二所得叠层结构经由步骤(1)至(5)得到；(7)除去第一介电层的位于第一接触孔的外部和底部的部分，从而留下第一介电层的位于第一接触孔的一侧面部分上的部分；(8)在经由步骤(1)至(7)得到的第三所得叠层结构的上表面上形成第二多晶硅层，该第三所得叠层结构包括留在第一接触孔的所述一侧面部分上的第一介电层，然后除去位于除第一接触孔外的部分上的第二多晶硅层；(9)在经由步骤(1)至(8)得到的第四所得叠层结构的上表面上形成第二介电层，在第二介电层上形成第三多晶硅层，和构图该第三多晶硅层；(10)在经由步骤(1)至(9)得到的第五所得叠层结构的上表面上形成第二层间绝缘膜，选择性除去第二层间绝缘膜、图案化的第三多晶硅层、第二介电层、第二阻挡层和第一多晶硅层，从而形成第二接触孔；以及(11)在第二接触孔中形成第二接触插塞，然后在第二接触插塞和第二层间绝缘层上形成金属布线。2.如权利要求1所述的制造半导体器件的电容器的方法，其中第三多晶硅层和第一多晶硅层通过第二接触插塞连接。3.如权利要求1所述的制造半导体器件的电容器的方法，其中步骤(7)是通过干法刻蚀工艺进行的。4.如权利要求1所述的制造半导体器件的电容器的方法，其中第一多晶硅层和第三多晶硅层用作上电极。5.一种制造半导体器件的电容器的方法，该方法包括步骤(1)在半导体衬底上形成第一层间绝缘膜，选择性除去第一层间绝缘膜以形成插塞接触孔，和在插塞接触孔中形成第一接触插塞；(2)在包括第一接触插塞的第一所得叠层结构的上表面上形成第一阻挡层，该第一所得叠层结构经由步骤(1)得到；(3)在第一阻挡层上形成第一多晶硅层和第二阻挡层；(4)在第二阻挡层上形成第二层间绝缘膜；(5)选择性除去第二层间绝缘膜、第二阻挡层、第一多晶硅层和第一阻挡层，从而形成第一接触孔；(6)在包括第一接触孔的第二所得叠层结构的上表面上形成第一介电层，该第二所得叠层结构经由步骤(1)至(5)得到；(7)除去第一介电层的位于第一接触孔的外部和底部的部分，从而留下第一介电层的位于第一接触孔的一侧面部分上的部分；(8)在经由步骤(1)至(7)得到的第三所得叠层结构的上表面上形成第二多晶硅层，该第三所得叠层结构包括留在第一接触孔的所述一侧面部分上的第一介电层，然后除去位于除第一接触孔外的部分上的第二多晶硅层；(9)在经由步骤(1)至(8)得到的第四所得叠层结构的上表面上形成第二介电层，在第二介电层上形成第三多晶硅层，和构图该第三多晶硅层；(10)在经由步骤(1)至(9)得到的第五所得叠层结构的上表面上形成第三层间绝缘膜，且选择性除去第三层间绝缘膜、图案化的第三多晶硅层、第二介电层、第二层间绝缘膜、第二阻挡层和第一多晶硅层，从而形成第二接触孔；以及(11)在第二接触孔中形成第二接触插塞，然后在第二接触插塞和第三层间绝缘层上形成金属布线。6.如权利要求5所述的制造半导体器件的电容器的方法，其中第三多晶硅层和第一多晶硅层通过第二接触插塞连接。7.如权利要求5所述的制造半导体器件的电容器的方法，其中步骤(7)是通过干法刻蚀工艺进行的。8.如权利要求5所述的制造半导体器件的电容器的方法，其中第一多晶硅层和第三多晶硅层用作上电极。9.如权利要求5所述的制造半导体器件的电容器的方法，其中第二层间绝缘膜由氧化物膜制成。全文摘要本发明公开一种制造半导体器件的电容器的方法，包括步骤在衬底上形成第一层间绝缘膜，选择除去该膜以形成插塞接触孔；形成第一接触插塞；形成第一阻挡层、第一多晶硅层和第二阻挡层；依次构图第二阻挡层、第一多晶硅层和第一阻挡层，形成第一接触孔；形成第一介电层；除去位于第一接触孔外部和底部的第一介电层部分，留下其位于第一接触孔的一侧面部分上的部分；形成第二多晶硅层，除去位于除第一接触孔外的部分上的第二多晶硅层；形成第二介电层，形成并构图第三多晶硅层；形成第二层间绝缘膜，选择除去第二层间绝缘膜、图案化的第三多晶硅层、第二介电层、第二阻挡层和第一多晶硅层，形成第二接触孔；形成第二接触插塞，形成金属布线。文档编号H01L21/02GK1540746SQ20031012404公开日2004年10月27日申请日期2003年12月31日优先权日2003年4月23日发明者徐源善申请人:海力士半导体有限公司