专利名称：互补型金属氧化物半导体图像传感器的制造方法
技术领域：
本发明涉及一种互补型金属氧化物半导体(CMOS)图像传感器的制造方法，尤其涉及一种具有微P阱(micronized p-well)的CMOS图像传感器的制造方法，其中该P阱稳定地形成在一像素区域(pixel region)中。
背景技术：
一般说来，CMOS图像传感器是一种能把光学图像转换成电信号的半导体装置。该CMOS图像传感器包括有光检测单元，用于检测光；和逻辑电路，用于将上述检测到的光处理成电信号，然后，此电信号被转换成相应的数据。此CMOS技术采用一开关模式，其中，通过使用多个MOS晶体管(其以具有和像素相同的数目而制成)，以依序地检测出各输出。
此CMOS图像传感器被分成一像素区域和一周围区域(peripheralregion)。特别地，一像素数组(array)形成在该像素区域中，而NMOS和P信道金属氧化物半导体(PMOS)晶体管皆形成在周围区域中。如图1所示，像素数组中的单位像素包括一光电二极管(photodiode，PD)，该光电二极管是一种用来收集光的装置；和四个晶体管，例如一转移晶体管(transfer transistor，Tx)；一重设晶体管(reset transistor，Rx)；一驱动晶体管(drive transistor，Dx)；以及一选择晶体管(selecttransistor，Sx)。更详细地说，该转移晶体管Tx把光电二极管上所收集的光转移至一浮动扩散节点F(floating diffusion node F)上。该重设晶体管Rx通过一所需的电位值，把该浮动扩散节点F设定，然后再通过把该光所产生的电荷放电，以产生一电位值，利用该电位值重设该浮动扩散节点F。该驱动晶体管Dx作为一源极随耦器缓冲放大器(sourcefollower buffer amplifier)，选择晶体管Sx选择地输出对应于该光所产生的电荷的电位值。同时，在该浮动扩散节点F中，有一电容Cfd。此外，在该单位像素之外，存在有一用于读取该输出信号的负载晶体管。
在此，该周围区域中的NMOS晶体管是一正常的NMOS晶体管。该转移晶体管Tx和重设晶体管Rx皆为低门限电压(low threshold voltage)或为损耗(depletion)模式的NMOS晶体管。该驱动晶体管Dx和选择晶体管Sx皆为典型增强模式的NMOS晶体管。因此，该转移晶体管Tx和重设晶体管Rx皆形成为原有MOS晶体管(其不具有p阱)。相反，p阱形成在该周围区域中的该NMOS晶体管中，而且也在该驱动晶体管Dx和选择晶体管Sx的主动区域中。一般说来，形成在周围区域中的p阱称为正常p阱，而形成在该驱动晶体管Dx和该选择晶体管Sx中的p阱称为微p阱，因为该p阱的尺寸小于正常p阱的尺寸。例如，在0.35微米的COMS图像传感器制造技术中，正常p阱和微p阱通过使用掩模(其包含有一正常p阱掩模部分和一微p阱部分)而同时形成。
然而，因为大规模集成的发展，所以在0.18微米的CMOS图像传感器技术中，由于单位像素减少至大约3微米至大约4微米，该微p阱区域减小至大约0.5微米×0.8微米。同时，该正常p阱的深度变得更深，其需要大约700keV的高离子植入能量。因此，光致抗蚀剂的厚度应该增加至大约20000，以避免在该离子植入期间(其具有高能量)产生信道现象(channeling phenomenon)。为了把该微p阱区域限制在大约0.5微米至0.8微米之间，考虑到掩模的分辨率，光致抗蚀剂的厚度必需降至大约10000，而且所使用的离子植入能量也必需改变。因为所使用的离子植入能量(其取决于光致抗蚀剂的厚度)与该掩模分辨率具有折衷关系，所以很难在该像素区域中稳定地形成该微p阱。
发明内容
因此，本发明的目的是提供一种具有微p阱的CMOS图像传感器的制造方法，其中所述微p阱稳定地形成在一像素区域中。
根据本发明的一个方面，提供一种CMOS图像传感器的制造方法，包括如下步骤准备具有周围区域和像素区域的基片；通过使用具有第一厚度的第一光致抗蚀剂来实施第一离子植入工艺，由此在所述像素区域中形成正常的第一导电阱；以及通过使用具有第二厚度的第二光致抗蚀剂来实施第二离子植入工艺，由此在所述周围区域中形成所述第一导电型微阱，其中所述第一厚度大于所述第二厚度。
结合附图，通过下述较佳实施例的描述，本发明的上述和其它目的及特征将变得更加明显，其中图1显示传统的CMOS图像传感器的单位像素的电路图；以及图2A至2D为截面视图，其显示本发明较佳实施例的CMOS图像传感器的制造方法。
具体实施例方式
下面将参考附图来详细描述本发明的较佳实施例。
图2A至2D为截面视图，其显示本发明较佳实施例的CMOS图像传感器的制造方法。
参考图2A，通过使用一由氮化物制成的硬式掩模(未显示)，在一基体10上形成多个沟槽，以把该基体10分成一周围区域100和一像素区域200。然后，为了在该像素区域200中提供一场边缘遮挡效果(fieldedge shielding effect)并实现原有N信道金属氧化物半导体晶体管(NMOS)的特性，采用一N信道停止离子植入技术形成一N信道停止区域11，使得所述N信道停止区域11能围绕每一个形成在像素区域200中的沟槽。在形成该N信道停止区域11之后，一氧化层沉积在其上直到进入至每一沟槽中。实施化学机械抛光(CMP)工艺，以形成多个场氧化层12，每一个场氧化层都具有浅沟槽绝缘(STI)结构。
参考图2B，第一光致抗蚀剂层沉积在上述所得结构的整个表面上，而且进行曝光和显影处理，以形成打开一正常p阱区域的第一光致抗蚀剂图案13，其中该NMOS晶体管形成在该周围区域100中。在此，因该第一光致抗蚀剂图案13的形成只对该正常p阱区域打开，所以该第一光致抗蚀剂层的厚度大于大约20000。结果，能够在不产生信道现象的情况下实施使用高能级的后续离子植入工艺。
接下来，上述离子植入工艺连续地使用在该已打开的正常p阱区域上。从该连续离子植入工艺中，第一p型杂质离子，较佳为硼(B)离子，通过不同的浓度和能级而依序地被植入，以形成一正常p阱14。较佳地，上述连续离子植入工艺包括第一离子植入工艺，用以形成第一正常p阱14A，对该正常p阱14进行电绝缘；第二离子植入工艺，用以形成第二正常p阱14B，以加强该场氧化层12的击穿特性；第三离子植入工艺，用以形成第三正常p阱14C，以加强该晶体管的击穿特性；以及第四离子植入工艺，用以形成第四正常p阱14D，来控制门限电压。同时，每一次离子植入工艺分别需要旋转四次不同的角度，角度分别为大约0度、大约90度、大约180度以及大约270度。
更佳地，实施所述第一离子植入工艺、第二离子植入工艺、第三离子植入工艺以及第四离子植入工艺分别需要通过大约5.0×1012×4/cm3、大约1.5×1012×4/cm3、大约5.0×1011×4/cm3以及大约2.0×1012×4/cm3的浓度和分别大约为350KeV、大约150keV、大约80KeV以及大约20KeV的能量。在此，以符号表示出该硼离子浓度的理由是要指出每一次离子植入工艺分别需要旋转四次不同的角度，角度分别为大约0度、大约90度、大约180度以及大约270度，配合使用该硼离子的预定浓度来实施该工艺。因此，上述浓度是离子植入工艺中使用的该p型杂质离子的总浓度。在此之后，表示离子植入浓度的相同符号将用于这种离子植入工艺中。
请参考图2C，通过采用习知的技术来移除该光致抗蚀剂图案13。然后，通过使用一掩模(使用于一微p阱(未显示))，第二光致抗蚀剂层沉积在其上且进行曝光和显影工艺。通过该曝光和显影工艺，形成第二光致抗蚀剂图案15(只打开用于在该像素区域200中形成一驱动晶体管和一选择晶体管的微p阱区域)。在此，因为完成该正常p阱形成工艺需要高能量的离子植入，所以可形成具有厚度较薄的该第二光致抗蚀剂层。同时，该第二光致抗蚀剂层的厚度小于大约10000。然后，可把该微p阱区域限制在大约0.5微米至大约0.8微米之间。
接下来，在浓度和能级发生各种变化的情况下，通过实施两次离子植入，第二p型杂质离子，较佳为硼离子，被离子植入至在该像素区域200中的该已打开的微p阱区域中。通过该连续离子植入工艺，形成一微p阱16。较佳地，该连续离子植入工艺包括第一离子植入工艺，以形成第一微p阱16A，以加强该晶体管的击穿特性；和第二离子植入工艺，用以形成第二微p阱16B，以控制一门限电压。在此，该第一微p阱16A和第二微p阱16B具有类似于该第三和该四正常p阱14C和14D的功能。因此，形成该第三和该第四正常p阱14C和14D的相类似的离子植入工艺用于形成该第一微p阱16A和该第二微p阱16B。更佳地，该第一和该第二离子植入工艺通过分别大约5.0×1011×4/cm3和大约2.0×1012×4/cm3的浓度和分别大约80KeV和大约20KeV的能量予以实施。
参考图2D，通过该习知技术来移除该第二光致抗蚀剂图案15。虽然未列举，但是通过实施后续各工艺，各晶体管形成在该周围区域100和像素区域200中。
以本发明的较佳实施例为基础，通过分别使用该正常p阱掩模和该微p阱掩模使每一光致抗蚀剂层具有不同的厚度。因此，因为大规模集成可稳定形成在该像素区域中，所以该微p阱区域可减小。同时，因为可独立地控制该驱动晶体管和选择晶体管(在该微p阱中)的击穿特性和该门限电压，所以可把这些晶体管的特性优化。
同时，虽然该微p阱通过实施该连续离子植入工艺(包括第一和第二离子植入工艺)而形成在像素区域中，但是仍可只通过该第二离子植入工艺来形成。同时，该第二离子植入工艺可通过大约2.0×1012×4/cm3的浓度和大约20KeV的能量，或通过大约2.4×1012×4/cm3的浓度和大约20KeV的能量来实施。
根据本发明的较佳实施例，这些光致抗蚀剂层通过分别使用正常p阱掩模和微p阱掩模而形成不同的厚度。因此，因为在该像素区域中的大规模集成，所以能把该区域的微p阱稳定地形成，而且也可把该驱动晶体管和该选择晶体管(形成在该微p阱中)的各特性优化。结果，更可进一步改进该CMOS图像传感器的可靠度和特性。
虽然本发明已描述出实施例，但非常明显的是，本领域的技术人员可在不远离下述权利要求所定义的本发明范围的情况下，做出种种变化和改进。
权利要求
1.一种互补型金属氧化物半导体(CMOS)图像传感器的制造方法，包括如下步骤准备具有周围区域和像素区域的基片；通过使用具有第一厚度的第一光致抗蚀剂来实施第一离子植入工艺，由此在所述像素区域中形成正常的第一导电阱；以及通过使用具有第二厚度的第二光致抗蚀剂来实施第二离子植入工艺，由此在所述周围区域中形成所述第一导电型微阱，其中所述第一厚度大于所述第二厚度。
2.如权利要求1所述的方法，进一步包括如下步骤形成多个场氧化层，以此把所述周围区域和像素区域分隔开来。
3.如权利要求1所述的方法，其特征在于所述第一厚度大于大约20000，所述第二厚度小于大约10000。
4.如权利要求1所述的方法，其特征在于所述第一离子植入工艺包括如下步骤形成打开所述基体上像素区域的第一光致抗蚀剂图案；通过使用一连续的离子植入工艺，对第一导电型杂质离子进行连续的离子植入，以在所述已打开的像素区域中形成正常的第一导电阱；以及移除所述第一光致抗蚀剂图案。
5.如权利要求1所述的方法，其特征在于所述第二离子植入工艺包括如下步骤形成打开所述基体上周围区域的第二光致抗蚀剂图案；通过使用一连续的离子植入工艺，对第一导电型杂质离子进行连续的离子植入，以在所述已打开的周围区域中形成第一导电型的微阱；以及移除所述第二光致抗蚀剂图案。
6.如权利要求1所述的方法，其特征在于所述第一导电杂质是p型杂质，且所述p型杂质是硼离子。
7.如权利要求4所述的方法，其特征在于在形成所述正常的第一导电阱的步骤中，所述连续的离子植入工艺如此实施在不同浓度和能级可变的情况下，实施四次离子植入工艺。
8.如权利要求7所述的方法，其特征在于每次离子植入工艺的实施都需要旋转四次不同的角度，分别为大约0度、大约90度、大约180度以及大约270度。
9.如权利要求7所述的方法，其特征在于所述连续的离子植入工艺包括第三离子植入工艺通过使用大约5.0×1012×4/cm3的浓度和大约350keV的能量来实施；第四离子植入工艺通过使用大约1.5×1012×4/cm3的浓度和大约150keV的能量来实施；第五离子植入工艺通过使用大约5.0×1011×4/cm3的浓度和大约80keV的能量来实施；以及第六离子植入工艺通过使用大约2.0×1012×4/cm3的浓度和大约20keV的能量来实施。
10.如权利要求5所述的方法，其特征在于在形成所述第一导电型的微阱的步骤中，所述连续的离子植入工艺如此实施通过在不同的浓度和能级下实施两次离子植入工艺，或实施单次离子植入工艺。
11.如权利要求10所述的方法，其特征在于每次离子植入工艺的实施都需要旋转四次不同的角度，分别为大约0度、大约90度、大约180度以及大约270度。
12.如权利要求10所述的方法，其特征在于所述连续的离子植入工艺包括第一离子植入工艺，其实施使用大约5.0×1011×4/cm3的浓度和大约80keV的能量；第二离子植入工艺，其实施使用大约2.0×1012×4/cm3至大约2.4×1012×4/cm3范围内的浓度和大约20keV的能量。
13.如权利要求10所述的方法，其特征在于所述单次离子工艺通过使用大约2.0×1012×4/cm3的浓度或大约2.4×1012×4/cm3的浓度和伴随大约20keV的能量来实施。
14.如权利要求2所述的方法，进一步包括形成第二导电信道停止区域的步骤，使得在形成所述场氧化层的步骤之前，所述第二导电信道停止区域围绕每一场氧化层。
全文摘要
本发明涉及一种互补型金属氧化物半导体(CMOS)图像传感器的制造方法，其中一微p阱稳定地形成在一像素区域中，以适应大规模集成的趋势。该方法包括如下步骤准备具有周围区域和像素区域的基片；通过使用具有第一厚度的第一光致抗蚀剂来实施第一离子植入工艺，由此在所述像素区域中形成正常的第一导电阱；以及通过使用具有第二厚度的第二光致抗蚀剂来实施第二离子植入工艺，由此在所述周围区域中形成所述第一导电型微阱，其中所述第一厚度大于所述第二厚度。
文档编号H01L21/265GK1531062SQ20041000852
公开日2004年9月22日 申请日期2004年3月11日 优先权日2003年3月13日
发明者李源镐 申请人:海力士半导体有限公司