专利名称：具有高灵敏度栅极的场效应晶体管的制作方法
技术领域：
本发明涉及场效应晶体管。
背景技术：
场效应晶体管(FET)是最重要的电子器件之一。FET具有源极、漏极和用于在源极和漏极之间输送电流的有源半导体沟道。在FET中，在有源半导体沟道中流动的电流通过沟道的导电率被控制。具体地说，FET包括一种栅极结构，用于产生改变有源半导体沟道的导电率的电场。所述栅极结构包括栅极和用于使栅极与沟道电气绝缘的栅极电介质。
栅极电介质的构形部分地确定某一特定的栅极电压在半导体沟道产生的电场的强度。一些栅极电介质具有这样的构形，其引起栅极电压的小的改变，以便产生施加于有源半导体沟道的电场强度的大的改变。这些栅极结构具有高的灵敏度，因而在许多FET应用中是需要的。
用于产生高灵敏度的栅极结构的一种方法涉及由非常薄的层制造栅极电介质。传统的用于栅极电介质的层正在快速地接近电绝缘层的最小厚度，因而，需要一种用于制造具有高灵敏度的栅极结构的其它方法。
发明内容
多种实施例提供了其中以准一维(1D)材料作为栅极介电层的场效应晶体管(FET)。所述准一维材料具有这样的介电常数，其在低、中栅极操作频率下具有较大的实部。介电常数的大的实部使得栅极结构成为超敏感的。这种新的栅极介电层或者是一个薄的层，或者是一个比常规的栅极介电层厚得多的层。
在一方面，本发明的特征在于一种场效应晶体管(FET)，其具有源极，漏极，栅极，以及一个作为FET的有源沟道的半导体层。所述有源沟道被构成用于在源极和漏极之间传送电流，并具有对施加于栅极的电压敏感的导电率。所述栅极介电层位于栅极和所述半导体层之间，并且包括准一维电荷或自旋密度波动材料。
在另一方面中，本发明的特征在于一种用于操作一种场效应晶体管的方法，所述晶体管具有栅极，源极，漏极和有源半导体沟道。所述方法包括通过在所述源极和漏极之间施加电压在所述有源半导体沟道中建立电流，并通过调节施加于栅极的电压改变所述电流。调节电压的步骤引起位于所述沟道和栅极之间的电荷或自旋密度波动材料中的电场强度的改变。
图1是具有超灵敏的栅极的场效应晶体管(FET)的截面图；图2是适用于图1的FET的栅极介电层的掺杂的铜酸盐阶梯材料的透视图；图3a，3b，3c是在图2所示的掺杂的铜酸盐阶梯材料的一个单位晶格中的Cu2O3片，CuO2链和Sr(锶)或Ca(钙)掺杂剂原子的侧视图；图4是用于表示操作图1的FET的方法流程图；图5A-5B表示图1的FET的特定实施例的截面图，其中栅极介电层由掺杂的铜酸盐阶梯材料的块状晶体构成；以及图5C-5D表示图1的FET的另一个特定实施例的截面图，其中栅极介电层是掺杂的阶梯材料的薄的多晶膜。
在附图和正文中，相同的标号表示类似功能的元件。
具体实施例方式
在2002年1月9日由Girsh Blumberg等人申请的美国专利申请No.10/043372(‘372)的全文被包括在此作为参考。
图1表示位于电介质或半导体衬底12上的场效应晶体管(FET)10。FET12包括栅极14，源极16，漏极18以及半导体层20。栅极、源极和漏极14，16和18位于半导体层20的同一侧上。栅极介电层22被插在栅极14和半导体层20之间。半导体层20作为FET 10的有源沟道，这是因为层20被构成用于在源极16和漏极18之间传送电流，并具有可由栅极14控制的导电率。示例的半导体层20包括无机或有机半导体，它们是本征的n型掺杂的或p型掺杂的。
栅极14的位置被设置用于在位于源极16和栅极18之间的半导体层20的部分产生控制电场。具体地说，一些栅极电压产生引起半导体层20传导在源极16和漏极18之间流动的电流的电场。另一些栅极电压产生引起半导体层20基本上不传导在源极16和漏极18之间流动的电流的电场。
在中等和高的操作频率下，栅极电压的小的改变便引起半导体层20的表面的合成电场的强度的大的改变。具体地说，栅极电压的小的改变可以引起半导体层20从导电状态改变为非导电状态，借以使有源沟道从导通状态改变为截止状态。由于这个原因，FET 10具有高灵敏度的栅极结构。
栅极结构的高灵敏度源自栅极介电层22的成分。栅极介电层22是晶体的或多晶的准一维(1D)材料，其在室温下具有电荷密度波动状态或自旋密度波动状态。在中频和高频下，密度波动状态产生具有大的实部介电常数。大的实部使得栅极14上的小的电压能够在准一维材料内部产生大的电场。这种大的内部电场又产生用于控制半导体层20的导电率的大的电场。
栅极介电层22的准一维材料具有垂直于有源半导体沟道20和栅极14表面的各向异性的轴“c”。沿着“c”轴，准一维材料的介电常数的实部比沿着垂直于c轴的方向的介电常数的实部大100倍或更多。因此，栅极14能够响应小的栅极电压产生强电场。
示例的栅极介电层22由掺杂有锶(Sr)和钙(Ca)的晶体或多晶铜酸盐阶梯材料构成。在一些掺杂的铜酸盐阶梯材料中，滑动的自旋密度波动状态使介电常数在室温下具有大的实部。例如，掺杂的铜酸盐阶梯材料Sr14Cu24O41的介电常数沿着c晶格轴，即ID各向异性轴，具有非常大的实部。沿着c轴，实部的示例的值大约是106或更大。这些值比在室温下其它好的介电材料的介电常数的实部大103倍或更多。在等于和大于室温的温度下，Sr14Cu24O41的介电常数的实部在从0赫兹到大约100千兆赫兹的宽的频率范围内具有大的值。
图2表示用于图1的栅极介电层22的示例的掺杂的铜酸盐阶梯材料30。掺杂的铜酸盐阶梯材料30沿着晶体的b轴形成一堆成对的Cu2O3片32和CuO2链34。几排掺杂剂原子36位于Cu2O3片32附近。掺杂剂原子36相对铜(Cu)和氧(O)原子的相对百分数由晶体的化学计量固定。用作栅极介电层22的示例的铜酸盐阶梯晶体具有化学计量成分(Sr14-xCax)Cu24O41，即Sr和/或Ca掺杂剂原子36。
图3a，3b，3c表示图2的铜酸盐阶梯材料30的一个单位晶格38的Cu2O3片32，CuO2链34和几排掺杂剂原子36。Cu2O3片32包括阶梯状的、和氧(黑圆圈)连结的铜(浅圆圈)的结构单元39。在Cu2O3片32中，阶梯状的结构单元39通过氧键合而连结在一起。CuO2链34具有和氧连结的铜的结构单元40。Cu2O3片32和CuO2链34具有几乎等量的结构，其中沿着单位晶格38的c轴7个阶梯状的单元39和10个链结构单元40匹配。
图2，3a-3c表示铜-氧片32固定一个各向异性的轴c，用于掺杂的铜酸盐阶梯材料30。由于铜-氧阶梯32，掺杂的铜酸盐阶梯材料作为准一维(1D)材料。掺杂的铜酸盐阶梯材料30的1D各向异性使得其介电性能是各向异性的。晶体的介电常数的实部沿着c晶格和1D各向异性轴比沿着垂直的a-和b-晶格轴一般大几个数量级或更多。
再次参见图1，在栅极介电层22中，使用图2，3a-3c的掺杂的铜酸盐阶梯材料30的晶体形式的FET 10最好使材料的c晶格轴线的方向基本上垂直于栅极14的表面15和有源半导体沟道的表面17。这种定向能够增加栅极电压在FET10的有源沟道产生的有效电场的强度，借以增加FET的栅极结构的总体灵敏度。
最好是，栅极介电层22的自旋或电荷密度波动材料也和FET的有源半导体沟道的表面17接触。即，在半导体层20的有源沟道部分和栅极介电层22之间最好不设置其它材料。这种接触结构使得能够在自旋或电荷密度波动材料内部产生强电场的改变，从而引起FET的有源沟道的导电率的较大的改变，借以使得栅极结构更加灵敏。
图4表示用于操作图1的FET 10的方法。所述方法40包括在FET的有源沟道上施加一个偏压，从而在其中建立电流(步骤42)。为了施加所述偏压，在位于半导体层20的有源沟道部分的相对侧上的源极和漏极16和18上施加一个电压。方法40包括借助于调节施加于栅极14上的电压，使得在位于有源沟道和栅极14之间的自旋或电荷密度波动材料中即栅极介电层22的材料中的电场强度改变，改变在有源沟道中流过的电流(步骤44)。由于自旋或电荷密度波动材料的存在，栅极电压的改变比没有所述材料时在栅极介电层22的内部产生大得多的电场的改变。这个较大的电场的改变能够使得一个较小的栅极电压的改变便能改变有源沟道的导电性的状态，例如在导通和截止沟道状态之间转换。
有两种用于制造掺杂的铜酸盐阶梯材料例如Sr14Cu24O41的方法。一种方法生产掺杂的铜酸盐阶梯材料的块状晶体，例如在‘372申请中所述。另一种方法形成掺杂的铜酸盐阶梯材料的膜。用于制造铜酸盐阶梯材料的不同的方法提供图1的FET 10的不同的实施例。
图5A和5B表示FET 10A，10B，即图1所示的FET 10的实施例。FET 10A，10B借助于使用铜酸盐阶梯材料的块状晶体的制造处理制成。
参看图5A，FET 10A的制造处理使用块状的Sr14Cu24O41晶体。用于制造这种块状晶体的一种方法由E.M.McCarron，III inMat.Res.Bull.Vol.23(1988)page 1356说明了，该文件的全文被包括在此作为参考。所述方法包括混和SrO2粉末和CuO粉末的化学计量量。所述粉末混合物被装入一个金制的坩锅，并被加热到其范围大约为875℃-900℃的最终温度。在加热期间，每小时使温度升高5℃，直到达到最终温度。混合物在最终温度下被保持大约36个小时，从而形成熔化物，然后以大约每小时1℃的速率冷却到400℃。使熔化物进一步冷却到大约100℃，使得可以除去坩锅而获得最终的晶体。
另一种用于制造单一的Sr14Cu24O41铜酸盐阶梯晶体的方法由mtoyama在Physical Review 55B(1997)page R3386中说明了。其中的处理基于由Tanaka在Nature 337(1989)page 21以及由Kimura在J.Crystal Growth 41(1997)192中说明的移动溶剂漂浮区方法。Motoyma，Tanaka以及Kimra的论文全文被包括在此作为参考。
用于FET 10A的制造处理包括沿着基本上垂直于晶体的c晶格轴线的平面切割块状的SF14Cu24O41晶体。切割步骤生产Sr14Cu24O41晶体的薄片22A。示例的薄片22A具有小于大约为0.5毫米的厚度，最好小于大约0.05毫米。薄片22 A将作为FET 10A的栅极介电层。
用于制造FET 10A的处理包括在晶体Sr14Cu24O41的切片22A的表面46上蒸发而成金属栅极14。用于蒸发的示例的金属包括金、银、铝和铜。金属栅极14和介电片22A构成FET 10A的栅极结构。
在所述栅极结构中，和栅极14的表面正交的矢量相对于块状晶体Sr14Cu24O41的c晶格轴线成一小的角度。角度小的程度取决于介电片22A被初始切割时的取向。角度的大小至少小于45度。
FET 10A的制造处理包括把栅极结构安装在衬底12上，以便帮助随后的处理。一些处理包括对薄的切片22A例如利用化学机械平面化技术对安装的栅极结构的暴露的表面48进行平面化。把切片22A弄薄使得最后的栅极结构对于施加的栅极电压更灵敏。如果栅极结构被安装在可硬化的腊中则有助于平面化。用于进行平面化的合适的腊和安装材料是本领域技术人员熟知的。
制造处理包括在介电片22A的暴露的表面48上蒸发金属源极和漏极16，18。蒸发在掩模的控制下进行，例如利用平板印刷形成的光抗蚀掩模。所述掩模固定横向的边界，使得源极16和漏极18之间的间隙位于栅极14的上方。所述间隙对切片22A的界面区域在晶体管的操作期间处于强电场下。
制造处理包括在切片22A的表面48上淀积半导体层20，从而在源极16和漏极18之间形成有源沟道21。用于淀积所述层的示例的方法包括无机半导体层的外延生成和基于溶液的有机半导体层的淀积。在一些实施例中，淀积还包括在半导体层20中扩散或植入n型或p型杂质，并热激活所述的杂质。用于淀积和掺杂这种半导体层的方法上本领域技术人员熟知的。
由于切片22A的原始切割方向，半导体层20的表面的法线相对于块状晶体Sr14Cu24O41的c晶格轴线成一小的角度。所述角度的大小至少小于45度。
参看图5B，FET 10B的制造处理还使用掺杂的铜酸盐阶梯材料的晶体块，例如通过上述引入的‘372专利申请或McCarron，III或Motoyama的论文中所述的方法生成的。FET 10A的制造处理包括从掺杂的铜酸盐阶梯材料的块状晶体上切割薄片22B。所述处理包括进行掩模控制的蒸发，从而在切片22B的表面46上形成金属的源极16和漏极18。所述处理包括淀积或生成半导体层20，从而形成和切片22B具有界面的有源沟道21。所述界面连接源极16和漏极18。所述处理包括把所得结构安装在一个支撑衬底12上，以便帮助进行随后的处理步骤，例如切片22B的平面化。所述处理还包括进行掩模控制的蒸发，从而在切片22B的第二表面48上形成金属的栅极14。所述掩模对准栅极14，以便盖住半导体层20的有源沟道21上方的区域。
图5C和5D表示由利用掺杂的铜酸盐阶梯材料的薄多晶膜的制造处理制成的FET 10C，10D。
参见图5C，FET 10C的制造处理包括在衬底12(例如半导体或介电衬底内)形成栅极14。所述形成步骤包括制造金属的或者重掺杂的半导体栅极14。制造金的、铝的或铜的电极包括本领域技术人员熟知的处理，例如掩模控制刻蚀和蒸发淀积。制造重掺杂的半导体电极包括在衬底12例如半导体衬底内的n型或p型掺杂剂的掩模控制的扩散或植入，并随后热激活所述杂质原子。这种方法也是本领域技术人员熟知的。
制造处理包括在栅极14和衬底12的上形成多晶掺杂的铜酸盐阶梯材料(例如Sr14Cu24O41)的膜22C。膜22C将作为FET 10C的栅极介电层。
由于晶格失配，膜22C一般形成一个多晶层，其中各个晶粒的c晶格轴线不垂直于栅极14的表面50。这种晶粒未对准会稍微降低膜22C的介电常数的实部的有效值。
虽然膜22C的各个晶粒的c晶格轴线没有完全和将要由栅极14产生的电场的方向对准，膜2是非常薄的。示例的膜22C小于10微米厚，最好小于大约1微米厚。这种膜22C比通过切割掺杂的铜酸盐阶梯材料的块状晶体形成的切片22A，22B薄得多。由于其具有薄的厚度，膜22C一般构成一种比由图5A，5B的切片22A，22B构成的更灵敏的栅极结构。
Y.Furubayashi等人描述了一种用于形成和图5C的膜22C类似的掺杂的铜酸盐阶梯材料的膜的方法。Y.Furubayashi等人的方法在Phys.Rev.B 60(1999)，pages r3702-R3723公开的论文中描述了。该文的全文被包括在此作为参考。
由材料例如CaxSr14-xCu24O41形成膜22C的一种方法包括脉冲激光淀积。在进行淀积之前，制备固态的小球作为激光靶。小球的制备包括形成CaCO3，SrCO3和CuO粉末的混合物，把所述混合物压制而成直径大约为20毫米的小球，并在流动的氧气环境中在大约780℃下对小球进行烧结大约60小时。开始混合物的锶和/或钙相对于铜含量略丰富。例如，用于制造Sr14Cu24O41的膜的开始混合物具有大约在14/24和14/26之间的化学计量比的锶和铜。膜22C的淀积包括使用激光脉冲从小球逐出材料，其条件是在衬底12和栅极14上形成被逐出的材料的膜。一般的淀积条件包括使用波长大约为248纳米，脉冲频率大约为1赫兹的KrF激发物激光脉冲。淀积条件包括保持衬底温度大约为600℃，并保持氧气压力大约为1.6×102Pa。期望在这些体条件下以大约每秒0.1纳米的速度淀积材料，并形成厚度大约为100纳米或以上的最终的膜。
制造处理包括在掺杂的铜酸盐阶梯材料的膜22C的暴露的表面52上蒸发淀积金、铝或铜的源极16和漏极18。在蒸发期间，一个掩模控制构成电极16和18的特征细节。
制造处理还包括在膜22C的暴露的表面52上淀积半导体层20，借以在源极和漏极16，18之间形成有源半导体沟道21。用于形成半导体层20的示例的方法已经参照图5A进行了说明。半导体层20可被掺杂n型或p型掺杂剂。
有源沟道21和源极16、漏极18形成和掺杂的铜酸盐阶梯材料的膜22C之间的界面。这使得有源沟道21的界面区域也在源极16和漏极18之间形成导电沟道，其中所述界面区域对在膜22C中的强电场上是敏感的。界面区域的敏感性使得FET 10C的导电性能对于施加于栅极14的电压是超敏感的。
参看图5D，说明用于制造FET 10D的方法。所述方法包括在衬底12的表面54上淀积半导体层20。所述方法包括形成金属或重掺杂的半导体源极16和漏极18，使得半导体层20的有源沟道部分21连接源极16和漏极18。制造方法包括在半导体层20和电极16，18上生成掺杂的铜酸盐阶梯材料的膜22D，例如采用已经参照图5C说明的方法。介电膜22D接触沟道部分21和源极16以及漏极18。所述方法还包括在膜22D的暴露的表面56上进行蒸发淀积，使得形成金、铝或铜栅极14。一个掩模控制所述的蒸发，使得栅极14在半导体层20的有源沟道部分21上方对准。
对于本领域的普通技术人员，根据说明书、权利要求书和附图，显然可以作出许多其它的实施例。
权利要求
1.一种场效应晶体管，包括栅极，源极和漏极；被定位用作所述晶体管的有源沟道的半导体层，所述有源沟道被构成用于在源极和漏极之间传送电流，并具有对施加于栅极的电压敏感的导电率；以及栅极介电层，其包括准一维电荷或自旋密度波动材料，并位于所述栅极和所述半导体层之间。
2.如权利要求1所述的晶体管，其中所述准一维电荷或自旋密度波动材料是具有一维的各向异性轴的晶体，所述轴和所述半导体层的表面的法向量成一个角度，所述角度具有小于45度的值。
3.如权利要求1所述的晶体管，其中所述准一维电荷或自旋密度波动材料和所述半导体层接触。
4.如权利要求1所述的晶体管，其中所述准一维电荷或自旋密度波动材料包括铜酸盐材料。
5.如权利要求4所述的晶体管，其中所述铜酸盐材料是多晶膜。
6.如权利要求4所述的晶体管，其中所述铜酸盐材料包括锶掺杂剂原子和钙掺杂剂原子中的一种。
7.如权利要求6所述的晶体管，其中所述铜酸盐材料包括Sr14Cu24O41。
8.一种用于操作一种场效应晶体管的方法，所述晶体管具有栅极、源极、漏极和有源半导体沟道，所述方法包括通过在所述源极和漏极之间施加电压在所述有源半导体沟道中建立电流；以及通过调节栅极电压使得位于所述沟道和栅极之间的电荷或自旋密度波动材料中的电场强度的改变来改变所述电流。
9.如权利要求8所述的方法，其中所述电荷或自旋密度波动材料上被定位用作栅极介电层的铜酸盐阶梯材料。
10.如权利要求9所述的方法，其中所述铜酸盐阶梯材料和所述半导体沟道接触。
全文摘要
一种场效应晶体管，包括源极、漏极、栅极、栅极介电层，和被设置用作所述晶体管的有源沟道的半导体层。所述有源沟道被构成用于在源极和漏极之间传送电流，并具有对施加于栅极的电压敏感的导电率。所述栅极介电层位于所述栅极和所述半导体层之间，并包括准一维电荷或自旋密度波动材料。
文档编号H01L21/02GK1591898SQ200410034820
公开日2005年3月9日 申请日期2004年4月14日 优先权日2003年4月15日
发明者格什·布鲁姆伯格, 彼得·B.·利托伍德 申请人:朗迅科技公司