专利名称：半导体装置的制造方法
技术领域：
本发明涉及包含层叠内部配线及树脂层而成的层叠体的半导体装置的制造方法。
背景技术：
近年来，为了小型化半导体装置的芯片尺寸，芯片尺寸组件(CSP)被广泛使用。
图11表示采用芯片尺寸组件的半导体装置的外观图。一般，芯片尺寸组件的半导体集成装置，具有通过环氧等树脂12由上部支撑基体14和下部支撑基体16夹住半导体芯片10，从其侧面取出外部配线30并连接到设置于元件背面的球状端子20上的结构。
这种芯片尺寸组件的半导体装置的制造方法，如图1～图8所示，基本上由集成电路元件形成及内部配线形成工序(S10)、第一层叠体形成工序(S12)、研磨工序(S14)、第二层叠体形成工序(S16)、切削工序(S18)、金属膜成膜工序(S20)、端子形成工序(S22)以及切割工序(S24)构成。
其中，在切削工序(S18)中，用切割锯从下部支撑基体16到上部支撑基体14为止形成一个倒V字型的沟槽(切槽)24，使得半导体芯片10的内部配线26的端部28露出。
利用所述以往技术制造的芯片尺寸组件的半导体装置，如图9的切削工序后的放大图所示，树脂13作为异物附着在半导体芯片10的内部配线26的端部28上。
结果，在以后的工序中，成膜的金属膜30与内部配线26的端部28的接触电阻变大，并且产生可靠性降低的问题。
发明内容
本发明鉴于所述以往技术的问题，其目的在于，提供一种为了解决所述课题，除去附着在内部配线26的端部28上的树脂13等异物，降低内部配线26的端部28与金属膜30的接触电阻，并且提高可靠性的半导体装置的制造方法。
为了实现所述目的，本发明是一种半导体装置的制造方法，其特征在于，包括隔着树脂层，在已形成内部配线的半导体基板上形成粘合固定了支撑基体的层叠体的第一工序；保留所述层叠体的一部分，至少切削树脂层及内部配线，并形成使内部配线的一部分露出的沟槽的第二工序；将在所述层叠体上形成的沟槽暴露在等离子体气氛中并洗净的第三工序；覆盖所述层叠体的表面及所述沟槽并形成金属膜的第四工序；和对所述金属膜进行图案加工，以形成外部配线的第五工序，所述等离子体气氛是可以蚀刻所述树脂的等离子体气氛。
图1是表示本发明的实施方式的集成电路元件形成以及内部配线形成工序的图。
图2是表示本发明的实施方式的第一层叠体形成工序的图。
图3是表示本发明的实施方式的研磨工序的图。
图4是表示本发明的实施方式的第二层叠体形成工序的图。
图5是表示本发明的实施方式的切削工序的图。
图6是本发明的实施方式的切削工序后的半导体装置的放大图。
图7是表示本发明的实施方式的金属膜成膜工序的图。
图8是表示本发明的实施方式的端子形成工序的图。
图9是表示本发明的实施方式的切割工序的图。
图10是本发明的其它实施方式的工序的图。
图11是采用芯片尺寸组件的半导体装置的外观图。
图中10-半导体基板，12-树脂层，13-树脂附着物，14-上部支撑基体，16-下部支撑基体，20-球状端子，24-沟槽，26-内部配线，28-内部配线的端部，30-金属膜，32-缓冲部件，34-保护膜。
具体实施例方式
本发明的实施方式的半导体装置的制造方法，如图1～图8所示，由集成电路元件形成以及内部配线形成工序(S10)、第一层叠体形成工序(S12)、研磨工序(S14)、第二层叠体形成工序(S16)、切削工序(S18)、金属膜成膜工序(S20)、端子形成工序(S22)以及切割工序(S24)构成。
步骤S10的集成电路元件形成以及内部配线形成工序，如图1所示，在由半导体基板10的表面上的位置线而划分的各区域10A上形成集成电路。接着，在半导体基板10的表面上，以跨越相邻集成电路元件的边界的方式，通过氧化膜形成内部配线26。该内部配线26通过形成于氧化膜中的接触孔与集成电路元件电连接。
半导体基板10，可以是硅、砷化镓等一般的半导体材料，例如，形成受光元件CCD那样的集成电路，可以用周知的半导体工艺进行。而且，作为内部配线26的材料，可以采用银、金、铜、铝、镍、钛、钽、钨等对于半导体装置来说一般可以使用的材料作为主要材料。在考虑到电阻值或材料的可加工性的情况下，优选采用铝。
在步骤S12的第一层叠体形成工序中，如图2所示，在形成了集成电路元件的半导体基板10的表面上由环氧粘接剂的树脂层12粘合固定上部支撑基体14。
在步骤S14的研磨工序中，如图3所示，从背面侧开始，对半导体基板10等进行研磨机等机械研磨，使半导体基板10的厚度变薄。
在步骤S16的第二层叠体形成工序中，如图4所示，从背面侧沿着位置线对半导体基板10进行蚀刻加工，以使层叠内部配线26的氧化膜的表面露出。接着，用环氧粘接剂等树脂层12，在半导体基板10的背面上形成粘合固定了下部支撑基体16的层叠体。
上部支撑基体14以及下部支撑基体16可以在玻璃、塑料、金属或者陶瓷等能用于半导体装置封装的材料中选择适当的材料。比如，在将CCD等受光元件形成于半导体基板上时，作为上部支撑基体14，最好选择透明的玻璃或塑料。
在步骤S18的切削工序中，如图5所示，在下部支撑基体16的背面上，在以后的工序中在形成球状端子20的位置上形成缓冲部件32。该缓冲部件32发挥缓和球状端子20的应力的缓冲器的作用。作为缓冲部件32的材料，应该选择具有柔软性，并且可以进行图案加工的材料，优选采用感光性环氧树脂。
接着，用切割锯从下部支撑基体16侧到上部支撑基体14为止形成倒V字型沟槽(切槽)24。结果，内部配线26的端部28露出到沟槽24的内面。此时，如图6所示，树脂12的切屑13作为异物附着在内部配线26的端部28上。切屑13，是在切槽形成时切割锯等以高速旋转切削树脂层，树脂层12熔融附着在端部28上的屑，但固化以后，很难溶解于异丙醇这样的有机溶剂中，因此不能利用有机溶剂的超音波洗净而完全除去。
于是，如果在内部配线26的端部128上附着了切屑13的状态下直接进入下一道工序，则内部配线26的端部128与金属膜30的接触电阻就会变大，并降低可靠性。因此，在切槽24形成后，将切槽24暴露在可以蚀刻树脂12及切屑13的等离子体气氛中，不断分解附着在端部28上的切屑13而除去。适于做这种等离子体气氛的物质有O2等离子体或CF4等离子体。
在步骤S20的金属膜形成工序中，如图7所示，在形成了沟槽24的下部支撑基体16侧成膜金属膜30。该金属膜30也成膜于沟槽24的底面及侧面上，并与内部配线26电连接。接着，将金属膜30图案加工为所定的配线图案，并进行形状加工。
作为金属膜30的材料，可以采用银、金、铜、铝、镍、钛、钽、钨等对于半导体装置来说一般可以使用的材料作为主要材料。在考虑到电阻值或材料的可加工性的情况下，优选采用铝。
在步骤S22的端子形成工序中，如图8所示，形成保护膜34，以便覆盖下部支撑基体16的背面上的缓冲部件32以外的区域。作为保护膜34，由于优选采用可以图案加工的材料，故可以与缓冲部件32一样使用感光性环氧树脂等。接着，作为外部端子，在下部支撑基体16的缓冲部件32上形成球状端子20。球状端子20，比如，由焊锡材料形成，并可以用现有的方法形成。
在步骤S24的切割工序中，如图9所示，将沟槽24的底部作为位置线，利用切割锯等切断层叠体，并分割成一个一个的半导体装置。
图10表示本发明的其它实施方式的半导体装置。该实施方式的半导体装置的制造方法概要如下。
在集成电路元件形成以及内部配线形成工序以后，利用环氧粘接剂等的树脂层12，将上部支撑基体14粘合固定在半导体基板10的表面上。然后，在上部支撑基体14的表面上，在以后的工序中，在形成球状端子20的位置上形成缓冲部件32。
接着，用切割锯从上部支撑基体14侧到半导体基板10为止形成V字型沟槽(切槽)24。结果，内部配线26的端部28露出到沟槽24的内面，于是，将切槽24暴露在等离子体气氛中，不断分解附着在端部28上的切屑13而除去。然后，在形成沟槽24的上部支撑基体14侧形成金属膜30。该金属膜30也成膜于沟槽24的底面以及侧面上，并与内部配线26电连接，将金属膜图案加工为所定的配线图案。
形成保护膜34，以覆盖上部支撑基体14的背面上的缓冲部件32以外的区域，作为外部端子，在上部支撑基体14的缓冲部件32上形成球状端子20。从背面侧对半导体基板10进行利用研磨机的机械研磨等，使半导体基板10的厚度变薄。然后，从背面侧开始沿着位置线对半导体基板10进行蚀刻，使层叠了内部配线26的氧化膜的表面露出。进而，用环氧粘接剂等树脂层12在半导体基板10的背面形成粘合固定了下部支撑基体16的层叠体。
最后，将沟槽24的底部作为位置线，用切割锯切断层叠体，分割成一个一个的半导体装置。
如上所说明的，本发明不但可以降低内部配线与金属膜的接触电阻，而且可以提高可靠性。
权利要求
1.一种半导体装置的制造方法，其特征在于，包括通过树脂层，在已形成内部配线的半导体基板上形成粘合固定了支撑基体的层叠体的第一工序；保留所述层叠体的一部分，至少切削树脂层及内部配线，并形成使内部配线的一部分露出的沟槽的第二工序；将形成于所述层叠体上的沟槽暴露在等离子体气氛中洗净的第三工序；覆盖所述层叠体的表面及所述沟槽，形成金属膜的第四工序；和对所述金属膜进行图案加工，以形成外部配线的第五工序，所述等离子体气氛是可以蚀刻所述树脂的等离子体气氛。
2.一种半导体装置的制造方法，其特征在于，包括在由半导体基板的表面上的位置线所划分的各区域上形成集成电路的同时，以跨越相邻所述集成电路的各区域的边界的方式形成内部配线的第一工序；通过绝缘树脂层，在所述半导体基板的表面上，粘合固定覆盖所述集成电路的形成区域的上部支撑基体的第二工序；沿着位置线切断所述半导体基板，并且通过绝缘树脂层在所述半导体板背面粘合固定下部支撑基体，以形成层叠体的第三工序。保留所述上部支撑基体的一部分，沿着所述位置线，形成使所述树脂层以及内部配线一部分露出的沟槽的第四工序；将形成在所述层叠体上的沟槽暴露在等离子体气氛中洗净的第五工序；覆盖所述半导体基板背面及所述沟槽，形成金属膜的第六工序；对所述金属膜进行图案加工，以形成外部配线的第七工序；和切削上部支撑基体，以分割所述层叠体的第八工序，所述等离子体气氛是可以蚀刻所述树脂的等离子体气氛。
3.一种半导体装置的制造方法，其特征在于，包括在由半导体基板的表面上的位置线所划分的各区域上形成集成电路的同时，以跨越相邻所述集成电路的各区域的边界的方式形成内部配线的第一工序；通过绝缘树脂层，在所述半导体基板的表面上，粘合固定覆盖所述集成电路的形成区域的上部支撑基体的第二工序；保留所述半导体基板的一部分，沿着所述位置线，形成使所述树脂层以及内部配线一部分露出的沟槽的第三工序；将形成在所述层叠体上的沟槽暴露在等离子体气氛中洗净的第四工序；覆盖所述半导体基板表面以及所述的沟槽，形成金属膜的第五工序；对所述金属膜进行图案加工，以形成外部配线的第六工序；沿着位置线切断所述半导体基板，并且通过绝缘树脂层在所述半导体板背面上粘合固定下部支撑基体，以形成层叠体的第七工序；和沿着所述位置线切削，以分割所述层叠体的第八工序，所述等离子体气氛是可以蚀刻所述树脂的等离子体气氛。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于，形成于所述半导体基板的表面上的集成电路是受光元件，且所述上部支撑基体是透明的支撑基体。
5.如权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，所述等离子体气氛为O2等离子体或CF4等离子体。
全文摘要
本发明提供一种减小内部配线(26)的端部(28)与金属膜(30)的接触电阻且提高可靠性的半导体装置的制造方法。在半导体基板(10)的表面上，以跨越相邻的集成电路元件的边界的方式，通过氧化膜形成内部配线(26)。由环氧粘接剂等树脂层(12)，在半导体基板(10)的表面上，粘合固定上部支撑基体(14)，在半导体基板(10)的背面上，形成粘合固定了下部支撑基体(16)的层叠体。保留层叠体的一部分，切削树脂层(12)及内部配线(26)，在形成使内部配线(26)的一部分露出的倒V字型的沟槽(切槽)24后，将切槽(24)暴露在等离子体气氛中，不断分解附着在内部配线(26)的端部(28)上的树脂层(12)的切屑(13)而除去。
文档编号H01L21/768GK1574274SQ200410047689
公开日2005年2月2日 申请日期2004年5月26日 优先权日2003年6月6日
发明者铃木信广, 今井宪次 申请人:三洋电机株式会社