形成纳米单晶硅的方法和非挥发性半导体存储器制造方法

专利名称：形成纳米单晶硅的方法和非挥发性半导体存储器制造方法
技术领域：
本发明涉及形成纳米单晶硅层的方法和制造半导体器件的方法。具体地 说，本发明涉及在绝缘衬底上外延生长纳米单晶硅层的方法和制造含有纳米 单晶硅浮栅的非挥发性半导体存储器的方法。
背景技术：
非挥发性存储器例如可擦除可编程只读存储器(electrically programmable read-only memory, EPROM)、电可擦可编程只读存储器(electrically-erasable programmable read-only memory ， EEPROM)以及快闪存储器(flash memory )
目前广泛用做计算机系统的数据存储器件。这些非挥发性存储器通常包括大 量具有电学绝缘性能的栅极，也就是通常所说的浮栅。纳米单晶硅浮栅由于 快速编程能力、低耗电性、高耐受性和较高的密度一致性受到了广泛的关注。
由于纳米单晶硅优越的物理性能如电子封闭(electron confinement)、光 致发光和电子发射等性能，其制备方法也得到了一定的发展。如公开号为 US20050048796的美国专利申请提供了 一种形成纳米单晶硅的工艺。具体的工 艺步骤为第一步，用氢原子团对基体表面进行处理，所述的氬原子团是通 过对氢气进行等离子体沉积得到的；第二步，通过含有硅的气体的热化学反 应沉积晶粒尺寸在10nm以下的单晶硅，所述的含有硅的气体可以是SiH4或者 Si2仏与氢气的混合气体；第三步，通过使用氧气、氧原子或者氮原子中的一 种，将单晶硅原子用氧原子或者氮原子连接起来。上述的三个步骤可以循环 进行，直到达到设定的纳米单晶硅的厚度。但是上述方法很难控制每一个纳 米单晶硅晶粒的尺寸，也难以控制形成的纳米单晶硅的数量。
比4交常见的另一种形成纳米单晶硅的方法是退火处理法，主要是采用高
化学当量的非晶氮化硅膜沉积形成纳米单晶硅颗粒。如美国专利号为6774061 的专利方案提供了一种形成纳米单晶硅的方法，具体的工艺为在硅基体上 形成二氧化硅层；在二氧化硅层上形成一个曝光的掩膜层；在掩膜层上形成 至少一个开口 ；通过掩膜层上所述的至少一个开口将硅离子植入二氧化硅层， 离子植入的能量在O.l 7keV;在700到800。C的情况下对半导体基体进行退火 处理，使植入的硅离子变成有序分布的的纳米单晶硅。但是本方法也很难控 制每一个納米单晶硅晶粒的尺寸，也难以控制形成的納米单晶硅的数量。
由于上述形成纳米单晶硅的方法不能有效控制纳米单晶硅的数量、尺寸 和形状，因此，在使用上述方法制备的纳米单晶硅作为非挥发性存储器的浮 栅时，存储器的编程速度和数据保持能力很难同时得到提高。

发明内容
本发明解决的问题是针对现有技术中纳米单晶硅的形成工艺的缺陷，提 供一种纳米单晶硅形成方法，这种方法能够有效控制形成的纳米单晶硅晶粒 的数量和尺寸。本发明还提供了含有纳米单晶硅浮栅的非挥发性半导体存储 器的方法。
本发明是通过下面的技术方案来实现的 一种纳米单晶硅的形成方法， 具体的工艺步骤为
在半导体基体上形成富硅介质薄膜层； 将硅离子植入富硅介质薄膜层；
对半导体基体进行退火处理，在富硅介质薄膜层中形成纳米单晶硅。
所述的半导体基体可以是硅或者绝缘体上硅(SOI )。
所述的富硅介质薄膜层可以是富硅氧化物SiOx (0<X<2)或者富硅氮氧 化物SiOxNy ( 0<X<1、 0<Y<1 )。
所述的富硅介质薄膜层的折射率为1.48至1.98。
硅离子植入时采用离子垂直植入的方式，环境中的硅离子的密度为lx
1014至x 10"个/cm2,比较优选的是4x 1015至1 x 10"个/cm2,离子植入的 能量为50至300keV,比较优选的是100至120keV。
对半导体基体在NH3、 N2、 Fb或者Ar氛围下进行退火处理，退火温度在 700到IOO(TC之间，可使富硅介质层中的原子分解成纳米单晶Si和硅的氧化 物或者硅的氮氧化物的形式。
根据所采用的富硅介质中硅原子含量的不同，以及植入的硅离子密度的 不同，退火后形成的纳米单晶硅原子的密度在lxl010/cm2至lxl0"/cm2之间, 微粒直径在1至10nm之间。
对半导体基体进行退火处理的温度应该严格控制在700至IOO(TC之间，
在上述的温度范围较易形成纳米单晶硅且有较低的热预算。
另 一方面，本发明提供了含有纳米单晶硅浮栅的非挥发性半导体存储器 的方法，本方法包括下列步骤
在半导体基体上形成沟槽隔离结构； 在基体上形成一氧化层；
在上述氧化层上形成多晶硅层和纳米单晶硅浮栅； 刻蚀上述多晶硅层、纳米单晶硅浮栅和氧化层形成控制门； 在半导体基体中形成漏源区； 在控制门上形成氮化物或者氮氧化物隔离层； 在隔离层上沉积层间导电层，并形成连接存储器内电路的触点。 上述的氧化层为隧道门氧化层，所述氧化物材料为氮氣化硅(SiON)、富 硅氧化物(SRO)、 Hf02、 Al2Cb或者SiN。
上述在氧化层上形成多晶硅层和纳米单晶硅浮栅的工艺方法为
在所述氧化层上沉积富硅介质薄膜； 在富硅介质薄膜层上沉积多晶硅层； 将硅离子通过多晶硅层植入富硅介质薄膜层；
对半导体基体进行退火处理，在富硅介质薄膜层中形成纳米单晶硅。 所述的富硅介质薄膜层可以是富硅氧化物SiOx (0<X<2)或者富硅氮氧 化物SiOxNy ( 0<X<1、 0<Y<1 )。
所述的富硅介质薄膜层的折射率为1.48至1.98，优选的折射率为1.58至
1.80。
上述硅离子植入时环境中的硅离子的密度为lxio"至lxio"个/cm2， 较好的是4 x 1015至1 x 10"个/cm2。
上述硅离子植入的能量为50至300keV，较好的是100至120keV。
根据权利要求20所述的所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的方法，其特征在于，硅离子植入的能量为。
对半导体基体进行退火处理的退火温度为700至1000°C。
对半导体基体进行退火处理后在富硅介质薄膜层中形成纳米单晶硅原子 的密度为lxl010/cm2至lxlOl2/cm2。
晶硅层、纳米单晶硅浮栅和氧化层形成控制门的工艺为在多晶硅层上沉积 氮氧化硅抗反射介电覆膜，并喷涂光刻胶、曝光和显影，定义出控制门的位 置，然后清除控制门之外的氮氧化硅抗反射介电覆膜层、多晶硅层、富硅介 质薄膜层和隧道门氧化层。
形成控制门后，每一控制门中包含的每一纳米单晶硅浮栅内含有的纳米 单晶硅粒子的数量为至100,粒子直径为lnm至10nm。
上述含有纳米单晶硅浮栅的非挥发性半导体存储器的方法，形成的隔离 层为氮化物或者氮氧化物。
上述含有纳米单晶石圭浮4册的非挥发性半导体存卩诸器的方法，所述的层间
介电层为高密度等离子体磷硅玻璃(HDPPSG)或者硼磷硅玻璃(BPSG)。
上述含有纳米单晶硅浮栅的非挥发性半导体存储器的方法，所述的触点 为金属鴒或者多晶硅。
与现有技术相比，本发明具有以下优点
1、 本发明提供的纳米单晶硅的形成方法，由于采用的富硅介质薄膜中硅 原子的数量可以通过调整形成富硅介质薄膜的工艺参数进行控制，而且随后 在富硅介质薄膜中植入硅离子，植入的硅离子的密度也可以通过调节植入硅 离子时环境中硅离子的密度确定，因此，采用本发明提供的纳米单晶硅的形 成方法生成的纳米单晶硅原子的数量较多，密度在lxl01() /cm2至lxlOl2/cm2 之间，并且纳米微粒的数量可以进行控制，同时，生长的纳米单晶硅直径在l 至10nm之间，形状为圓球状。
2、 本发明在700到IOO(TC的温度范围内进行退火，相对于现有技术中退 火温度必须大于1050。C的工艺，退火温度明显降低，具有较低的热预算，降 低了对能源的消耗和生产成本；并且，由于退火之前富硅介质薄膜中硅原子 的含量较高，在本发明的温度范围内即可容易的形成纳米单晶硅。
3 、用本发明提供的方法制备的纳米单晶硅浮栅具有纳米单晶硅晶粒的尺 寸易于控制、密度高等优点，并且数据存储量大，数据在在断电情况下不会丢失。


图1是本发明提供的納米单晶硅的形成方法中半导体基体表面形成富硅 介质薄膜层的剖面结构示意图。
图2本发明提供的纳米单晶硅的形成方法中硅离子植入富硅介质薄膜层 之后半导体基体的剖面结构示意图。
图3本发明提供的纳米单晶硅的形成方法中半导体基体退火之后富硅介 质薄膜层中形成纳米单晶硅的剖面结构示意图。
缘隔离层之后的剖面结构示意图。
图5本发明提供的非挥发性半导体存储器形成方法中半导体基体表面形 成高K值隧道门氧化层之后的剖面结构示意图。
成富硅介质薄膜层、多晶硅氧化层、并植入硅离子时的剖面结构示意图。
图7本发明提供的非挥发性半导体存储器形成方法中半导体基体中富硅 介质薄膜层内退火形成纳米单晶硅的剖面结构示意图。
图8本发明提供的非挥发性半导体存储器形成方法中刻蚀多晶硅层、纳 米单晶硅浮栅和氧化层形成控制门后的剖面结构示意图。
图9本发明提供的非挥发性半导体存储器形成方法中在半导体基体中形 成漏源区后的剖面结构示意图。
图IO本发明提供的非挥发性半导体存储器形成方法中形成氮化物或者氮 氧化物隔离区后的剖面结构示意图。
图11本发明提供的非挥发性半导体存储器形成方法中形成层间导电层和 触点后的剖面结构示意图。
具体实施例方式
下面结合附图对本发明的具体实施方式
做详细的说明。 实施例1
本发明提供了一种纳米单晶硅的形成方法，具体的工艺步骤为l)在半 导体基体上形成富硅介质薄膜层；2)将硅离子植入富硅介质薄膜层；3)对
半导体基体进行退火处理。
参考图1所示，为在半导体基体101上形成富硅介质薄膜层102后的剖 面结构示意图。图1中所示的半导体基体101为硅，还可以使用绝缘体上硅 (SOI)作为半导体基体101。图1中所示的的富硅介质薄膜层102可以是富 硅氧化物SiOx (0<X<2)或者富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 )。所述 的富硅氧化物SiOx (0<X<2)以及富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 ) 中硅原子的含量可以根据需要通过控制富硅介质薄膜层102的生成工艺进行 控制。
本发明中富硅氧化物SiOx (0<X<2)的形成工艺可以通过本领域技术人 员公知的任何方法制备。作为一种优选的实施方式，本发明给出一种富硅氧 化物SiOx (0<X<2)薄膜层的形成工艺。
采用N20和SiH4做为反应原料沉积富硅氧化物SiOx ( 0<X<2 )介质薄膜 层，化学反应的总反应式为
SiH4+N20 — SiOx + H2+ H20+ 4军发性物质
上述反应可以在等离子体氛围以及N2、 He或者Ar气氛下进行。所述的 等离子体氛围包括硅离子(Si+)、氢离子(H+)、以及氧离子(0—)或者电子 氛围等。使用本领域技术人员熟知的现有等离子增强化学气相沉积设备 (PECVD)，在N2氛围中，将硅基体放置在反应室内，同时保持反应室中N2 的流量在400至2000sccm的条件下，通入300至1200sccm的N20气体和50 至200sccm的SiH4气体，在反应室内的压力(pressure )为1.0至5torr,射频 功率为50至250瓦(watt),温度为300至400。C的情况下，反应1至20秒 (sec )即可生成富硅氧化物SiOx薄膜层。
采用上述的方法制备的富硅氧化物SiOx (0<X<2)介质薄膜层的折射率 为1.48至1.98，比较优选的范围为1.58至1.80。折射率的大小反映了富硅介
质中硅原子的浓度大小，一4殳情况下，富硅介质中石圭的浓度越大，薄膜的折 射率就越高。
在一个比较优选的实施例中，采用等离子增强化学气相沉积设备，将硅
基体放置在反应室内，在N2氛围中，保持反应室中通入N2的流量为1600sccm 的情况下，通入的N20的流量为70sccm, SiH4的流量为115sccm，在反应室 内的压力为5torr,射频功率为135watt,温度为400。C的条件下反应15sec。 制备的富硅氧化物SiOx薄膜层的折射率为1.80。
本发明中富硅氮氧化物SiOxNy (0<X<1、 0<Y<1)介质薄膜层的形成工 艺也可以通过本领域技术人员公知的任何方法制备。作为一种优选的实施方 式，本发明给出一种富硅氮氧化物SiOxNy (0<X<1、 0〈Y〈1)介质薄膜层的
形成工艺。
当采用的富硅介质薄膜层为富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 )介 质薄膜层时， 一般采用N20和SiH4做为反应原料，化学反应的总反应式为
SiH4+N20^ SiOxNY+H2+H20+挥发性物质
上述反应可以在N2、 He或者Ar气氛下进行。使用本领域技术人员熟知 的现有等离子增强化学气相沉积设备，在Ar气氛下，将硅基体放置在反应室 内，同时保持反应室中Ar的流量为3000至5000sccm的条件下，通入50至 150sccm的N20和50至200sccm的SiH4，在反应室内的压力为2.0至10torr， 射频功率为go至230瓦的条件下，温度为300至400。C的情况下反应1至 20sec，即可生成富硅氮氧化物SiOxNy (0<X<1、 0<Y<1 )介质薄膜层。
采用上述的方法制备的富硅氮氧化物SiOxNy (0<X<1、 0<Y<1)介质薄 膜层的折射率为1.48至1.98,比较优选的范围为1.58至1.80。
在一个比较优选的实施例中，采用等离子增强化学气相沉积设备，反室
中通入N2的流量为3 800sccm,通入的N20的流量为70sccm, SiH4的流量为 115sccm,在反应室内的压力为5torr，射频功率为135watt,温度为40(TC的 条件下反应15sec,生成的富硅氮氧化物介质薄膜层的折射率为1.60。
本发明所提供的富硅介质薄膜层中硅的浓度就越大，有助于控制后形成 的纳米单晶硅中硅原子的密度。
参考图2所示，将硅离子直接植入富硅介质薄膜层102。硅离子植入时可 以离子采用垂直植入的方式，环境中的硅离子的密度为lxlO"至lxio"个 /cm2，比较优选的是4 x 1015至1 x 10'6个/cm2,离子植入的能量为50至300keV, 比较优选的是100至120keV。
将硅离子植入富硅介质薄膜层，可以使富硅介质薄膜层中硅的含量变的 更高，并且采用离子注入的方式可以更好的控制植入的硅离子的含量，使随 后在富硅介质薄膜层中形成的纳米单晶硅的数量得到有效的控制。
参考图3所示，对半导体基体101为700至IOO(TC进行退火处理，可在 富硅介质薄膜层102内生成数量、尺寸和形状都可控的纳米单晶硅103。
在一个具体实施例中，对半导体基体在NH3、 N2、 H2或者Ar气氛围下进 行退火处理，退火温度为700至IOO(TC，使富硅介质薄膜层中的富硅氧化物 或者富硅氮氧化物原子即可分解成尺寸、形状和数量都可控的纳米单晶硅和 硅氧化物SiOx (或者SiOxNy)，其中纳米单晶硅原子的密度为lxlO"Vcr^至 lxlOl2/cm2。从图3中可以看出，退火后，纳米单晶硅原子在富硅介质薄膜层 中均匀分布，形状为圓球状，硅原子直径为1至10nm。
对半导体基体进行退火处理的温度应该保持为700到1000。C,相对于现 有技术中退火温度必须大于1050。C的工艺，退火温度明显降低。这是由于本 发明首先采用了富硅介质薄膜，薄膜中含有硅原子的含量较高，随后又通过 离子植入工艺植入数量可控的硅离子，因此，富硅介质薄膜中的硅离子含量 变的更高，在700至1000。C退火之后，即可容易的形成纳米单晶珪，并且可 以容易的控制纳米单晶硅的数量、形状和尺寸。
本发明采用比较低的退火温度，具有较低的热预算，降低了对能源的消 耗和生产成本。
上述方法制备的纳米单晶硅可以用作非挥发性存储器件的浮栅，也可以 用于制作纳米发光器件的有源层。
实施例2
本发明提供了含有纳米单晶硅浮栅的非挥发性半导体存储器的方法，本 方法包括下列步骤在半导体基体上形成沟槽隔离结构；在基体上形成一氧 化层；在上述氧化层上形成多晶硅层和纳米单晶硅浮栅；在半导体基片上形 成控制门；在半导体基体中形成漏源区；形成氮化物或者氮氧化物隔离区； 沉积层间导电层，并形成触点。
以P型半导体基体为例，并参考图4,对半导体基体201表面进行清洁之 后，在基体201内采用浅沟槽隔离(STI)技术形成隔离沟槽202,形成隔离 沟槽202的技术可以是本领域技术人员熟知的现有技术。
参考图5，在半导体基体201上形成一氧化层203,所述的氧化层203为 隧道门氧化物，所述的隧道门氧化物可以是氮氧化硅(SiON)、富硅氧化物 (SRO)、 Hf02、 Al2()3或者SiN，沉积上述隧道门氧化物的技术为本领域技术 人员熟知的现有技术。
参考图6和图7，在氧化层203上形成多晶硅层和纳米单晶硅浮栅。形成 多晶硅层和纳米单晶硅浮栅的工艺步骤包括在氧化层203上沉积富硅介质 薄膜层204;在富硅介质薄膜层204上沉积多晶硅层205;将硅离子通过多晶 硅层205植入富硅介质薄膜层204;对半导体基体201进行退火处理，富硅介 质薄膜层204中形成均匀分布的纳米单晶硅206，即可作为浮栅使用。
参考图6，在氧化层203上沉积富硅介质薄膜层204,所述的富硅介质薄
膜层204可以是富硅氧化物SiOx( 0<X<2 )或者富硅氮氧化物SiOxNy( 0<X<1、 0<Y<1 )，富硅氧化物以及富硅氮氧化物的制备方法与本发明实施例1纳米单 晶硅的形成方法中沉积富硅介质薄膜层的方法相同。生成的富硅介质薄膜层 204的厚度在1.5nm至50nm之间。
然后在富硅介质薄膜层204上沉积多晶硅层205，所述的多晶硅层205的 厚度在10至200nm之间，在非挥发性半导体存储器中作为控制门电极使用。 沉积多晶硅层205的工艺方法为本领域技术人员熟知的低压化学气相沉积法 (LPCVD )。
然后，通过所述的多晶硅层205将硅离子植入所述的富硅介质薄膜层204。 硅离子植入时采用离子垂直植入的方式，环境中的硅离子的密度为lxlO"至 10x 10'5个/cm2,比较优选的是lxl0'6至4xl0"个/cm2,离子植入的能量为 50至300keV，比较优选的是120keV。根据需要，可以控制离子植入时硅离 子的含量和离子植入的能量，控制植入富硅介质薄膜层204的硅离子的数量。
将硅离子植入富硅介质薄膜层，可以使富硅介质薄膜层中硅的含量变的 更高，并且采用离子注入的方式可以更好的控制硅离子的含量，使随后在富 硅介质层中形成的纳米单晶硅的数量得到有效的控制。
参考图7，对半导体基体201进行退火处理，退火后，富硅介质薄膜层 204内生成纳米单晶硅206。含有均匀分布的纳米单晶硅206的富硅介质薄膜 层204即可作为非挥发性半导体存储器的浮栅。
在对半导体基体201进行退火处理的工艺是将半导体基体201在NH3、 N2、 112或者Ar氛围下进行的，退火温度在700至IOO(TC之间。
进行退火处理之后，使得使富硅介质薄膜层204中过量的硅原子以及通 过离子植入方法植入的硅离子转换成纳米单晶硅206和硅氧化物SiOx (或者
SiOxNy )。由于富硅介质薄膜层204中的硅原子以及植入的硅离子的数量都可
通过控制制备的工艺参数进行控制，因此，形成的纳米单晶硅粒子的数量可 控。同时，采用本方法形成的纳米单晶硅粒子的形状和尺寸可也控。本发明
提供的纳米单晶硅浮栅中硅原子的密度在lxl0,cn^至lxlO力cn^之间，粒子 直径在l至10nm之间，形状为圓球状。
参考图8，刻蚀上述多晶硅层205、纳米单晶硅浮栅和氧化层203形成控 制门。形成控制门的方法为本领域技术人员熟知的现有技术。本实施例中， 给出一个比较优选的技术方案在多晶硅层205上沉积氮氧化硅(SiON )抗 反射介电覆膜(DARC)层(图中未示出)，作为随后步骤的保护层，沉积氮 氧化硅抗反射介电覆膜层的方法为普通的等离子增强化学气相沉积法 (PECVD);在氮氧化硅抗反射介电覆膜层上喷涂光刻胶，根据设计好的控制 门的图案进行光刻胶的曝光和显影，定义出控制门的位置，然后通过化学刻 蚀的方法清除控制门之外的氮氧化硅抗反射介电覆膜层、多晶硅层205、纳米 单晶硅浮栅和氧化层203,形成如图8所示的控制门，所述的纳米单晶硅浮栅 为含有纳米单晶硅206的富硅介质薄膜层204。所述每一控制门中包含的每一 纳米单晶硅浮栅内含有的纳米单晶硅粒子的数量在1至100之间，粒子直径 在lnm至10nm之间。
参考图9，在半导体基体201中形成漏源区207。本发明采用植入工艺进 行源极或者漏极的掺杂工艺，形成漏源区207。在一个实施例中，半导体基体 201选用p型硅，因此，对源极和漏极进行N型4参杂植入。
参考图10,在控制门上形成隔离层208。所述的隔离层为氮化物或者氮 氧化物，这层隔离层208在随后的层间介电层的刻蚀工艺中作为刻蚀停止层 起到保护栅极结构的作用。
参考图11,在隔离层208上沉积层间导电层209,并形成连接存储器内
电路的触点210。在所述隔离层208上沉积层间介电层209，所述的层间介电 层为高密度等离子体磷珪玻璃(HDP PSG )或者硼磷石圭玻璃(BPSG )，上述 层间介电层的沉积方法可以使用现有技术，在本发明的 一个实施例中可以采 用次大气压气相沉积法(SACVD)制备。然后，在层间介电层内通过刻蚀的 方法形成沟槽，并在沟槽内沉积触点材料，并采用化学机械抛光的方法抛光 层间介电层和触点材料。所述的触点为金属镇或者多晶硅(poly silicon),在 电路中起到导通电路的作用。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1、一种纳米单晶硅的形成方法，其特征在于，包括如下工艺步骤在半导体基体上形成富硅介质薄膜层；将硅离子植入富硅介质薄膜层；对半导体基体进行退火处理，在富硅介质薄膜层中形成纳米单晶硅。
2、 根据权利要求l所述的纳米单晶硅的形成方法，其特征在于，所述 的半导体基体为硅或者绝缘体上硅。
3、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，所述 的富硅介质薄膜层为富硅氧化物SiOx (0<X<2)或者富硅氮氧化物SiOxNy(0<X<1、 0<Y<1 )。
4、 根据权利要求1或者3所述的纳米单晶硅的形成方法，其特征在于， 所述的富硅介质薄膜层的折射率为1.48至1.98。
5、 根据权利要求4所述的纳米单晶硅的形成方法，其特征在于，所述 的富硅介质薄膜层的折射率为1.58至1.80。
6、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，硅离 子植入时环境中的硅离子的密度为1 x 1014至1 x 10"个/cm2。
7、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，硅离 子植入时环境中的硅离子的密度为4x 1015至1 x 10"个/cm2。
8、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，硅离 子才直入的能量为50至300keV。
9、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，硅离 子植入的能量为100至120keV。
10、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，退火 温度为700至IOO(TC。
11、 根据权利要求1所述的纳米单晶硅的形成方法，其特征在于，退火 后在富硅介质薄膜层中形成纳米单晶硅原子直径为1至10nm。
12、 一种含有纳米单晶硅浮栅的非挥发性半导体存储器的制造方法，其 特征在于，包括如下工艺步骤在半导体基体上形成沟槽隔离结构； 在基体上形成一氧化层；在上述氧化层上形成多晶硅层和納米单晶硅浮栅；刻蚀上述多晶硅层、纳米单晶硅浮栅和氧化层形成控制门；在半导体基体中形成漏源区；在控制门上形成氮化物或者氮氧化物隔离层；在隔离层上沉积层间导电层，并形成连接存储器内电路的触点。
13、 根据权利要求12所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的氧化层材料为氮氧化硅(SiON)、富硅 氧化物(SRO)、 Hf02、 Al203或者SiN。
14、 根据权利要求12所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的在氧化层上形成多晶硅层和纳米单晶 硅浮柵的工艺方法为在所述氧化层上沉积富硅介质薄膜层； 在富硅介质薄膜层上沉积多晶硅层； 将硅离子通过多晶硅层植入富硅介质薄膜层； 对半导体基体进行退火处理，在富硅介质薄膜层中形成纳米单晶硅。
15、 根据权利要求14所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的富硅介质薄膜层为富硅氧化物SiOx(0<X<2)或者富珪氮氧化物SiOxNy (0<X<1、 0<Y<1 )。
16、 根据权利要求14或者15所述的含有纳米单晶硅浮栅的非挥发性半 导体存储器的制造方法，其特征在于，所述的富硅介质薄膜层的折射率为1.48 至1.98。
17、 根据权利要求16所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的富硅介质薄膜层的折射率为1.58至1.80。
18、 根据权利要求14所述的所述的含有纳米单晶硅浮栅的非挥发性半 导体存储器的制造方法，其特征在于，硅离子植入时环境中的硅离子的密度 为1 x 1014至1 x 10'6个/cm2。
19、 根据权利要求14所述的所述的含有纳米单晶硅浮栅的非挥发性半 导体存储器的制造方法，其特征在于，硅离子植入时环境中的硅离子的密度 为4x 1015至1 x 10"个/cm2。
20、 根据权利要求14所述的所述的含有纳米单晶硅浮栅的非挥发性半 导体存储器的制造方法，其特征在于，硅离子植入的能量为50至300keV。
21、 根据权利要求20所述的所述的含有纳米单晶硅浮栅的非挥发性半 导体存储器的制造方法，其特征在于，硅离子植入的能量为100至120keV。
22、 根据权利要求14所述的所述的含有纳米单晶硅浮栅的非挥发性半 导体存储器的制造方法，其特征在于，退火温度为700至IOO(TC。
23、 根据权利要求12所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，刻蚀上述多晶硅层、纳米单晶硅浮栅和氧化 层形成控制门的工艺为在多晶硅层上沉积氮氧化硅抗反射介电覆膜，并喷 涂光刻胶、曝光和显影，定义出控制门的位置，然后清除控制门之外的氮氧 化硅抗反射介电覆膜层、多晶硅层、富硅介质薄膜层和隧道门氧化层。
24、 根据权利要求12所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，每一控制门中包含的每一纳米单晶硅浮栅内 含有的纳米单晶硅粒子的数量为1至100，粒子直径为lnm至10nm。
25、 根据权利要求12所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的隔离层为氮化物或者氮氧化物。
26、 根据权利要求12所述的含有纳米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的层间介电层为高密度等离子体磷硅玻 璃或者硼磷硅玻璃。
27、 根据权利要求12所述的含有納米单晶硅浮栅的非挥发性半导体存 储器的制造方法，其特征在于，所述的触点为金属钨或者多晶硅。
全文摘要
一种纳米单晶硅的形成方法，包括如下工艺步骤在半导体基体上形成富硅介质薄膜层；将硅离子植入富硅介质薄膜层；对半导体基体进行退火处理，在富硅介质薄膜层中形成纳米单晶硅。所述富硅介质薄膜为富硅氧化物或者富硅氮氧化物，退火温度为700至1000℃。上述方法生成的纳米单晶硅原子的密度在1×10¹⁰/cm²至1×10¹²/cm²之间，并且纳米微粒的数量和晶粒尺寸都可以根据需要进行控制。在700到1000℃的温度范围内进行退火，具有较低的热预算，降低了对能源的消耗和生产成本。本发明还提供了含有纳米单晶硅浮栅的非挥发性半导体存储器的方法。
文档编号H01L21/28GK101106078SQ20061002878
公开日2008年1月16日 申请日期2006年7月10日 优先权日2006年7月10日
发明者肖德元 申请人:中芯国际集成电路制造(上海)有限公司