专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，尤其涉及一种使在半导体基板上形成的焊盘电极露出的通孔从该半导体基板的背面形成的技术。
背景技术：
近年来，作为三维安装技术，并且作为新的封装技术，CSP(Chip SizePackage)受到注目。所谓CSP是外形尺寸与半导体芯片的外形尺寸具有大致相同尺寸的小型封装。
以往，作为CSP的一种，公知的是BGA(Ball Grid Array)型半导体装置。该BGA型半导体装置，是将多个由焊锡等金属材料构成的球状导电端子以格子状排列在封装的一个主面上，来与搭载在封装其他面上的半导体芯片电气连接。
而且，在将该BGA型半导体装置组装到电子设备中时，通过在印刷基板的配线图案上安装各导电端子，来与半导体芯片和搭载于印刷基板上的外部电路电气连接。
这样的BGA型半导体装置，与具有向侧部突出的引脚的SOP(SmallOutline Package)和QFP(Quad Flat Package)等其它CSP型半导体装置相比，可设置多个导电端子，而且，具有可小型化的优点。该BGA型半导体装置，例如具有作为便携电话机所搭载的数字照相机的图像传感器的用途。
图14是以往的BGA型半导体装置的概要构成图，图14(A)是该BGA型半导体装置表面侧的立体图。另外，图14(B)是该BGA型半导体装置背面侧的立体图。
该BGA型半导体装置101，其半导体芯片104通过环氧树脂层105a、105b被密封在第1和第2玻璃基板102、103之间。在第2玻璃基板103的1个主面上，即BGA型半导体装置101的背面上，以格子状配置有多个导电端子106。该导电端子106，通过第2配线110与半导体芯片104连接。在多个第2配线110上，连接着从各个半导体芯片104的内部引出的铝配线，从而实现各导电端子106和半导体芯片104之间的电气连接。
参照图15，对该BGA型半导体装置101的截面构造进行更详细的说明。图15表示沿切割线，分割成每个芯片的BGA型半导体装置101的剖视图。
在配置于半导体芯片104的表面的绝缘层108上，设置有第1配线107。该半导体芯片104，通过树脂层105a与第1玻璃基板102连接。而且，该半导体芯片104的背面通过树脂层105b与第2玻璃基板103连接。
另外，第1配线107的一端与第2配线110连接。该第2配线110，从第1配线107的一端延伸在第2玻璃基板103的表面。而且，在延至第2玻璃基板103上的第2配线110上，形成有球状的导电端子106。
上述技术记载于以下的专利文献1中。
(专利文献1)专利公表2002-512436号公报发明内容但是，在上述半导体装置101中，由于第1配线107和第2配线110的接触面积非常小，所以会有在该接触部分断线的危险。而且，在第2配线110的阶梯覆盖上，也存在问题。因此，本发明谋求提高半导体装置及其制造方法的可靠性。
因此，本发明的半导体装置，具有半导体基板，具有从其背面贯通到表面并成为通孔的一部分的第1开口部分；第1绝缘层，在上述半导体基板的表面形成，具有与上述半导体基板的第1开口部分连接，并成为上述通孔的一部分的第2开口部分；焊盘电极，以覆盖上述第2开口部分的方式被配置在上述第1绝缘层上，其特征在于上述第1开口部分，以接近上述焊盘电极部分的开口径比接近上述半导体基板背面的部分宽的方式形成，上述第2开口部分，以接近上述焊盘电极部分的开口径比接近上述半导体基板的表面之部分窄的方式形成。
而且，其特征在于上述第1开口部分的底部的上述半导体基板表面的开口径，比上述焊盘电极的平面宽度宽。
而且，其特征在于在上述通孔的侧壁上形成有第2绝缘层或导电层。
进而，其特征在于在上述通孔的侧壁上形成有第2绝缘层，上述第2绝缘层的端部其膜厚朝向上述通孔的中心方向变薄。而且，其特征在于在所述半导体基板的表面侧形成有支撑体。
而且，本发明的半导体装置的制造方法，其特征在于具有准备通过第1绝缘层在表面形成有焊盘电极的半导体基板，通过从上述半导体基板的背面沿表面方向除去上述半导体基板，来使上述第1绝缘层一部分露出，从而形成成为通孔的一部分的第1开口部分的工序；和通过除去上述露出的上述第1绝缘层，在上述第1绝缘层形成连接到上述第1开口部分并成为上述通孔的一部分的第2开口部分的工序。在形成上述第1开口部分的工序中，是以接近上述第1绝缘层部分的开口径比接近上述半导体基板背面的部分宽的方式进行上述半导体基板的除去；在形成上述第2开口部分的工序中，是以接近上述焊盘电极部分的开口径比上述第2开口部分接近上述半导体基板的表面之部分窄的方式进行上述第1绝缘层的除去。
而且，其特征在于在形成上述第1开口部分的工序中，是以上述第1开口部分底部的上述半导体基板表面的开口径，比上述焊盘电极的平面宽度大的方式进行上述半导体基板的除去。
而且，其特征在于，具有在上述通孔的侧壁上形成第2绝缘层的工序；和在上述第2绝缘层上形成导电层的工序。
而且，其特征在于在上述通孔的侧壁上形成上述第2绝缘层的工序，是将上述第2绝缘层的端部，以其膜厚朝向上述通孔的中心方向变薄的方式进行。
而且，其特征在于在上述通孔的侧壁上形成第2绝缘层的工序，具有在包含上述通孔的半导体基板上形成第2绝缘层之后，将在上述半导体基板上形成的抗蚀层作为掩模，来除去上述焊盘电极上的第2绝缘层的工序。
而且，其特征在于，具有在上述通孔的侧壁上形成上述第2绝缘层的工序，具有在包含上述通孔的半导体基板上形成第2绝缘层之后，通过不以抗蚀层用作掩模的蚀刻，来除去上述焊盘电极上的第2绝缘层的工序。
而且，其特征在于具有形成连接上述导电层的球状端子的工序。而且，其特征在于具有将上述半导体基板分割为多个半导体芯片的工序。而且，其特征在于具有在前述半导体基板的表面侧形成支撑体的工序。
(发明效果)根据本发明，由于通过通孔，形成从半导体芯片的焊盘电极到其导电端子的配线，所以可以防止上述配线的断线和阶梯覆盖的劣化。由此，可以得到可靠性高的半导体装置。
而且，根据本发明，通过在具有以从半导体基板的背面到达焊盘电极的表面的方式形成的通孔中，形成接近上述焊盘电极部分的开口径比接近上述半导体基板背面部分的开口径宽的第1开口部分，并且，形成与上述第1开口部分连接，并以接近上述焊盘电极部分的开口径比相对第1绝缘层接近上述半导体基板的表面部分窄的方式形成第2开口部分，例如，与第1绝缘层的开口径横跨该第1绝缘层的整个膜厚并且膜厚相同的半导体装置相比，在上述通孔的侧壁上形成的第2绝缘层或导电层通过该开口径变大的部分卡住，来形成难以从半导体基板剥离的构造，从而提高焊盘电极和导电层的电气及机械的结合性。
并且，通过在焊盘电极表面上形成的通孔的开口径变大，即使在之后填充导电层，也可以实现缓和应力。
而且，当具有在焊盘电极上的第1绝缘层上设置锥状(越向焊盘电极侧其开口径越窄的形状)的第2开口部分之后，在包含该第2开口部分的半导体基板上覆盖第2绝缘层，并在该第2绝缘层上形成第3开口部分，来使焊盘电极露出的工序的情况下，在上述第1绝缘层形成的锥状被反映，使得第2绝缘层的端部以朝向通孔的中心方向其膜厚变薄的方式形成。因此，可以光滑地形成通孔的内壁，从而可以使之后形成的各层的覆盖性提高。
而且，在使第1开口部分底部的上述半导体基板表面的开口径比焊盘电极的平面宽度宽的情况下，可以更有效地释放焊盘电极蓄积的应力(在该焊盘电极成膜时蓄积的应力)。因此，可防止在形成到达第1绝缘层的第1开口部分时，或在除去第1绝缘层使焊盘电极露出时的焊盘电极的变形。而且，可以膜质良好地形成在该焊盘电极上形成的各层，来抑制配线的接触不良，从而提高半导体装置的可靠性。
图1是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图2是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图3是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图4是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图5是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图6是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图7是表示本发明第1实施方式的半导体装置的制造方法的剖视图。
图8是表示本发明第2实施方式的半导体装置的制造方法的剖视图。
图9是表示本发明第2实施方式的半导体装置的制造方法的剖视图。
图10是表示本发明第2实施方式的半导体装置的制造方法的剖视图。
图11是表示本发明第1及第2实施方式的焊盘电极和第1开口部分底部的开口径的位置关系图。
图12是本发明第1实施方式的参考图。
图13是表示以往半导体装置的剖视图。
图14是表示以往半导体装置的立体15是表示以往半导体装置的剖视图。
图中1-半导体基板；2-第1绝缘层；3、3a、3b-焊盘电极；4-粘结层；5-支撑体；6-抗蚀层；7A-第1开口部分；7B-第2开口部分；8-通孔；9、9A-第2绝缘层；10-阻挡层；11-籽晶层；12-配线层；13-球状端子；14-第1开口部分；20-第1绝缘层；21-第2绝缘层；22-阻挡层；23-籽晶层；24-配线层。
具体实施例方式
下面，参照图1至图7，说明本发明的半导体装置及其制造方法的第1实施方式。图1到图7是表示可应用于图像传感器芯片的半导体装置及其制造方法的剖视图。
首先，如图1所示，在半导体基板1的表面，例如，通过由硅氧化膜或硅氮化膜等构成的第1绝缘层2，形成由铝层、铝合金层或铜等构成的焊盘电极3。另外，焊盘电极3与半导体芯片内的电路元件连接。而且，在包含被由硅氧化膜或硅氮化膜等构成的钝化膜覆盖的焊盘电极3的半导体基板1上，通过由环氧树脂等构成的粘接剂4，粘结例如玻璃基板、硅基板、塑料基板等的支撑体5。另外代替上述玻璃基板、硅基板、塑料基板等，也可使胶带状的保护材料粘接到半导体基板1上，还可将两面粘接胶带等用作支持材料。
然后，如图2所示，在与焊盘电极3对应的半导体基板1的背面形成具有开口部分的抗蚀层6，将其作为掩模，对半导体基板1进行干蚀刻，形成从半导体基板1的背面到焊盘电极3上的第1绝缘层2的第1开口部分7A。在该蚀刻工序中，使用了至少包含SF6及O2、或C2F4、C4F8、CHF3等那样的CF(氟化碳)系气体的蚀刻气体，蚀刻由Si构成的半导体基板1。此时，若在第1绝缘层2上进行半导体基板1的覆盖蚀刻，则接近焊盘电极3部分的开口径比接近半导体基板1背面部分的开口径宽，形成杯状横向扩展的第1开口部分7A(K1＜K2)。
接着，如图3所示，将上述抗蚀层6作为掩模，通过采用CF4、CHF3等那样的CF(氟化碳)系的蚀刻气体，除去上述焊盘电极3上的第1绝缘层2，来形成使焊盘电极3露出的第2开口部分7B。另外，该第2开口部分7B与上述第1开口部分7A连接，形成在上述第1绝缘层2上，形成为接近上述焊盘电极3的部分开口径比接近上述半导体基板1表面的部分窄。即，按照第2开口部分7B朝向半导体基板1的表面，构成为开口径变宽的锥状(K3＞K4)。此时，在上述第1绝缘层2的蚀刻工序中，由于第1开口部分7A其接近焊盘电极3部分的开口径比接近半导体基板1背面部分的开口径宽，形成为横向扩展的杯状，所以，从第1开口部分7A上部较窄的开口部分侵入的蚀刻气体的大部分，会从垂直方向接触焊盘电极3上部的第1绝缘层2，蚀刻气体的一部分沿着第1开口部分7A的侧壁形状，从倾斜方向接触第1绝缘层2。因此，如图3所示，在第1绝缘层2的侧壁形状变为其开口部分的上方变宽的锥状状态下，焊盘电极3露出。这里，由第1开口部分7A和第2开口部分7B构成通孔8。
而且，由于即使上述第1开口部分7A的底部变宽，上述抗蚀层6和开口部分7A的上部侧壁也会变为掩模，使得第1绝缘层2用的蚀刻气体在横向难以扩散，因此上述焊盘电极3上的第1绝缘层2的上部开口径K3，是与第1开口部分7A上部的开口径K1大致同等的开口径。另外，按照蚀刻条件也有如下情况，即维持K3＞K4的关系，同时开口径K4是与开口径K1大致相同的开口径。
此外，在本工序中，也可以是不将上述抗蚀层6作为掩模的蚀刻工序，该情况下，在除去抗蚀层6后，以半导体基板1作为掩模，除去焊盘电极3上的第1绝缘层2。
下面，如图4所示，在包含通孔8内的半导体基板1的背面，形成由硅氧化膜或硅氮化膜等构成的第2绝缘层9，如图5所示，除去焊盘电极3上的第2绝缘层9，在通孔8的侧壁部和半导体基板1的背面上形成形成第2绝缘层9A。此时，在焊盘电极3上的第1绝缘层2上设置锥状的第2开口部分7B之后，在包含该第2开口部分7B的半导体基板上覆盖第2绝缘层9，并将该第2绝缘层9一部分蚀刻，再次使焊盘电极3露出。为方便起见，将在通孔8中第1绝缘层2上形成第2绝缘层9A的端部X区域称为第3开口部分。另外，虽然在图5中，第2绝缘层9A的端部X覆盖第1绝缘层2中锥状部分的一部分，并露出其它的部位，但是通过改变蚀刻条件，也可以覆盖整个第1绝缘层2的方式形成第2绝缘层9A。
由于通过采用这样的工序过程，在第1绝缘层2上形成的第2开口部分7B的侧壁的锥状反映在第2绝缘层9A的端部X的形状上，所以，第2绝缘层9A的端部X形成为朝向通孔8的中心方向其膜厚变薄。而且，由于第2绝缘层9A的端部X沿其倾斜覆盖第1绝缘层2，所以如图5所示，第3开口部分8A附近无棱角，形成为弯曲光滑的锥状。因此，可光滑地形成通孔8的整个内壁，从而可提高在此之后形成的阻挡层10、籽晶层11、配线层12各层的覆盖性。反之，如图12所示的参考图，当在第1绝缘层20的侧壁存在非锥状的拐角部的情况下，在上述拐角部处的第2绝缘层21、阻挡层22、籽晶层23、配线层24等各层会产生覆盖性差的区域Z。而且，电场集中在这样的拐角部，使得耐压性变差，会有产生泄漏等问题的危险。
另外，本实施方式的工序过程，在半导体基板1上形成第1开口部分7A之后，在包含该第1开口部分7A内的第1绝缘层2上及半导体基板1上形成第2绝缘层9，与通过1次蚀刻除去第1绝缘层2和第2绝缘层9，来使焊盘电极3露出的工序过程相比，可使通孔8的侧壁中的第3开口部分8A附近的形状变为更光滑的锥状。在本实施方式的工序过程中，是因为第1绝缘层2的侧壁的锥状被反映在第2绝缘层9A端部X的形状上。这样，在本实施方式中，优选采用使之后形成的阻挡层10、籽晶层11、配线层12等各层的覆盖性提高，从而能够制造可靠性高的半导体装置的工序过程。
接着，如图6所示，在包含通孔8内的半导体基板1的背面形成阻挡层10。该阻挡层10优选是例如氮化钛(TiN)层，若是钛(Ti)和钽(Ta)等高融点金属或其化合物的钨化钛(TiW)层、氮化钽(TaN)层等，则也可由氮化钛层以外的金属构成。
而且，形成上述第2绝缘层9A的工序，也可以在包含上述通孔8内的半导体基板1上形成第2绝缘层9之后，在上述半导体基板1上形成抗蚀层(省略图示)，并将该抗蚀层作为掩模，来除去上述焊盘电极3上的第2绝缘层9，并且，还可以是不将上述抗蚀层作为掩模的蚀刻工序。
另外，在不将上述抗蚀层作为掩模而进行蚀刻的情况下，是利用通孔8上的第2绝缘层9的覆盖性。即在图4中，为方便起见，以在通孔8上形成的第2绝缘层9的膜厚变为平均的方式进行了图示，但是，实际形成的第2绝缘层9的膜厚与通孔8底部的第2绝缘层9相比，具有在半导体基板1上形成的第2绝缘层9的膜厚变厚的覆盖性，若举一个例子，则半导体基板1上的第2绝缘层9的膜厚有时为通孔8底部的第2绝缘层9的膜厚的2倍。因此，通过利用该特性，即使不在半导体基板1上形成抗蚀层，也可在完全除去半导体基板1上的第2绝缘层9之前，完全除去焊盘电极3上的第2绝缘层9。
而且，此时，优选利用在通孔8上形成的第2绝缘层9的蚀刻特性。即，具有，与在上述半导体基板1上形成的第2绝缘层9的蚀刻率相比，在通孔8底部形成的第2绝缘层9的蚀刻率低的特性，如果举一个例子，则半导体基板1上的第2绝缘层9的蚀刻率，有时会比通孔8底部的第2绝缘层9的蚀刻率要高1.5倍之多。因此，通过利用上述第2绝缘层9的覆盖性和第2绝缘层9的蚀刻特性两方面，来提高制造工序的可靠性。
并且，如图7所示，在阻挡层10上形成有电镀用的籽晶层11(例如，Cu层)，在该籽晶层11上进行电镀处理，来形成例如由铜(Cu)构成的配线层12。其结果，配线层12与焊盘电极3电气连接，并且通过通孔8延伸在半导体基板1的背面上。另外，该配线层12也可以通过图案形成，还可以不通过图案形成。并且，在配线层12上形成保护层(未图示)，并在保护层的所定位置设置开口。而且，在该开口处露出的配线层12上形成例如由镍和金构成的金属层(不图示)之后，网版印刷焊锡，并通过利用热处理使该焊锡回流，来形成作为导电端子(电极连接部)的球状端子13。另外，根据安装方式，也有不将球状端子13形成为导电端子的情况。在该情况下，配线层12或镍和金等金属层(不图示)呈被露出的状态，使得这些层在安装时成为导电端子。
另外，这里作为上述阻挡层10和籽晶层11的形成方法，可以使用MOCVD法来形成，但此时存在成本变高这一问题。因此，通过采用比其更低成本的长距离抛镀法等指向性喷溅法，与通常的喷溅法相比，可提高覆盖性。通过采用该指向性喷溅法，即使对例如倾斜角不满90度，或纵横比为3以上的通孔也具有良好的覆盖性，从而可形成上述阻挡层10和籽晶层11。
之后，虽然没有图示，但是，沿着规定的切断线来分割半导体基板和层叠在其上的上述各层，分离为各个半导体芯片。另外，分离各个半导体芯片的方法有切割法、蚀刻法、激光切割法等。这样，形成与焊盘电极3和球状端子13电气连接的BGA型半导体装置。
这样，在本发明中，通过利用在开口底部向横方向进行蚀刻而产生的槽口形状，使得在上述通孔8的侧壁形成的第2绝缘层9A和阻挡层10、籽晶层11、配线层12，利用其开口径变宽的部分将自身卡住，从而形成不易从半导体基板1剥离的构造。进一步可以说，提高了焊盘电极3和籽晶层11、配线层12等的接合性。
并且，通过使焊盘电极3露出的通孔8的开口径变宽，即使之后填充籽晶层11、配线层12等，也可实现缓和应力、提高可靠性。
而且，同样地，通过以和上述第1开口部分7A连接，并且相对上述第1绝缘层2，接近上述焊盘电极3部分的开口径比接近上述半导体基板1的表面的部分窄的方式形成第2开口部分7B，例如，与在第1绝缘层2A上形成的开口部分的开口径横跨该第1绝缘层2A膜厚整体并厚度均等的半导体装置相比，由于可抑制拐角部的应力集中，所以可进一步缓和应力。
而且，如图13所示，如果通孔的侧壁形成为光滑并正放的锥体形状或底部为收边的形状，则在通孔58A的侧壁形成绝缘层59A，并蚀刻除去通孔底部的绝缘层时，覆盖在成为通孔底部的倾斜部分的绝缘层59A被蚀刻除去(图13的A部分)，使得在该部分的绝缘性降低，而在本发明的通孔形状中，就没有这样的蚀刻消除，从而可抑制短路不良。
而且，根据本发明，由于通过通孔形成从半导体芯片的焊盘电极到其导电端子为止的配线，所以，可防止上述配线的断线和阶梯覆盖的劣化。由此，可得到可靠性高的半导体装置。
下面，参照附图，对本发明的第2实施方式进行说明。在上述第1实施方式的半导体装置及其制造方法中，当形成通孔时，即当形成第1及第2开口部分时，本来应该保持为水平状态的焊盘电极被挤出到通孔8侧的空间，变为弯曲状。
该焊盘电极的变形，被认为是在以前工序中进行焊盘电极成膜时，蓄积在该焊盘电极中的热应力(也可称残留应力或真性应力)因热循环测试等的热载荷而失去原有的均衡，从焊盘电极集中释放而引起。这样的焊盘电极的变形，在形成到达第1绝缘层2的第1开口部分7A时，和蚀刻第1绝缘层2使焊盘电极3露出时，具有产生的倾向。
而且，在通孔8内形成阻挡层10和籽晶层11或配线层12时，会有焊盘电极3被拉向通孔8侧，使其形状变形的情况。此时的变形，被认为是在形成各层时，由蓄积在该阻挡层10、籽晶层11、配线层12中的应力，和形成焊盘电极3时蓄积在该焊盘电极3中的应力之间的关系而引起。
并且，因这样的焊盘电极变形，会有对该焊盘电极产生损伤和断线，或阻挡层10、籽晶层11和配线层12的覆盖恶化，从而产生接触不良的情况，其结果是半导体装置的可靠性及成品率降低。
因此，在本发明的第2实施方式中，进一步采用了防止焊盘电极3变形的半导体装置的构造及其制造工序。在以下的说明中，与在第1实施方式中已说明的构成相同的构成，采用同一附图标记，并省略其说明。
首先，与图1所示的相同，在包含未图示的电子器件的半导体基板1的表面上，通过第1绝缘层2形成焊盘电极3。此时，焊盘电极3保持为水平状态并被成膜，但是认为蓄积有一定大小的应力。然后，通过粘接层4将支撑体5贴到半导体基板1的表面。
接着，如图8所示，在与焊盘电极3对应的半导体基板1的背面形成具有开口部分的抗蚀层6，并将其作为掩模来蚀刻半导体基板1，形成到达第1绝缘层2的第1开口部分14。这里，该半导体基板1的蚀刻，以第1开口部分14底部的开口径Y比焊盘电极3的平面幅度K5宽的方式来进行。所谓第1开口部分14底部的开口径Y，是指半导体基板1和第1绝缘层2的边界的半导体基板1表面侧的开口径。另外，在图中K6是第1开口部分14的接近半导体基板1背面部分的开口径，K7是接近半导体基板1表面并横向扩展为杯状部分的开口径。由于以后的工序与已说明的部分相同，故省略说明。这样，如图9所示，完成了第2实施方式的半导体装置。
图10是表示焊盘电极3和第1开口部分14底部位置关系的俯视图，图10(a)例示第1开口部分底部14的底部开口径Y比焊盘电极3的宽度K5宽的例子。
这样，通过使第1开口部分14的底部开口径Y比焊盘电极3的宽度K5宽，可将焊盘电极3成膜时所蓄积的应力，在形成到达第1绝缘层2的第1开口部分7A时，和蚀刻第1绝缘层2来使焊盘电极3露出时有效地释放，从而可防止焊盘电极3被挤向通孔8侧而弯曲。因此，可减少焊盘电极3的损伤和断线，并提高在焊盘电极3上形成的各层(阻挡层10、籽晶层11、配线层12等)的覆盖性，来抑制与焊盘电极3之间的接触不良，其结果，可以提高半导体装置的可靠性及成品率。
而且，图10(b)是第1开口部分14的底部具有比焊盘电极3a宽的区域和窄的区域的例子，图10(c)是表示在1个焊盘电极3b上形成有多个第1开口部分14的例子。这样，即使焊盘电极的一部分与第1开口部分14一部分重叠，也可以在开口径Y比焊盘电极宽的区域释放蓄积在焊盘电极中的应力，因此，可防止上述弯曲的发生，从而提高半导体装置的可靠性及成品率。
此外，虽然在以上实施方式中，配线层12是由电镀处理而形成的，但本发明不限于此，例如，也可不形成电镀用的籽晶层11，而是由电镀处理以外的方法来形成配线层12。例如，可以喷溅形成由铝和其合金构成的层。
而且，对本实施方式作为适用于形成球状端子13的半导体装置进行了说明，但本发明不限于此，也可以适用于形成贯通半导体基板的通孔的半导体装置，例如，也适用于LGA(Land Grid Array)型半导体装置。
而且，虽然在以上的实施方式中，对将支撑体5贴到半导体基板1的表面的实施方式进行了说明，但如图11(a)、(b)所示，也可适用于不采用支撑体5的半导体装置及其制造方法。并且，还可以在半导体装置完成后将支撑体5取下。另外，由于图11(a)的其他构成与已述的第1实施方式大致相同，图11(b)的其他构成与已述的第2实施方式大致相同，故省略这些说明。
此外，图11(a)、(b)中，在包含焊盘电极3的半导体基板1上，被由绝缘体构成的保护膜15(例如，层叠钝化膜或钝化膜和聚酰亚胺膜等树脂的膜)覆盖。另外，虽然在图11(a)、(b)中保护膜15完全覆盖了焊盘电极13，但也可以覆盖焊盘电极3的一部分上，使焊盘电极3一部分露出。而且，通过对该露出的焊盘电极3进行引线接合，可以形成突出电极等导电端子。或者，在将该半导体装置与其它半导体装置层叠而使用的情况下，还可以使其它半导体装置的导电端子与焊盘电极3连接。
另外，在以上的实施方式中，虽然对通孔8的剖面(开口)是圆形的情况进行了说明，但是，通孔8的剖面也可以形成为椭圆或四方形等任意形状。
权利要求
1.一种半导体装置，具有半导体基板，具有从其背面贯通到表面并成为通孔的一部分的第1开口部分；第1绝缘层，在所述半导体基板的表面上形成，具有与所述半导体基板的第1开口部分连接，并成为所述通孔的一部分的第2开口部分；焊盘电极，以覆盖所述第2开口部分的方式被配置在所述第1绝缘层上，其中，所述第1开口部分，以接近所述焊盘电极的部分之开口径比接近所述半导体基板背面的部分之开口径宽的方式形成，所述第2开口部分，以接近所述焊盘电极的部分之开口径比接近所述半导体基板的表面之部分之开口径窄的方式形成。
2.根据权利要求1所述的半导体装置，其特征在于所述第1开口部分底部的所述半导体基板表面的开口径，比所述焊盘电极的平面宽度宽。
3.根据权利要求1或2所述的半导体装置，其特征在于在所述通孔的侧壁上形成有第2绝缘层或导电层。
4.根据权利要求1或2所述的半导体装置，其特征在于在所述通孔的侧壁上形成有第2绝缘层，所述第2绝缘层的端部，以朝向所述通孔的中心方向其膜厚变薄的方式形成。
5.根据权利要求1～4中任意一项所述的半导体装置，其特征在于在所述半导体基板的表面侧形成有支撑体。
6.一种半导体装置的制造方法，准备在表面经由第1绝缘层形成有焊盘电极的半导体基板，具有通过从所述半导体基板的背面朝表面方向上除去所述半导体基板，来使所述第1绝缘层一部分露出，从而形成成为通孔一部分的第1开口部分的工序；和通过除去所述露出的所述第1绝缘层，在所述第1绝缘层形成与所述第1开口部分连接，并成为所述通孔一部分的第2开口部分的工序，在所述形成第1开口部分的工序中，以接近所述第1绝缘层的部分之开口径比接近所述半导体基板背面的部分之开口径宽的方式进行所述半导体基板的除去；在所述形成第2开口部分的工序中，是以所述第2开口部分接近所述焊盘电极的部分之开口径比接近所述半导体基板的表面之部分窄的方式进行所述第1绝缘层的除去。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于在所述形成第1开口部分的工序中，是以所述第1开口部分底部的所述半导体基板表面的开口径，比所述焊盘电极的平面宽度大的方式进行所述半导体基板的除去。
8.根据权利要求6或7所述的半导体装置的制造方法，其特征在于具有在所述通孔的侧壁上形成所述第2绝缘层的工序；和在所述第2绝缘层上形成导电层的工序。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于所述在通孔的侧壁形成第2绝缘层的工序，是以所述第2绝缘层的端部朝向所述通孔的中心方向其膜厚变薄的方式进行。
10.根据权利要求8或9所述的半导体装置的制造方法，其特征在于所述在通孔的侧壁上形成第2绝缘层的工序，具有在包含所述通孔的半导体基板上形成第2绝缘层之后，将在所述半导体基板上形成的抗蚀层作为掩模，来除去所述焊盘电极上的第2绝缘层的工序。
11.根据权利要求8或9所述的半导体装置的制造方法，其特征在于所述在通孔的侧壁上形成所述第2绝缘层的工序，具有在包含所述通孔的半导体基板上形成第2绝缘层之后，通过不以抗蚀层用作掩模的蚀刻，来除去所述焊盘电极上的第2绝缘层的工序。
12.根据权利要求8～11中任意一项所述的半导体装置的制造方法，其特征在于具有形成与所述导电层连接的导电端子的工序。
13.根据权利要求6～12中任意一项所述的半导体装置的制造方法，其特征在于具有将所述半导体基板分割为多个半导体芯片的工序。
14.根据权利要求6～13中任意一项所述的半导体装置的制造方法，其特征在于具有在所述半导体基板的表面侧上形成支撑体的工序。
全文摘要
本发明提供一种半导体装置的制造方法，谋求提高半导体装置及其制造方法的可靠性。本发明的半导体装置，其特征在于具有通过第1绝缘层(2)在半导体基板(1)上形成的焊盘电极(3)、和以从上述半导体基板(1)的背面到达上述焊盘电极3表面的方式形成的通孔(8)，上述通孔(8)，由以接近上述焊盘电极(3)部分的开口径比接近上述半导体基板1背面部分宽的方式形成的第1开口部分(7A)，和与上述第1开口部分(7A)连接，并以接近上述焊盘电极(3)表面部分的开口径比接近上述半导体基板(1)的表面部分窄的方式在上述第1绝缘层(2)上形成的第2开口部分(7B)构成。
文档编号H01L21/28GK1841718SQ20061005475
公开日2006年10月4日 申请日期2006年3月10日 优先权日2005年3月10日
发明者龟山工次郎, 铃木彰, 冈山芳央, 梅本光雄 申请人:三洋电机株式会社, 关东三洋半导体股份有限公司