专利名称：半导体封装件及其基板结构的制作方法
技术领域：
本发明涉及一种半导体封装件及其基板结构，尤指一种球栅阵列(Ball Grid Array, BGA)半导体封装件及其基板结构。
技术背景利用封装技术将电子元件的体积减至最小并提高产品的集成度 (Integration),是制造电子产品的趋势。同时，基于现今电子产品的 功能需求，在产品内的有限空间必须设置最多的电子元件，因此使电 子产品内供设置电子元件的位置的大小相当于电子元件的尺寸。因此， 电子元件之外观公差大小亦成为需要控管的项目。以目前35mm x 35mm尺寸的半导体封装件为例，该半导体封装件 的平面单边公差不得大于0.2mm，亦即，该半导体封装的外距介于 37.98mm至35.02mm之间；而若为更小的半导体封装件，甚至会到正 负0.1mm左右。所以，如果要用人力检査半导体封装件的基板的边缘 位置实在困难，所以现在普遍导入自动检查机进行检查。请参阅图1，前述检査的方式是将半导体封装件置于托盘12上， 且该半导体封装件的基板10的植球面101朝上；再由诸如电荷耦合器 件传感器(CCD Sensor)的影像传感器13检查半导体封装件，由此判 别出半导体封装件的基板10的边缘位置。然而，在应用自动检査机进行前述半导体封装件时，会发生误判 的情况，而其原因在于一般托盘多为黑色或深色，而半导体封装件表 面的拒焊层也是深色，使得影像传感器常无法分辨出半导体封装件的 基板的边缘界限，因此导致误判。同时，由于静电放电(Electrostatic Discharge, ESD)会产生烧毁、 劣化半导体金属层或发生潜在性失效等，所以，就电子元件而言必须 相当注重静电防护功能。但是承前所述，由于操作人员将半导体封装 件置于托盘时仍会以手碰触封装件，而且，即使操作人员戴有不导电
的树脂指套，仍难以完全避免静电效应。所以，半导体封装件的静电 防护功能也是一个重要的议题。因此，如何明确判别出半导体封装件的基板的边缘位置，并且避免电子元件受ESD破坏，以有效解决前迷半导体封装件所存在的问题，成为目前业界所亟待克服的课题。 发明内容鉴于以上所述背景技术的缺点，本发明的一个目的在于提供一种 半导体封装件及其基板结构，以明确判别出半导体封装件的基板的边缘位置。本发明的另一目的在于提供一种半导体封装件及其基板结构，以 提升静电防护效能。为达成上述目的及其它目的，本发明所提供的半导体封装件包括 基板结构，该基板结构设有芯层，该芯层表面形成有焊垫，且该芯层 表面覆盖有拒焊层，并使该焊垫外露出该拒焊层，同时在该焊垫上及 芯层至少一个表面周缘形成有金属层，且该金属层外露于该拒焊层； 以及半导体芯片，其接置并电性连接至该基板结构。该半导体封装件还包括有焊球及封装胶体，该焊球设于该焊垫的 金属层上，该封装胶体形成于该基板结构上，用于包覆该半导体芯片。在一个较佳实施例中，该金属层的边缘与该芯层的边缘保持齐平； 在另一个较佳实施例中，该金属层的边缘与该芯层的边缘间具有间距， 该间距可为例如O.lmm。且该金属层例如为镍/金层，其下方可预先在 形成基板结构的焊垫时，同时形成有铜层，以利用选择性电镀(Selected Gold, SG)制法、无电镀导线电镀(Non Plating Line, NPL)或传 统的电镀(Electroplating)等方式，在形成焊垫上的镍/金层时，同时 环设于该芯层表面周缘。本发明另外揭示一种基板结构，其包括芯层；焊垫，其设于该 芯层表面；拒焊层，其覆盖该芯层表面，且外露出该焊垫；以及金属 层，其设于该焊垫表面并环设于该芯层至少一个表面的周缘，且外露 于该拒焊层。因此，本发明所提供的半导体封装件及其基板结构，主要是在芯
层表面形成环绕该芯层周缘且至少局部外露的金属层，以供影像传感 器分辨出半导体封装件的基板的边缘界限，以避免现有技术误判半导 体封装件尺寸的问题，且可防止半导体封装件外距过大。同时，应用 本发明可将该金属层连接至形成于基板结构中的接地层或接地焊球上，故可避免产品受ESD破坏。
图1为现有半导体封装件放置于托盘的剖面示意图；图2A及2B为本发明的基板结构第一实施例的剖面及底面示意图；图3为本发明的半导体封装件剖面示意图；以及图4A及4B为本发明的基板结构第二实施例的剖面及底面示意图。[主要元件符号说明]10基板101植球面12托盘13影像传感器20基板结构21心层211第一表面212第二表面22焊垫220铜层23拒焊层24金属层24，镍/金层25半导体芯片26封装胶体27焊球d间距
具体实施方式
以下配合图式说明本发明的具体实施例，以使所属技术领域中具 有通常知识者可轻易地了解本发明的技术特征与达成的功效。 第一实施例请参阅图2A及2B，其显示本发明的基板结构第一实施例的剖面 及底面示意图。该基板结构20主要包括芯层21 、形成于该芯层21表面的焊垫22、 覆盖该芯层21并外露出该焊垫22的拒焊层23、环绕形成于该芯层21 表面周缘的金属层24。该芯层21具有相对的第一表面211及第二表面212，且该芯层21 中具有多个用于电性连接芯层21上下表面的导电贯孔(未示出)。在 本实施例中，该芯层21可为诸如环氧树脂(Epoxy Resin)、聚亚酰胺 (Polyimide)、氰酯(Cyanate Ester)、玻璃纤维、双顺丁烯二酸酰亚胺 /三氮阱(BismaleimideTriazine， BT)、或混合环氧树脂与玻璃纤维的 FR5等的材料所制成。该焊垫22形成于该芯层21的第一及第二表面211， 212，设于该 芯层第一表面211的焊垫22供给半导体芯片电性连接，设于该芯层第 二表面212的焊垫22可供植设焊球以与外部装置作电性连接。同吋该 芯层21表面也形成有多条导电线路(未示出)，该焊垫22及导电线路 可由金属铜层构成，且在该焊垫22上还可形成有镍/金层24'，从而提 供给焊球及与半导体芯片通过金线或焊锡凸块电性连接时良好的接 触。该金属层24环设于该第二表面212的周缘，且至少局部外露于该 拒焊层23。在本实施例中，该金属层24的边缘与该芯层21的边缘保 持齐平，但并非以此为限。该金属层24例如为镍/金层，且其下方可先 形成铜层220，再于该铜层220上电镀形成如镍/金的金属层24，其中 该形成于芯层周缘铜层220可在制作芯层21表面的导电线路及焊垫22 时同时制作，而该芯层周缘铜层220上的如镍/金的金属层24，可在制 作焊垫22上的镍/金层24'时，利用选择性电镀(Selected Gold, SG) 制法、无电镀导线电镀(Non Plating Line, NPL)或传统的电镀 (Electro-Plating)等方式同时制得，而毋须额外增加制造方法步骤及 手段。该拒焊层23覆盖该芯层第一表面211及第二表面212，并外露出 该焊垫22及金属层24。由于该金属层24 (如镍/金)具有明亮的金属 颜色，可与托盘的颜色形成强烈对比，故可供操作人员与自动检査机 或切单机的影像传感器明确判别出基板的边缘界限。同时，环设于该 芯层21周缘的金属层24可设计连通至接地焊球(Ground Ball)或基 板结构中的接地层(Ground Plane),以导出静电，避免后续所形成的 封装件受到静电损坏。另请参阅图3，其为本发明的半导体封装件剖面示意图，其利用前 述的基板结构20，并在该基板结构20上接置并电性连接半导体芯片 25，其中本图标虽以金线而使该半导体芯片25电性连接至该基板结构 20，但并非以此为限，该半导体芯片还可通过焊锡凸块而以覆晶方式 电性连接至该基板结构。该半导体封装件还包括有形成于该基板结构20上用于覆盖半导 体芯片25的封装胶体26;以及植设于该基板结构20焊垫上的焊球27， 其中该基板结构20对应供接置半导体芯片25的至少另一侧周围形成 有如镍/金的金属层24。当然，也可同时在该基板结构20的上、下表 面周缘同时形成有如镍/金的金属层24。再者，对应以批次方式在模块片上制作多基板结构时，该金属层 可设于相邻基板结构的邻接在线，从而在进行切割作业以分离各该基 板结构后，即可在各该基板结构的表面周缘形成有环状金属层。相比于现有技术，本实施例设有环绕该芯层周缘的金属层，操作 人员与自动检査机或切单机的影像传感器由此可轻易辨识半导体封装 件的基板的边缘界限。同时，该金属层还可连接至设于基板结构中的 接地层或植设于焊垫上的接地焊球，由此保护产品不易受静电放电破 坏，同时也有助于半导体封装件的散热。第二实施例请参阅图4A及图4B，它们是本发明的基板结构第二实施例的示 意图，与第一实施例相同或近似的元件以相同或近似的元件符号表示， 并省略详细的叙述，以使本案的说明更清楚易懂。
本发明的第二实施例与第一实施例最大的不同之处在于第一实施例使该金属层24的边缘与该芯层21的边缘保持齐平，第二实施例 则使该金属层24的边缘与该芯层21的边缘间具有间距。本实施例中的基板结构20包括芯层21、形成于该芯层21表面的 焊垫22、覆盖于该芯层21并外露出该焊垫22的拒焊层23、以及环绕 形成于该芯层21表面周缘且至少局部外露于该拒焊层23的金属层24。本实施例中的金属层24并未作为在批次制造方法多基板结构时， 各基板结构间的邻接线，而令该金属层24的边缘与该芯层21的边缘 间具有间距d，该间距可约为0.1mm;换言之，该金属层24的外缘可 露出该芯层21表面。且该金属层24可连通至接地焊球或接地层以防 止静电放电(ESD)破坏。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制 本发明。任何所属技术领域中具有通常知识者均可在不违背本发明的 精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利 保护范围，应如后述的权利要求书所述。
权利要求
1.一种基板结构，其包括芯层；焊垫，其设于该芯层表面；金属层，其环设于芯层至少一个表面的周缘；以及拒焊层，其覆盖该芯层表面，且外露出该焊垫及金属层。
2. 根据权利要求1所述的基板结构，其中，该金属层的边缘与该 芯层的边缘保持齐平。
3. 根据权利要求1所述的基板结构，其中，该金属层的边缘与该 芯层的边缘间具有间距。
4. 根据权利要求3所述的基板结构，其中，该间距为0.1mm。
5. 根据权利要求1所述的基板结构，其中，该金属层电性连接至 设于该基板结构中的接地层。
6. 根据权利要求1所述的基板结构，其中，该金属层电性连接至 设于该焊垫的接地焊球。
7. 根据权利要求1所述的基板结构，其中，该芯层具相对的第一 及第二表面，该焊垫形成于该芯层的第一及第二表面，该芯层第一表 面的焊垫供给半导体芯片电性连接，该芯层第二表面的焊垫可供植设 焊球以与外部装置电性连接。
8. 根据权利要求1所述的基板结构，其中，该金属层为镍/金层， 且其下方先形成有铜层，再于该铜层上电镀形成镍/金层。
9. 根据权利要求8所述的基板结构，其中，该电镀利用选择性电 镀、无电镀导线电镀及传统电镀的其中之一制法完成。
10. —种半导体封装件，其包括基板结构，该基板结构设有芯层，该芯层表面形成有焊垫，且在 该芯层至少一个表面周缘形成有金属层，同时在该芯层表面覆盖有拒 焊层，并使该焊垫及金属层外露出该拒焊层；以及半导体芯片，其接置并电性连接至该基板结构。
11. 根据权利要求10所述的半导体封装件，还包括有形成在该 基板结构上用于覆盖半导体芯片的封装胶体，以及植设于该基板结构 焊垫上的悍球。
12. 根据权利要求IO所述的半导体封装件，其中，该半导体芯片通过焊锡凸块及金线的其中之一而电性连接至该基板结构。
13. 根据权利要求10所述的半导体封装件，其中，该金属层的 边缘与该芯层的边缘保持齐平。
14. 根据权利要求10所述的半导体封装件，其中，该金属层的 边缘与该芯层的边缘间具有间距。
15. 根据权利要求14所述的半导体封装件，其中，该间距为 O.lmm。
16. 根据权利要求10所述的半导体封装件，其中，该金属层电 性连接至设于该基板结构中的接地层。
17. 根据权利要求10所述的半导体封装件，其中，该金属层电 性连接至设于该焊垫的接地焊球。
18. 根据权利要求]0所述的半导体封装件，其中，该芯层具相 对的第一及第二表面，该焊垫形成于该芯层的第一及第二表面，该芯 层第一表面的焊垫供给半导体芯片电性连接，该芯层第二表面的焊垫 供植设焊球以与外部装置作电性连接。
19. 根据权利要求10所迷的半导体封装件，其中，该佥属层为镍/金层，且其下方先形成有铜层，再于该铜层上电镀形成镍/金层。
20. 根据权利要求19所述的半导体封装件，其中，该电镀利用选择 性电镀、无电镀导线电镀及传统电镀的其中之一制法完成。
全文摘要
一种半导体封装件及其基板结构，其在基板结构的至少一个表面周缘形成局部外露的金属层，以由该金属层与供放置半导体封装件或基板结构的托盘形成对比，由此明确判别出半导体封装件尺寸，从而解决现有技术的缺失。
文档编号H01L23/498GK101150110SQ20061013892
公开日2008年3月26日 申请日期2006年9月21日 优先权日2006年9月21日
发明者冯仕华, 陈名轩, 黄吉廷 申请人:矽品精密工业股份有限公司