专利名称：半导体封装件制法与半导体元件定位结构及方法
技术领域：
本发明涉及一种半导体制造方法，尤其涉及一种半导体封装件制 法与半导体元件定位结构及方法。
背景技术：
模压式倒装芯片球栅格阵列(Molded Flip-Chip Ball Grid Array, Molded FCBGA)半导体封装件如图1所示，主要包括有基板10、以 倒装芯片方式电性连接至该基板IO上表面的芯片11、以及植设于该基 板10下表面，以电性连接至外界的多数焊球12，同时，该封装件还包 括通过模压制造方法形成于该基板10上表面并包覆该芯片11的封装 胶体13。相关如美国专利第6,038,136号案、第6,444,498号案、第 6,699,731号案或台湾专利公告第559960号案等现有技术，均已揭示近 似的封装结构。关于该模压式倒装芯片球栅格阵列半导体封装件的制造方法如台 湾专利公告第559960号案所揭示，其以增大基板10长宽尺寸的方法 来制作此封装件，如图2所示，在基板10的长宽外缘各延伸出一个夹 固区域(Clamp Area) a，此时，该基板10的尺寸大于封胶模具15的 空腔(cavity) 150尺寸，致使该基板10能被该模具15所夹固，使该 胶体13不会溢流至该基板10的背面，损及基板10上用于植设焊球的 焊球垫14 (Ball Pad)的焊接性；然而，此设计导致了基板10尺寸的 增加，对现有基板10尺寸为31mm女31mm的单一封装件而言，该夹 固区域a的距离至少需为0.6mm才具有良好的溢胶防止功效，因此， 为防止溢胶产生，显然已使得该基板10的制备长宽尺寸分别增加了多 余、并将在最终切除的1,2mm，导致基板IO材料的增加而使得整体封装成本大为提升(倒装芯片用的基板成本一般均占封装件成本的60% 以上)。再者，由于模压制造方法完成后，为分离模具15而能顺利完成脱 模(Releasing)歩骤，必须通过空腔150的形状而使该基板10上的封 装胶体13边缘形成脱模角151，以便利脱模，通常，该脱模角151不 可大于60、才有优选的脱模效果，所以，如果同样以基板10尺寸为 31mm*31mm的单一封装件为例，形成该脱模角151的封装胶体13 将至少再对应至少0.58mm的额外基板尺寸b，进而使得该基板10的 制备长宽尺寸需分别增加多余且将在最终切除的1.16mm，再加上为了 进行切割而在基板10每一侧所预留达0.3mm的切割道宽度c;所以， 此时制得该封装件之前所需制备的基板10尺寸将不再是最终封装件的 31mm*31mm，而将为(31+1.2+1.16+0.6) mm* (31+1.2+1.16+0.6) mm，不仅形成基板利用率(Utilization)的浪费，还使得整体成本上升 约15 200/o。因此，对球栅格阵列半导体封装件而言，该问题显然已形成制造 方法上的两难，g卩，形成封装胶体的模压制造方法实际是封装件制备 上的必要步骤，但该步骤将使基板尺寸与材料成本增加，不利于产业 上的量产，显然已成为球栅格阵列半导体封装件发展上的瓶颈。另外，参阅图3A至3D,台湾专利第1244145及1244707号揭示一 种半导体封装件制法(该些专利的申请人与本案申请人相同)，其包括 制备多数个基板20及承载件26，且该基板20的长宽尺寸约略等于半 导体封装件的预定长宽尺寸，且每一基板20上均设置有至少一个芯片 21，该承载件26上具有多个开口 260，且该开口 260的长宽尺寸大于 该基板20的长宽尺寸，以将该多个基板20分别定位于该承载件的开 口 260中，同时封盖该基板20与该承载件26间的间隙27，而使该间 隙27不致贯通该承载件26 (如图3A所示)；进行模压制造方法，以 在每一开口 260上均分别形成用于包覆该芯片21的封装胶体23，其中， 该封装胶体23所覆盖面积的长宽尺寸大于该开口 260的长宽尺寸(如 图3B所示)；进而于脱模后在该基板20背面植设焊球22 (如图3C所 示)，并依该半导体封装件的预定长宽尺寸而沿该基板20的约略边缘 位置进行切割(如图3D所示)，以制得多个半导体封装件。从而通过 封盖基板20与该承载件26间的间隙27以防止封装胶体23的溢胶， 同时，令用于形成该封装胶体23的空腔的投影长宽尺寸大于该开口 260的长宽尺寸以便利脱模；如此，即可避免现有为解决溢胶与脱模等
问题而增大该基板20尺寸的缺点，进而可大幅縮小该基板20的制备 尺寸，而令其制备长宽尺寸约略等于封装件的预定尺寸，减少切割后 不必要的基板材料浪费。
但是，在前述制造方法中，为有效定位该基板20并封盖该间隙27， 其揭示以点胶方式而在该基板20与承载件26间的间隙27中填充例如 拒焊剂(Solder Mask)或环氧树脂等高分子材料的胶料28，而能加快 进行点胶作业，通常该间隙27需预留至少lmm，以供点胶作业得以书 写(pen-write)方式快速在该间隙27中充填胶料28，但是间隙27愈 大，所需胶料28用量即愈多，导致成本上升；同时，若间隙27太大 也容易造成预先黏置于胶带上的基板20产生偏移(shift),甚而造成后 续制造方法困扰，例如因基板20偏移，造成相对两边间隙不同，进而 导致一边胶料填不满，而相对另一边却发生溢胶问题(如图4A所示)， 甚而对应于发生溢胶的一边，在后续形成覆盖芯片21的封装胶体23 时，将造成封装胶体23与基板20间因残留有胶料28 (如图4B所示)， 而容易发生边缘脱层问题。相对地，如该间隙27太小，虽可减少基板 20发生偏移问题，但是必须使用更细的点胶针及更慢的点胶速度，方 使胶料28得以充分填于该间隙27中，但是如此将造成点胶速度过慢， 同时导致制造方法成本的上升。
综上所述，如何开发出一种不需增加基板尺寸的半导体封装件制 法，以降低基板尺寸及成本，还可兼顾溢胶与脱模等制造方法问题， 同时改善前述将基板于承载件中所面临的填胶制造方法问题，确已成 为此相关研发领域所迫切待解的课题。
发明内容
因此，鉴于前述及其它问题，本发明的目的即在于提供一种半导 体封装件制法与半导体元件定位结构及方法，不需增加基板尺寸以降 低成本而又不致造成溢胶问题。
本发明的又一目的在于提供一种半导体封装件制法与半导体元件 定位结构及方法，以避免将半导体元件定位于承载件中所造成的溢胶 及填充不实问题。
本发明的还一 目的在于提供一种半导体封装件制法与半导体元件
定位结构及方法，毋需大间隙而得以低成本点胶方式将半导体元件定 位于承载件中。
本发明的还一目的在于提供一种半导体封装件制法与半导体元件 定位结构及方法，不致造成胶料残留于封装件内而导致脱层问题。
本发明的还一目的在于提供一种半导体封装件制法与半导体元件 定位结构及方法，毋需使用细点胶针即可快速充填胶料而将半导体元 件定位于承载件中。
本发明所提出的半导体封装件制法，其包括提供基板及承载件， 该基板的长宽尺寸接近于半导体封装件的预定长宽尺寸，且基板上设 置有至少一个芯片，该承载件上具有开口，该开口的长宽尺寸大于该 基板的长宽尺寸，且对应该承载板开口周缘设有至少一个贮存孔；将 该基板容置于该承载件的开口中，同时在该贮存孔中进行点胶作业， 以使胶料填入该贮存孔，再通过毛细现象使该胶料充填于该基板与该 承载件间的间隙；进行模压制造方法，以于该开口上形成用于包覆该 芯片的封装胶体，其中，该封装胶体所覆盖面积的长宽尺寸大于该开 口的长宽尺寸；进行脱模步骤；以及依该半导体封装件的预定长宽尺 寸而沿该基板的约略边缘位置进行切割，以制得半导体封装件。
本发明中在填充胶料前，可先于该基板与该承载件上贴置至少一 片胶带(Tape)，接着在填充胶料时，为使胶料充分填充至基板与承载 件的间隙，在该承载板幵口周围设置贮存孔，从而利用点胶方式先将 胶料填入该贮存孔中，再通过毛细现象进一步使该胶料填充该间隙中， 如此，即可通过简便方式以将基板定位于该承载件开口中；同时，由 于该胶料是以毛细现象充填至该间隙中，因此可避免该间隙太大所发 生的胶料过多，进而导致基板偏移、胶料分布不均及界面脱层问题， 以及避免该间隙太小所发生的点胶速度缓慢，增加制造方法成本等问 题。该承载件与基板间的间隙为0.05mm至0.2mm，优选为O.lmm。
前述的承载件材料选自FR4、 FR5、或BT等有机绝缘材料，但是， 本发明也可以用金属承载件制得所需的低成本半导体封装件，其制法 包括以下步骤提供基板及承载件，该基板的长宽尺寸接近于该半导 体封装件的预定长宽尺可，且基板上设置有至少一个芯片，同时该金 属承载件上具有开口，该开口的长宽尺寸大于该基板的长宽尺寸，且
对应该承载板开口周缘设有至少一个贮存孔；将该基板容置于该金属 承载件开口中，同时在该贮存孔中进行点胶作业，以使胶料填入该贮 存孔，再通过毛细现象使该胶料充填于该基板与该承载件间的间隙； 进行模压制造方法，以在开口上形成用于包覆该芯片的封装胶体，从 而使该基板、芯片、与封装胶体形成封装单元，其中，该封装胶体所 覆盖面积的长宽尺寸大于该开口的长宽尺寸；进行脱模步骤；分离该 封装单元与该金属承载件；以及依该半导体封装件的预定长宽尺寸而
沿该封装单元中的基板约略边缘位置进行切割，以制得半导体封装件。
前述的金属承载件为铜(Cu)材料，且其表面镀有与该封装胶体 不易黏着的金属镀层，该金属镀层可选自金(Au)、镍(Ni)、或铬(Cr) 等金属材料，进而可通过该金属镀层不与该封装胶体黏着的特性，轻 易分离该封装单元与金属承载件，更兼顾制造方法的便利性。
本发明也揭示一种半导体元件定位方法，其包括提供半导体元 件及承载件，该承载件上具有开口，该开口的长宽尺寸大于该半导体 元件的长宽尺寸，且该承载板开口周缘设有至少一个贮存孔；以及将 该半导体元件置于该承载件的开口中，同时在该贮存孔中进行点胶作 业，以使胶料填入该贮存孔，再通过毛细现象使该胶料充填于该半导 体元件与该承载件间的间隙，以将该半导体元件定位于该承载件中。
本发明还揭示一种定位半导体元件的承载件结构，其包括承载 件，该承载件具有开口，以供容置半导体元件；至少一个贮存孔，其 设于该承载板开口周缘，以供胶料填入该贮存孔，再通过毛细现象使 该胶料充填于该半导体元件与该承载件间的间隙，以将该半导体元件 定位于该承载件中。
因此，通过前述的设计，本发明所制备的基板长宽尺寸约略等于 封装件的预定长宽尺寸，仅需封盖该基板与该承载件间的间隙，同时 令形成该封装胶体的空腔的投影长宽尺寸大于该开口的长宽尺寸，即 可解决模压制造方法中的溢胶与脱模问题，进而避免该基板的制备尺 寸出现不必要的增加与浪费，改善现有的缺失。
再者，本发明也揭示将如基板的半导体元件定位于承载件并封盖 该半导体元件与承载件间的间隙时，是以点胶方式先将胶料填入设于 承载板开口周缘的贮存孔中，再通过毛细现象以进一步使该胶料填充
该半导体元件与承载件间的间隙中，如此，即可通过简便方式以将半 导体元件定位于该承载件开口中；同时，由于该胶料以毛细现象充填 至该间隙中，因此可避免该间隙太大所发生的胶料过多，进而导致半 导体元件偏移、胶料分布不均及胶料分布不均及胶料残留于封装件中 而造成界面脱层问题，以及避免该间隙太小所发生的点胶速度缓慢， 增加制造方法成本等问题。
图1图1是现有倒装芯片球栅格阵列式半导体封装件的剖视图； 图2是现有球栅格阵列半导体封装件需增大基板尺寸以进行模压 制造方法的尺寸示意图3A至3D是现有球栅格阵列式半导体封装件的制法流程剖视
图4A及4B是现有将基板定位于承载件中所遭遇的填胶问题剖视
图5A至5F是本发明的半导体封装件的制作及半导体元件的定位 方法第一实施例示意图6A至6D是本发明的半导体封装件的制作及半导体元件的定位 方法第二实施例示意图；以及
图7A至7C图是本发明的定位半导体元件的承载件结构及定位方 法不同实施例的上视图。
10 基板
11芯片
12 焊球
13 胶体 14焊球垫
a 夹固区域 15模具 150空腔 151脱模角 b额外基板尺寸
c切割道宽度
20基板
21心片
22焊球
23封装胶体
26承载件
260开口
27间隙
28胶料
30基板
31心片
32焊球
33封装胶体
34胶带
36承载件
360开口
361贮存孔
37间隙
38胶料
40基板
43封装胶体
46承载件
460开口
461贮存孔
47间隙
48胶料
说明书第7/ll页
具体实施例方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人 员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
第一实施例-
本发明所提出的半导体封装件制法的优选实施例如图5A至5F所 示，首先，如图5A及5B，其中该图5B为对应图5A的上视图，制备 承载有芯片31的增层式(BuiW-Up)基板30及承载件36，该基板30 的长宽尺寸可略大或小于半导体封装件的预定长宽尺寸，该承载件36 上具有开口 360，且该开口 360的长宽尺寸大于该基板30的长宽尺寸， 以供该承载有芯片31的基板30容置于该对应开口 360中。该承载件 36的材料则可为FR4、 FR5、 BT等有机绝缘材料。
再者，该承载件36在其开口 360周缘形成有至少一个贮存孔361， 在本图示中示出为在该承载件开口 360的四角隅形成有贮存孔361。
以将该基板30容置于该承载件36的对应开口 360中，该基板30 与该承载件36间形成有间隙37，该间隙37宽度约为0.05至0.2mm， 优选为O.lmm。
另外，在本实施例中，在该基板30与该承载件36的下表面上贴 置可封盖该间隙37的胶带(Tape) 34。该胶带34可以是耐高温的高 分子材料。
如图5C及5D所示，利用点胶方式以将胶料38填入该贮存孔361 中，并通过毛细现象使该胶料38进一步由该贮存孔361中填充于该间 隙37中，以同时定位该基板30并封盖该间隙37。
如此，即可通过简便方式而将如基板30的半导体元件有效定位于 该承载件开口 360中并封盖该基板30与该承载件36间的间隙；同时， 由于该胶料38是以毛细现象充填至该间隙37中，因此将可避免该间 隙37太大所发生的胶料过多，进而导致基板偏移、胶料分布不均及界 面脱层问题，以及避免该间隙37太小所发生的点胶速度缓慢，增加制 造方法成本等问题。
该胶料38是例如拒焊剂(Solder Mask)，或环氧树脂等高分子材料。
如图5E所示，本发明的半导体封装件制法是再进行模压制造方法， 将该承载件36置入模具(未示出)，以令该芯片31容设于其所对应的 空腔中，从而在开口 360上形成用于包覆该芯片31的封装胶体33。
该预先制备的基板30尺寸可仅略大或小于该封装件的预定切割尺
寸，而该开口的尺寸也仅略大于该基板30的尺寸，同时，该封装胶体 33所覆盖面积的长宽尺寸大于该开口 360的长宽尺寸；如此即可避免 现有为便于模具脱模而增大基板尺寸(因该封装胶体的脱模角所对应 的区域为承载件的区域，并非基板的区域)，充分精简了所需的基板30 尺寸，也大幅降低了封装件的制造成本。然后即可进行脱模程序并移除胶带，同时在该基板30上未设置芯 片31的表面，也即该基板30下表面的焊球垫上植接多个焊球32，从 而使该芯片31电性连接至外界。如图5F，进行切割步骤，此步骤是按照原本预定的半导体封装件 尺寸，而沿该基板30上的切割线进行切割，以制得所需的低成本半导 体封装件。另外，配合参阅前述图5A至5D，本发明也揭示一种半导体元件 的定位方法，其包括提供半导体元件及承载件，在本实施例中该半 导体元件例如是基板30，该承载件36上具有开口 360，该开口 360的 长宽尺寸大于该半导体元件的长宽尺寸，且对应该承载板开口 360周 缘设有至少一个贮存孔361;以及将该半导体元件置于该承载件开口 360中，同时在该贮存孔361中进行点胶作业，以使胶料38填入该贮 存孔361 ，再通过毛细现象使该胶料38充填于该半导体元件与该承载 件36间的间隙37，以将该半导体元件定位于该承载件36中。同时本发明还揭示一种定位半导体元件的承载件结构，其包括 承载件36，该承载件36具有开口 360，以供容置半导体元件；至少一 个贮存孔361，其设于该承载板开口 360周缘，以供胶料填入该贮存孔 361，再通过毛细现象使该胶料充填于该半导体元件与该承载件36间 的间隙，以将该半导体元件定位于该承载件36中。该半导体元件可例 如为本实施例中所述的基板30。第二实施例本发明的承载件除选用如FR4、 FR5、 BT等有机绝缘材料外，也 可选用表面镀有金属镀层的金属材料，该金属镀层为与封装胶体不易 产生黏着的镀层材料，其实施例如图6A至6D所示，此实施例与前述 第一实施例的内容大致相同，其主要差异仅在于承载件的选用材料与 部份制造方法步骤上。
如图6A所示，制备承载有芯片41的增层式基板40及承载件46， 该承载件46上具有开口 460，且该开口 460的长宽尺寸大于基板46 尺寸，其中，该承载件46选用例如铜(Cu)的金属材料，且该承载件 46的表面预先镀上例如金(Au)、镍(Ni)、铬(Cr)等与封装胶体黏 着不佳的金属镀层。该承载件开口 460周缘形成有至少一个贮存孔461，在本图示中显 示为该承载件开口 460的四角隅形成有贮存孔461。将该基板40容置于该承载件开口 460中，并使该基板40与该承 载件开口 460的间隙47约为0.05至0.2mm，优选为O.lmm，以利用点 胶方式将胶料48填入该贮存孔461中，并通过毛细现象以使该胶料48 进一步由该贮存孔460中填充于该间隙47中，以同时定位该基板40 并封盖该间隙47。如图6B，接着进行模压制造方法形成封装胶体43，并完成脱模步骤。如图6C所示，此时，由于该金属承载件46上己预先镀有与该封 装胶体43黏着不佳的金属镀层，故而该封装胶体43与该承载件46的 接着面的结合力将极低，而可容易地自该接着面分开该两种材料，从 自该承载件46的开口中取出已由该封装胶体43所包覆的基板40与芯 片41，分离该承载件46与待进行切割的封装单元。如图6D所示，接着，再如前述实施例所示，进行植球与切割步骤， 由此制得预定尺寸的半导体封装件。此实施例由于可在切割步骤前先 行分离该封装单元与承载件，所以在切割步骤时将无需对该承载件进 行切割，更可提升制造方法上的便利性。另请参阅图7A至7C，其为显示本发明的定位半导体元件的承载 件结构及定位方法不同实施例示意图，本发明中，该承载件的贮存孔 461的位置除可如前述设于对应该承载板开孔460的四角隅外，还可设 于其中的二角隅(如图7A所示)，或于该承载板开孔460周缘四边各 设有至少一个贮存孔461 (如图7B所示)，也或于该承载板开孔460 周缘至少二边各设有至少二个贮存孔461 (如图7C所示)，以供填入 该贮存孔461内的胶料48得以利用毛细现象而充分填充至该如基板的 半导体元件与承载件间的间隙47中。
前述各实施例的制法或选用材料虽略有不同，但是其一开始所制 备的基板长宽尺寸均约略等于该封装件的预定长宽尺寸，且该基板与 该承载件间的间隙均受到封盖，同时，用于形成该封装胶体的空腔的 投影长宽尺寸均大于该开口的长宽尺寸，以解决模压制造方法中所产 生的溢胶与脱模问题，进而可避免该基板的制备尺寸出现不必要的增 加与浪费，以降低其材料成本，兼而发挥制造方法简易与便于量产的 功效。再者，本发明也揭示将如基板的半导体元件定位于承载件并封盖 该半导体元件与承载件间的间隙时，是以点胶方式先将胶料填入该贮 存孔中，再通过毛细现象以进一步使该胶料填充该半导体元件与承载 件间的间隙中，如此，即可通过简便方式将半导体元件定位于该承载 件开口中；同时，由于该胶料是以毛细现象充填至该间隙中，因此可 避免该间隙太大所发生的胶料过多，进而导致半导体元件偏移、胶料 分布不均及胶料残留于封装件中而造成界面脱层问题，以及避免该间 隙太小所发生的点胶速度缓慢，增加制造方法成本等问题。此外，本发明中，芯片的电性连接方式并非本发明所强调的技术， 故而前述各图式中该芯片虽均是以倒装芯片(Flip Chip)方式电性连接 至该基板，但是若该芯片是以焊线(WireBonding)方式电性连接至该 基板，则也同样属于本发明的内容，仅需设计规划该基板与模具的尺 寸，即可达至本发明的功效。以上所述仅为本发明的优选实施方式，并非用于限定本发明的范 围，也即，本发明事实上仍可做其它改变，因此，本领域技术人员在 未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改 变，应由后述的申请专利范围所涵盖。
权利要求
1.一种半导体封装件制法，其包括提供基板及承载件，该基板的长宽尺寸接近于半导体封装件的预定长宽尺寸，且基板上设置有至少一个芯片，同时该承载件上具有开口，该开口的长宽尺寸大于该基板的长宽尺寸，且对应该承载板开口周缘设有至少一个贮存孔；将该基板容置于该承载件的开口中，同时在该贮存孔中进行点胶作业，以使胶料填入该贮存孔，再通过毛细现象使该胶料充填于该基板与该承载件间的间隙；进行模压制造方法，以在开口上形成用以包覆该芯片的封装胶体，其中，该封装胶体所覆盖面积的长宽尺寸大于该开口的长宽尺寸；进行脱模步骤；以及依照该半导体封装件的预定长宽尺寸而沿该基板的约略边缘位置进行切割，以制得半导体封装件。
2. 根据权利要求1所述的半导体封装件制法，其中，该制法还包 括在脱模步骤后在该基板上未设置芯片的表面植接焊球。
3. 根据权利要求1所述的半导体封装件制法，其中，用于形成该 封装胶体的空腔的投影长宽尺寸大于该开口的长宽尺寸。
4. 根据权利要求1所述的半导体封装件制法，其中，该承载件底 面贴置至少一个封盖该开口的胶带，且该胶带可在脱模程序后去除。
5. 根据权利要求1所述的半导体封装件制法，其中，该间隙为 0.05mm至0.2mm，优选为O.lmm。
6. 如申请专利范围第根据权利要求1所述的半导体封装件制法， 其中，该承载件的材料系为为玻璃纤维板(FR4、 FR5)、双顺丁烯二酸 酰亚胺/三氮阱(BT)所组成的有机绝缘材料组群的者之一或金属。
7. 根据权利要求1所述的半导体封装件制法，其中，该芯片以倒 装芯片及焊线的其中之一方式电性连接至该基板。
8. 根据权利要求1所述的半导体封装件制法，其中，该承载板开 孔的至少一个角隅设有至少一个贮存孔。
9. 根据权利要求1所述的半导体封装件制法，其中，该承载板开 孔周缘至少一边设有至少一个贮存孔。
10. —种半导体元件定位方法，其包括提供半导体元件及承载件，该承载件上具有开口，该开口的长宽 尺寸大于该半导体元件的长宽尺寸，且对应该承载板开口周缘设有至少一个贮存孔；以及将该半导体元件置于该承载件的开口中，同时在该贮存孔中进行 点胶作业，以使胶料填入该贮存孔，再通过毛细现象使该胶料充填于 该半导体元件与该承载件间的间隙，以将该半导体元件定位于该承载 件中。
11. 根据权利要求10所述的半导体元件定位方法，其中，该间 隙为0.05mm至0.2mm，优选为O.lmm。
12. 根据权利要求10所述的半导体元件定位方法，其中，该承 载板开孔的至少一个角隅设有至少一个贮存孔。
13. 根据权利要求10所述的半导体元件定位方法，其中，该承 载板开孔周缘至少一边设有至少一个贮存孔。
14. 一种定位半导体元件的承载件结构，其包括 承载件，该承载件具有开口，以供容置半导体元件；以及 至少一个贮存孔，其设于该承载板开口周缘，以供胶料填入该贮存孔，再通过毛细现象使该胶料充填于该半导体元件与该承载件间的 间隙，以将该半导体元件定位于该承载件中。
15. 根据权利要求14所述的定位半导体元件的承载件结构，其 中，该间隙为0.05mm至0.2mm，优选为O.lmm。
16. 根据权利要求14所述的定位半导体元件的承载件结构，其 中，该承载板开孔的至少一个角隅设有至少一个贮存孔。
17. 根据权利要求14所述的定位半导体元件的承载件结构，其 中，该承载板开孔周缘至少一边设有至少一个贮存孔。
全文摘要
一种半导体封装件制法与半导体元件定位结构及方法，其提供基板及用以定位该基板的承载件，该基板长宽尺寸接近半导体封装件预定长宽尺寸，在基板上设置有芯片，该承载件上则设有开口，该开口长宽尺寸大于基板长宽尺寸，且该开口周缘设有至少一个贮存孔，以将该基板容置于该承载件开口中，同时在该贮存孔中进行点胶作业，以使胶料填入该贮存孔，再通过毛细现象使该胶料填充于该基板与承载件间的间隙，接着在该开口上形成包覆该芯片的封装胶体，且该封装胶体所覆盖面积的长宽尺寸系大于该开口的长宽尺寸的之后进行脱模步骤及依半导体封装件的预定长宽尺寸而沿该基板边缘位置进行切割，以制得半导体封装件，俾从而解决习知现有浪费过多基板材料及定位问题。
文档编号H01L21/50GK101150076SQ20061013892
公开日2008年3月26日 申请日期2006年9月21日 优先权日2006年9月21日
发明者张志伟, 曾文聪, 萧承旭, 蔡和易, 黄建屏 申请人:矽品精密工业股份有限公司