专利名称：半导体结构及制造鳍式场效应晶体管器件的方法
技术领域：
本发明总体上涉及半导体结构内的物理应力。更具体而言，本发明涉及包括至少一个finFET(鳍式场效应晶体管)的半导体结构内的物理应力诱发的电荷载流子迁移率的变化。
背景技术：
半导体设计和开发的最新进展包括将外加物理应力引入到半导体器件组件中。外加物理应力经常引起载流子迁移率的变化。具体而言，电荷载流子迁移率提高通常带来半导体器件性能的提高。
有很多证实应力在半导体器件内引起性能增强的例子。例如，Chidambarrao等人在美国公开文本No.2005/0130358提出了一种在半导体结构内部形成互补应力水平的互补finFET器件的方法，。所述方法在所述互补finFET器件中采用单独的基体材料作为形成硅外延鳍侧壁沟道层(finsidewall channel layer)的衬底。
此外，通过半导体结构内部各个不同位置处的压缩应力或伸张应力提供载流子迁移率变化的其他例子也是已知的。典型地，n-FET和p-FET器件不同地对压缩和伸张应力做出响应，因为压阻系数通常作为几个变量的函数而不同，所述变量包括但不限于半导体衬底掺杂和晶体取向。因此，经常需要对n-FET和p-FET器件内的受应力结构进行特别的设计和优化。
半导体设计和开发的趋势在于以更小的尺寸实现持续增强的性能。因此，对相应地提供具有增强的性能的半导体器件的新结构和新方法的需求将持续存在。出于这一原因，半导体器件内的有物理应力的结构的使用很可能持续下去。有利地利用物理应力来增强半导体器件性能的新型半导体器件和制造方法是合乎需要的。
发明内容
本发明提供了一种具有增强性能的finFET结构。本发明还提供了一种制造所述结构的方法。
根据本发明，所述半导体结构包括衬底，所述衬底包括至少一个半导体鳍，所述半导体鳍具有一晶体学取向和轴向特定压阻系数。所述结构还包括覆盖所述半导体鳍内的沟道区的栅电极。在所述结构之内，所述栅电极和沟道区具有与所述轴向特定压阻系数相关的特定应力。
仍然根据本发明，所述方法首先提供了一种其上设有至少一个半导体鳍的衬底。所述方法还提供了在所述半导体鳍内的沟道区上形成栅电极。在所述方法中，形成具有固有应力的栅电极，通过确定所述固有应力影响沟道区内的载流子迁移率。
本发明的实施例所指的半导体鳍是从具有(001)方向的硅表面蚀刻得到的硅半导体鳍。由此得到了具有下述晶体取向的硅半导体鳍纵向(110)、横向(001)、垂直方向(1-10)。根据这些硅结晶取向的固有压阻系数，本发明提供了根据需要形成具有大约500到大约1500兆帕(MPa)，更优选为大约1200到1500MPa的固有伸张应力的栅电极。这样的固有伸张应力优化了半导体鳍沟道区内的电荷载流子迁移率。
本发明不局限于所公开的实施例。相反，本领域技术人员可以容易地试验出半导体鳍的可选晶体学取向和半导体材料组分，以确定压阻系数。在这些压阻系数的基础上，可以导出具体的固有栅极应力，以优化半导体器件的半导体鳍沟道区内的载流子迁移率。所述半导体器件可以是finFET器件，但是本发明不限于此。
图1到图4是说明形成根据本发明的实施例的finFET的渐进阶段的结果的一系列示意性横截面图。
图5是对应于图4的示意性横截面图的示意性平面图。
图6和图7示出了finFET器件内由形成固有伸张应力为1500MPa的带有栅电极的finFET器件而产生的垂直应力和横向应力的一对应力拓扑曲线图。
图8示出了finFET器件中的半导体鳍内部的横向应力和垂直应力的曲线图，其作用在于总结图6和图7中给出的信息。
具体实施例方式
本发明提供了一种finFET结构及其制造方法。所述结构和方法采用由具有固有应力的材料形成的栅电极，通过确定所述固有应力来影响(最好是优化)finFET结构的半导体鳍沟道区内的载流子迁移率。载流子迁移率的确定涉及对针对半导体鳍的具体晶体取向的轴向特定固有压阻系数的量值和范围(dimensions)的分析。固有应力产生轴向特定应力(在栅电极和沟道区内)，所述轴向特定应力与轴向特定(axially specific)压阻系数相关(优选对其予以补偿)。
从下述实施例和实例可以看到，对于由(001)单晶硅表面形成的半导体鳍而言，希望得到具有大约500到大约1500MPa的固有伸张应力的栅电极。在利用栅电极内的此类固有伸张应力时，半导体鳍沟道区具有由栅电极在其内诱发的增强的伸张垂直应力和增强的压缩横向应力。沟道区内的上述类型的诱发应力(即伸张和压缩应力)对n-finFET都是有益的。增强的伸张垂直应力对p-finFET也是有益的，但是p-finFET几乎不受增强的压缩横向应力的影响。
本领域技术人员应当理解，本发明中采用的半导体“鳍”是指在衬底上沿边缘(edgewise)设置的比较窄(即，大约0.01到大约0.30微米，优选为大约0.01到大约0.03微米)的半导体材料层。所述鳍可以具有任选的介电帽盖层，所述介电帽盖层也可以增强其物理稳定性。
在“finFET”器件内，至少采用半导体鳍的侧壁，有时也采用半导体鳍的顶部作为沟道区。沟道区通常被跨在半导体鳍上的“n”字形栅电极覆盖，但是，finFET栅电极并不限于这一具体形状。
就finFET提供了优异的由双栅极效应引起的短沟道效应这一方面而言，finFET较常规平面场效应晶体管具有优势。FinFET还提供了垂直侧壁沟道区，而常规场效应晶体管通常只能提供平面水平沟道区。通过提高形成于衬底上的半导体鳍的高度，可以在不牺牲finFET器件的空间密度(aerialdensity)的情况下，提供具有提高的沟道尺寸的finFET器件。而凭借常规平面场效应晶体管则无法实现类似的优点。通常，半导体鳍的沟道长度(纵向，由栅极线宽界定)和沟道宽度(横向，由鳍高界定，也有可能由厚度界定)每者均比最小鳍线宽(垂直方向)大得多。
下述实施例以finFET为背景对本发明进行了举例说明，所述finFET采用的绝缘体上硅半导体衬底提供了特定硅半导体鳍晶体学取向。但是本发明不限于此。本发明还适用于位于块体半导体衬底，以及其他绝缘体上半导体衬底上的finFET器件。本发明还适用于由诸如但不限于硅-锗合金的其他半导体材料和化合物半导体材料形成的finFET，所述材料显示出了与晶轴相关的压阻效应(piezoresistance effect)。
图1到图4是说明制造根据本发明的实施例的finFET结构的渐进阶段的结果的一系列示意性横截面图。
图1示出了半导体衬底10。掩埋绝缘体层12位于半导体衬底10上。掩埋绝缘体层12可以是晶态或非晶态氧化物或氮化物，氧化物是高度优选的。半导体表面层14位于掩埋绝缘体层12上。半导体表面层14通常为硅半导体表面层。作为总体，上述三个层构成了绝缘体上硅半导体衬底。其可以采用诸如离子注入和退火(即SIMOX工艺)的常规工艺或通过层转移工艺形成。半导体衬底10通常为硅半导体衬底，但是本发明对其不作要求。此外，掩埋绝缘体层12通常为掩埋的氧化硅层。半导体表面层14通常具有大约500到大约2000埃的厚度，所述厚度可以是制造衬底的过程中所采用的工艺的直接结果，也可以是采用诸如氧化和蚀刻的减薄步骤得到的。
图1还示出了位于半导体表面层14上的焊盘介电层16和与焊盘介电层16对准的硬掩模层18。
典型地，焊盘介电层16具有大约25到大约150埃的厚度。其可以包括氧化硅材料。当半导体表面层14包括硅材料时，这样的氧化硅材料通常是由半导体表面层14的热氧化附带得到的。尽管在形成焊盘介电层14的过程中可以采用热氧化，但是也可以采用诸如CVD、PECVD或蒸镀法的常规淀积工艺。典型地，硬掩模层18包括诸如氮化硅或氮氧化硅的硬掩模材料。也可以采用其他硬掩模材料。其通常具有大约500到大约1000埃的厚度。
图2示出了被称为“侧壁镜像转移(sidewall image transfer)”的一般常规处理的结果，其提供了对半导体表面层14的各向异性蚀刻，以形成半导体鳍14a。将硬掩模层18和焊盘介电层16用作掩模，将掩埋绝缘体层12用作蚀刻停止层。典型地，通过采用含有蚀刻剂气体组分的氯气的等离子体蚀刻剂进行蚀刻。尽管特别提及了等离子蚀刻，但是也可以利用诸如反应离子蚀刻或离子束蚀刻的干法蚀刻形成半导体鳍14a。
图3示出了位于半导体鳍14a的相对侧壁上的一对栅极介电层20。典型地，栅极介电层20包括热氧化硅材料。当半导体鳍14a包括硅时，栅极介电层20可以由半导体鳍14a的热氧化附带形成(be formed incident to thermaloxidation)。尽管，特别提及了以热氧化硅作为栅极绝缘材料，但是本发明还可以尝试采用通过本领域公知的热和/或淀积技术形成的氧化物、氮化物、氮氧化物或其组合。优选地，采用具有大于等于4.0左右的在真空测量的介电常数的氧化物作为绝缘材料。典型地，所述一对栅极介电层20中的每一个具有大约10到大约70埃的厚度。
图4示出了位于图3所示的finFET结构上的栅电极22。栅电极22具有跨在半导体鳍14a上的变体的“n”字形。栅电极22通常包括高度掺杂的多晶硅材料(即，每立方厘米1e20到1e21个掺杂剂原子)。其具有大约1000到大约2000埃的厚度。除了掺杂多晶硅外，本发明还可以尝试采用其他导电材料作为栅电极22的材料，例如掺杂多晶SiGe、元素金属(elementalmetal)、元素金属的合金、金属硅化物、金属氮化物或其组合。根据本发明，栅电极22具有在半导体鳍14a的沟道区内提供载流子迁移率影响(优选为增强或优化)的固有应力。半导体鳍14a的沟道区是被栅电极22覆盖的半导体鳍14a的部分。在图5中对其进行了更为详细的图示，在下文中将对其予以更为详细的讨论。
在半导体制造工艺中，有几个变量影响包括但不限于多晶硅膜的淀积膜内的固有应力，这是公知的。在下述文献中指出了具体的变量(1)Heuer等人的美国专利No.6479166(具有伸张应力的圆柱形多晶硅膜和具有压缩应力的反玻璃化(devitrified)多晶硅膜)；以及(2)Yamazaki等人的美国专利No.6645826(具有取决于淀积速率的可变应力的氮化硅膜)。影响淀积膜应力的通用薄膜淀积参数可能包括但不限于淀积温度(即由衬底和淀积膜热膨胀系数的失配而产生应力)、淀积膜起始材料、淀积膜结晶度、淀积膜组分和淀积速率。其他薄膜淀积参数也可能影响淀积层应力。
图4还示出了用于半导体鳍14a的参考坐标轴。它们不同于针对形成于平面半导体衬底上的标准FET的参考坐标轴。垂直轴从半导体鳍14a的侧壁的平面发出。横轴从半导体鳍14a的顶部平面发出。纵轴从如图4的截面所示的半导体鳍14a的正面平面发出。
图5是对应于图4的示意性横截面图的示意性平面图。图5示出了用于所公开的实施例的finFET器件的掩埋绝缘体层12的暴露部分。还示出了包围在硬掩模层18之下对准的半导体鳍14a的栅极介电层20的轮廓。半导体鳍14a具有狗骨头形状(即，具有轴向中央部分和线宽大于所述轴向中央部分的凸出(lobed)端部的结构)。栅电极22在所述狗骨头形状的凸出端之间在与半导体鳍14a的中心与其垂直交叉。半导体鳍14a的沟道区位于栅电极22之下。采用未被栅电极22覆盖的半导体鳍14a的一对对立端部作为一对源极区/漏极区。通常，有可能在从其上有选择地蚀刻硬掩模层18的覆盖部分之后，采用栅电极22作为掩模对它们进行额外的离子注入。也可以采用大角度倾斜注入法在源极区/漏极区内提供更为均匀的掺杂剂分布曲线。
尽管没有采用额外的附图进行具体说明，但是本发明的该实施例将对图5的finFET结构进行额外的处理，从而实现其与特定电路的集成。例如，可以将栅极介电层20从未被栅电极22覆盖的半导体鳍14a的部分剥离，从而允许与半导体鳍14a相邻形成分隔体。此外，将本实施例的finFET完全集成到必需的特定电路当中也必然需要接触结构。本实施例考虑了上述额外的处理和额外的结构。
本发明的实施例的重点在于半导体鳍14a，其可以由体硅半导体衬底或绝缘体上硅半导体衬底内的硅表面层形成，每者均具有(001)表面取向。每者均提供具有单一半导体材料的半导体鳍14a。根据图4，如此形成的半导体鳍14a的晶体取向为纵向(110)、横向(001)、垂直方向(1-10)。
对于n型硅和p型硅二者而言，具有上述晶体取向的硅半导体鳍的固有压阻系数如下(单位是e-11/帕斯卡)对于n型硅而言，纵向、垂直和横向压阻系数为-31.6、-17.6和53.4。对于p型硅而言，纵向、垂直和横向压阻系数为71.8、-66.3和-1.1。
因此，施加到具有上述晶体取向和掺杂的硅半导体鳍14a上，以取得最大载流子迁移率益处的轴向应力如下。对于n型硅而言，压缩横向应力提供最大优势，其次是伸张纵向应力，最后是伸张垂直应力。对于p型硅而言，压缩纵向应力和伸张垂直应力是最合适的。对p型硅半导体鳍而言，横向几乎不存在压阻效应。
所公开的实施例的目的在于优化finFET器件内的半导体鳍沟道区内的应力(由此优化载流子迁移率)。这一目的是通过在上述压阻系数的背景下，通过适当改变finFET器件的栅电极内的固有应力而在所淀积的栅电极内提供合乎要求的轴向特定应力而实现的。栅电极内的轴向特定应力转移到半导体鳍沟道区内。为了获得这一结果，选择栅电极固有应力，从而为所淀积的栅电极提供与半导体鳍沟道区内的压阻系数相关的，最好对其予以补偿的应力。
在本实施例内，n型硅和p型硅的纵向压阻系数符号相反。因此，如果所淀积的栅电极(gate electrode as deposited)向半导体鳍施加纵向压缩应力和纵向拉伸应力之一，那么在沟道区的纵向内必然产生电子迁移率效应和空穴迁移率效应的抵消(offset)。因此，本实施例未考虑纵向电荷载流子迁移率增强。由于对于n型硅和p型硅而言，垂直压阻系数均为负值，因此在n-finFET和p-finFET器件内伸张垂直应力均有助于垂直载流子迁移率增强。由于对于n型硅而言横向压阻系数为高正值，而对于p型硅而言其大约为零，压缩横向应力将提高n-finFET器件内的电子电荷载流子迁移率，而几乎不会对p-finFET器件内的载流子迁移率造成影响。
对于具有上述硅半导体鳍14a晶体取向的本实施例而言，本发明提供了通过淀积带有大约500到大约1500MPa，更为优选带有大约1200到大约1500MPa的固有伸张应力的栅电极22，其有助于在栅电极22和半导体鳍14a内提供上述合乎需要的轴向诱发的应力。
图6示出了根据本发明的finFET器件内的垂直应力的计算机模拟应力拓扑曲线图。图6示出了具有焊盘介电层16和在其上垂直对准的硬掩模层18的半导体鳍14a。栅极介电层20位于半导体鳍14a的侧壁上。栅电极22覆盖硬掩模层18、焊盘介电层16、半导体鳍14a和栅极介电层20。图6的垂直应力拓扑图假设finFET器件的所有其他组件具有常规模量，并且没有固有应力，但是栅电极22经淀积具有1500MPa的固定固有伸张应力。
如图6所示，有几个半导体结构变量影响计算机模拟应力拓扑曲线图。这样的变量包括但不限于包括半导体鳍和栅电极的组件的尺寸、模量和固有应力。每一变量的差异和变化预计对应力等值线形状造成的影响如图6和图7所示。
图6中的附图标记25是指栅电极22内的零应力线。零应力线之上是栅电极22的物理边界。零应力线之下是以200MPa的增幅增大的伸张应力等值线。尽管图6明显受上文假定的材料特性(即尺寸、模量和应力)的限制，但是图6也明确地示出了可以将伸张垂直应力从经淀积具有大约1500MPa的固有伸张应力的栅电极22诱发到半导体鳍14a中。
图7示出了与图6的应力拓扑曲线图类似的应力拓扑曲线图，但是其应力处于横向不是垂直方向。如图7所示的finFET组件与图6所示的finFET组件相同。仍然假设所述组件没有固有应力，并且具有常规模量。仍然将栅电极22形成为具有大约1500MPa的固有伸张应力。
图7内的参考数字25示出了界定小零应力区(small zero stress region)的一对零应力线。零应力线之下的其余线为压缩应力线，也将其定义为每压缩应力拓扑线递增200MPa。图7明确地示出了在其上淀积具有大约1500MPa的固有伸张应力的栅电极时，将相当大的横向压缩应力导入了根据本发明的实施例的半导体鳍14a沟道区内。
图8示出了对图6和图7的应力拓扑数据进行总结和放大的应力拓扑曲线图。
图8示出了作为SOI衬底层的一部分的掩埋绝缘体层12。半导体鳍14a位于掩埋绝缘体层12上。焊盘介电层16位于半导体鳍14a上，硬掩模层18位于焊盘介电层16上。
附图标记26表示穿过半导体鳍14a的高度的垂直应力剖面线(profileline)。其具有处于大约300到大约1200MPa的范围内，并且通常平均为900MPa左右的伸张应力。附图标记27表示穿过半导体鳍14a的高度的相应横向应力曲线。其具有处于大约-500到大约-1500MPa，并且通常平均为-1150MPa左右的压缩应力。
计算作为纵向、横向和垂直方向的晶面内外加应力(单位可以是帕斯卡)乘以所述晶面的压阻系数(单位可以是l/帕斯卡)的乘积之和的负值的载流子迁移率增强(作为相对于基准线(baseline)的百分比)。等式如下dμ/μ＝-(πlσl+πvσv+πtσt)dμ/μ等于载流子迁移率增强。πl、πv和πt是l、v和t方向的压阻系数。σl、σv和σt是l、v和t方向的轴向特定应力水平。
对于针对n-finFET公开的实施例而言，考虑垂直和横向应力的计算如下-(-17.6e-11*900e6+53.4e-11*-1150e6)＝77％对于针对p-finFET公开的实施例而言，仅考虑垂直应力(因为横向压阻系数可忽略)的计算如下-(-66.3e-11*900e6)＝60％
上述计算表明在n-finFET和p-finFET内均产生了显著的载流子迁移率增强，这与所公开的实施例一致。迁移率增强归因于栅电极在finFET的半导体鳍沟道区内诱发的适当的应力。
如上所述，本发明不限于公开了特定的硅半导体鳍晶体取向和掺杂的上述实施例。相反，本发明可以采用有其他晶体学取向和材料成分形成的其他半导体鳍。此类其他半导体鳍将具有可以依照本发明估计的轴向特定固有压阻系数。通过这样的估计，可以确定栅电极的固有应力，从而在固有压阻系数的背景下影响和优化载流子迁移率。
本发明的优选实施例意在对本发明举例说明而不是对本发明进行限定。在根据本发明再次提供实施例，以及进一步根据权利要求提供实施例的过程中，可以对根据本发明的优选实施例的方法、材料、结构和尺寸进行修改和变型。
权利要求
1.一种半导体结构，包括包括至少一个半导体鳍的衬底，所述半导体鳍具有一晶体学取向和轴向特定压阻系数；以及覆盖所述半导体鳍内的沟道区的栅电极，其中，所述栅电极和所述沟道区具有与所述轴向特定压阻系数相关的轴向特定应力。
2.根据权利要求1所述的结构，其中，所述衬底包括体半导体衬底。
3.根据权利要求1所述的结构，其中，所述衬底包括绝缘体上半导体半导体衬底。
4.根据权利要求1所述的结构，其中，所述轴向特定应力补偿所述轴向特定压阻系数。
5.根据权利要求1所述的结构，其中，所述半导体鳍包括硅半导体鳍。
6.根据权利要求5所述的结构，其中，所述半导体鳍包括单一硅半导体材料。
7.根据权利要求6所述的结构，其中，所述晶体学取向为纵向(110)、横向(001)和垂直方向(1-10)。
8.一种制造鳍式场效应晶体管器件的方法，包括提供包括至少一个半导体鳍的衬底；以及在所述半导体鳍内的沟道区上形成栅电极，其中，所述栅电极具有固有应力，通过确定所述固有应力影响所述沟道区内的电荷载流子迁移率。
9.根据权利要求8所述的方法，其中，通过确定所述固有应力提高所述沟道区内的载流子迁移率。
10.根据权利要求8所述的方法，其中，所述半导体鳍包括单晶半导体材料。
11.根据权利要求10所述的方法，其中，所述半导体鳍包括硅半导体材料。
12.根据权利要求10所述的方法，其中，所述半导体鳍包括硅-锗合金半导体材料。
13.根据权利要求11所述的方法，其中，所述半导体鳍形成于体硅半导体衬底中。
14.根据权利要求11所述的方法，其中，所述半导体鳍形成于绝缘体上硅半导体衬底中。
15.根据权利要求14所述的方法，其中，所述半导体鳍位于所述绝缘体上硅半导体衬底的掩埋绝缘体层上。
16.根据权利要求8所述的方法，其中，所述鳍式场效应晶体管为n-鳍式场效应晶体管。
17.根据权利要求8所述的方法，其中，所述鳍式场效应晶体管为p-鳍式场效应晶体管。
18.根据权利要求8所述的方法，其中，所述半导体鳍包括具有纵向(110)、横向(001)和垂直方向(1-10)的晶体学取向的硅半导体鳍。
19.根据权利要求18所述的方法，其中，所述栅极内的固有应力是大约500到大约1500MPa的伸张应力。
20.根据权利要求18所述的方法，其中，所述栅极内的固有应力是大约1200到大约1500MPa的伸张应力。
全文摘要
FinFET及其制造方法包括在半导体鳍的沟道区上形成的栅电极。所述半导体鳍具有一晶体取向和轴向特定压阻系数。在所述方法中，形成具有固有应力的栅电极，通过确定所述固有应力影响并且优选优化沟道区内的载流子迁移率。为了达到这一目的，所述固有应力优选在所述栅电极和所述半导体鳍沟道区内提供补偿所述轴向特定压阻系数的诱发轴向应力。
文档编号H01L21/336GK1960003SQ20061014255
公开日2007年5月9日 申请日期2006年10月30日 优先权日2005年11月3日
发明者杜雷赛蒂·奇达姆巴拉奥 申请人:国际商业机器公司