专利名称：只读存储器及其制造方法
技术领域：
本发明涉及一种只读存储器及其制造方法。
背景技术：
近年来系统面板(System On Panel, SOP)研究风气盛行。系统 面板是将电路功能才莫块，如微处理器(Micro Processing Unit, MPU)、随机存储器(Random Access Memory, RAM)和只读存储器 (Read Only Memory, ROM)等直接制作在玻璃基板或硅基板上。
传统的只读存储器，以载流子储存单元来分，主要可分为以 浮栅(Floating Gate)多晶硅作为载流子储存单元和以氮化硅 (Silicon Nitride, SiNx)薄膜作为载流子储存单元两种。两者相比， 以氮化硅薄膜作为载流子存取单元的只读存储器更加适合在系统 面板技术中薄膜晶体管的制造工艺。
如图l所示，是一种现有技术以氮化硅薄膜作为载流子储存 单元的薄膜晶体管只读存储器的剖面结构示意图。该薄膜晶体管 只读存储器100包括一基板110和在该基板110表面依次设置的 一多晶硅层120、 一隔离层130和一4册极电才及140。
该多晶硅层120未被该栅极电极140覆盖的区域包括一 高掺 杂的源区121和一高摻杂的漏区122。
该隔离层 130为氧化物-氮化物-氧化物(Oxide-Nitride-Oxide, ONO)结构，其包括在该多晶硅层120表面依次设置的一穿 隧氧化层131、一载流子存储层132和一阻障氧化层133。
该载流子存储层132为一氮化硅薄膜，该氮化硅薄膜内部具 有电荷陷阱(Charge Trapping Site)。当向该栅极电极140施加一电 压时，该多晶硅层120被该栅极电极140覆盖的区域在该电压产生的电场作用下，其表面产生感应电荷。若该电压足够大，将发
生普尔-夫伦克尔效应(Poole-Frenkel Effect),上述电荷向该穿随 氧化层131发射，并穿过该穿隧氧化层131，最终被该栽流子存 储层132中氮化硅薄膜的电荷陷阱所捕获。上述感应电荷被捕获 在该氮化硅薄膜后，由该栅极电极140发出的电场线一部分终止 在该载流子存储层132，导致该多晶硅层120被该栅极电极140 覆盖的区域受上述电场的作用变小，因此该薄膜晶体管只读存储 器100的阈值电压(Threshold Voltage)变高。
当该氮化硅薄膜没有捕获电荷时，向该栅极电极140施加一 定的控制电压，该只读存储器100导通；而当该氮化硅薄膜捕获 有电荷时，向该栅极电极140施加同样的控制电压，该只读存储 器100截止。因此，该薄膜晶体管只读存储器单元100便利用该 氮化硅薄膜中是否捕获有电荷来储存二值数据。
但是，通常该载流子存储层132中氮化硅薄膜的电荷陷阱比 较有限，导致该薄膜晶体管只读存储器IOO在读写数据时器阈值 电压变化范围较小，因此该薄膜晶体管只读存储器IOO在电路设 计和信号处理中的灵活性(Flexibility)较小。
发明内容
为解决现有技术只读存储器在电路设计和信号处理中的灵 活性较小的问题，有必要提供一种有效增加电荷陷阱，提高电路 设计和信号处理灵活性的只读存储器。
同时有必要提供一种该只读存储器的制造方法。
一种只读存储器，其包括一半导体层、一电极和一设置在该 电极与该半导体层之间的隔离层，该隔离层包括在该半导体层表 面依次设置的一第一绝缘层、 一载流子存储层和一第二绝缘层， 且该载流子存储层包括多层具有界面陷醉的薄膜层。
一种只读存储器的制造方法，其包括以下步骤提供一基板； 在该基板表面形成一半导体层；在该半导体层表面依次形成一第一绝缘层、 一载流子存储层和一第二绝缘层，该载流子存储层包括多层具有界面陷阱的薄膜层；在该第二绝缘层表面形成一电极 层，并图案化该电极层，形成一电极。
一种只读存储器的制造方法，其包括以下步骤提供一基板； 在该基板表面形成一电极层，并图案化该电极层，形成一电极； 在该电极表面依次形成一第一绝缘层、 一载流子存储层和一第二 绝缘层，该载流子存储层包括多层具有界面陷阱的薄膜层；在该 第二绝缘层表面形成一半导体层。
相较于现有技术，本发明的只读存储器，其载流子存储层包 括多层具有界面陷阱的薄膜层，由于该多层薄膜层的界面陷阱能 提供大量电荷陷阱，该只读存储器的载流子存储层所具有的电荷 陷阱比现有技术大大增加，使得由于栽流子被捕获而产生的阈值 电压变化量相应增大，由此提高该只读存储器在电路设计和信号 处理中的灵活性。
相较于现有技术，本发明的只读存储器的制造方法，其在该 笫一绝缘层表面形成包括多层具有界面陷阱的薄膜层的载流子存 储层，由此方法制得的只读存储器，由于该多层薄膜层的界面陷 阱能提供大量电荷陷阱，该只读存储器的载流子存储层所具有的 电荷陷阱比现有技术大大增加，使得由于载流子被捕获而产生的 阈值电压变化量相应增大，由此提高该只读存储器在电路设计和 信号处理中的灵活性。
图1是一种现有技术薄膜晶体管只读存储器的剖面结构示意图。
图2是本发明只读存储器第一实施方式的剖面结构示意图。
图3是图2所示只读存储器的制造方法的流程图。
图4是图2所示只读存储器基板的示意图。
图5是图2所示只读存储器中形成半导体层的示意图。
图6是图2所示只读存储器中形成穿遂氧化层的示意图。 图7是图2所示只读存储器中形成第一氮化硅层的示意图。 图8是图2所示只读存储器中形成第二氮化硅层的示意图。 图9是图2所示只读存储器中形成第三氮化硅层的示意图。 图IO是图2所示只读存储器中形成阻障氧化层的示意图。 图11是图2所示只读存储器中形成栅极电极的示意图。 图12是图2所示只读存储器中形成两个高掺杂区的示意图。 图13是本发明只读存储器第二实施方式的剖面结构示意图。 图14是图13所示只读存储器的制造方法的流程图。
具体实施例方式
请参阅图2，是本发明只读存储器第一实施方式的剖面结构 示意图。该只读存储器200包括一基板210以及在该基板210表 面依次设置的一半导体层220、 一隔离层230和一栅极电极240。 该基板210可为玻璃基板、非晶硅基板或多晶硅基板。 该半导体层220是一厚度为30-100纳米的多晶硅层，其未 被该栅极电极覆盖的区域包括一高掺杂的源区221和一高掺杂的 漏区222,该源区221和漏区222中多晶硅所掺入的杂质可为磷 离子或砷离子。
该栅极电极240的厚度为200~500纳米，其可为铝、铜、铬、 钼或钨等高电导率的金属，也可为高掺杂的多晶硅。
该隔离层230为氧化物-氮化物-氧化物结构，其包括在该 半导体层220表面依次设置的一穿隧氧化层231、 一载流子存储 层232和一阻障氧化层233。其中，该穿隧氧化层231为氧化硅 薄膜，其厚度为5~10纳米；该阻障氧化层233同样为氧化硅薄膜， 其厚度为30 70纳米；该载流子存储层232为三明治结构，其包 括在该穿隧氧化层231表面依次设置的一厚度为10-30纳米的第 一氮化硅薄膜234、 一厚度为10~50纳米的第二氮化硅薄膜235 和一厚度为10-30納米的第三氮化硅薄膜236，且相邻两层氮化
硅薄膜的致密程度互不相同。
该载流子存储层232中各氮化硅薄膜内部具有电荷陷阱，而 且由于相邻两层氮化硅薄膜的致密程度互不相同，在两层相邻的 氮化硅薄膜界面的过渡层(图未示)中，结构为SiNx的氮化硅存在 一些未饱和的悬挂键，该悬挂键可以得到电子成为负电中心，起 受主作用；也可以失去电子成为正电中心，起施主作用。因此， 由于该未饱和的悬挂键的存在，在氮化硅-氮化硅界面具有着大 量界面陷阱(Interfacial Trap States),该界面陷阱能为该载流子存 储层232提供更多的电荷陷阱。
当该栅极电极240施加一正电压时，该半导体层220被该栅 极电极240覆盖的区域在该电压产生的电场作用下，在其表面产 生感应电子。若该电压足够大，如20V时，将发生普尔-夫伦克 尔发射现象(Poole-Frenkel Emission),该感应电子向该穿隧氧化层 231发射，并在富雷-诺特海姆穿隧效应(Fowler-Nordheim Tunneling Effect)作用下穿过该穿隧氧化层231进入该载流子存储 层232。在该载流子存储层232中，该感应电子一部分被该第一 氮化硅薄膜234、该第二氮化硅薄膜235和该第三氮化硅薄膜236 内部的电荷陷阱所捕获；同时该感应电子另一部分被该第一氮化 硅薄膜234与该第二氮化硅薄膜235之间的界面陷阱以及该第二 氮化硅薄膜235和该第三氮化硅薄膜236之间的界面陷阱所提供 的电荷陷阱所捕获。上述感应电子被捕获在该载流子存储层232 后，由于由该栅极电极240发出的电场线一部分终止在该栽流子 存储层232,导致该半导体层220被该栅极电极240覆盖的区域 受上述电场的作用变小，因此该只读存储器200的阈值电压变高。 该只读存储器200便可利用该载流子存储层232是否捕获有感应 电子来储存二值数据，将该阈值电压的变高定义为l或O。此时， 若移去该栅极电极240所施加的电压，由在储存在该载流子存储 层232的电子没有放电回路，所以该电子能够长期保存。因此， 如上所述，通过向该斥册极电极240施加一足够大的电压，可实现
向该只读存储器200写入数据。
该只读存储器200写入数据之后，向该栅极电极240施加一 强度足够大的负电压，如-20V时，则该半导体层220中^皮该栅^f及 电极240覆盖的区域在该负电压产生的电场作用下，其表面感应 出高浓度的空穴；同时，向该源区221和该漏区221两者分别施 加一正偏压，如10V,则该栅极电极240与该源区222之间将存 在-30V的栅源偏压，该栅极电极240与该漏区222之间将存在 -30V的栅漏偏压。在该栅极电压、该栅源偏压和该栅漏偏压三 者的共同作用下，上述存储在该栽流子存储层232的电子中有一 部分穿过该穿隧氧化层231，并经由该源区221和该漏区222流 掉；另 一部分穿过该穿隧氧化层231,与该半导体层220表面的 感应空穴相复合。同时，由在储存在该载流子存储层232中的电 子数量减小，该只读存储器200的阈值电压相应变小。随着该载 流子存储层232中的电子进一步变少，该阈值电压回复到原本写 入前的状态值。与上述对该只读存储器200写入状态相对应，将 该阔值电压的变小定义为0或1。因此，通过向该栅极电极240 施加一足够大的负电压，同时向该源区221和该漏区222分别施 加正电压使栅源偏压与栅漏偏压足够强，便可实现向该只读存储 器200擦除数据。
另外，本发明只读存储器200并不局限于以上实施方式所描 述。如，该只读存储器200的栽流子存储层232的氮化硅薄膜还 可为其它任意多层；该载流子存储层232还可以采用其它内部具 有电荷陷阱且具有界面陷阱的薄膜层，如氧化铝薄膜等；该只读 存储器200还可以采用PMOS结构，在写入状态时在该栅极电极 240施加一足够大的负偏压而使该半导体层220表面的感应电荷 为空穴，且该空穴穿过该穿隧氧化层231被该载流子存储层232 所捕获，在擦除状态时在该栅极电极240施加一足够大的正偏压， 同时向该源区221和该漏区222分别施加负偏压，使该被载流子 存储层232捕获的空穴被复合或在电场作用下经该源区221和该
漏区222流走；根据实际需要，在保证该只读存储器200正常工 作前提下，各薄膜层的厚度还可以为其它值。
相较于现有技术，本发明的只读存储器200,其在该氧化物 -氮化物-氧化物结构的隔离层230中，设置了由多层氮化硅薄 膜组成的载流子存储层232，由于相邻氮化硅薄膜间的氮化硅-氮化硅界面存在着大量界面陷阱，因此该栽流子存储层232提供 的电荷陷阱比现有技术仅是利用氮化硅薄膜内部的电荷陷阱大大 增加，由于载流子被捕获而产生的阈值电压的变化量相应增大， 因此提高了该只读存储器200在电路设计和信号处理中的灵活 性。
请参阅图3，是本发明只读存储器200的制造方法的流程图。 该只读存储器200的制造方法300包括以下步骤
步骤310，提供一基板；
请参阅图4,提供基板210,该基板210可为玻璃基板、非 晶硅基板或多晶硅基板。
步骤320,在该基板表面沉积一多晶硅层；
请参阅图5,在该基板210表面沉积厚度为30 100纳米的多 晶硅层220;该多晶硅层220的沉积方式可采用以下三种方法
沉积多晶硅薄膜；第二，利用化学气相沉积法沉积一非晶硅薄膜， 再利用准分子激光退火(Excimer Laser Annealing, ELA)使该非晶 硅薄膜结晶成多晶硅薄膜；第三，利用化学气相沉积法沉积一非 晶硅薄膜，再利用500。C 600。C热处理使该非晶硅薄膜结晶成多晶 硅薄膜。
步骤330，在该多晶珪层表面沉积一隔离层；
请参阅图6至图10,在该多晶石圭层220表面沉积隔离层230
的步骤330具体如下
首先，请参阅图6,利用化学气相沉积法在该多晶硅层220
表面沉积一厚度为5 10纳米的穿隧氧化层231。
其次，请参阅图7至图9，在该穿隧氧化层231表面形成载 流子存储层232;其具体为先利用低沉积速率的化学气相沉积 法在该穿隧氧化层231表面沉积厚度为10-30纳米的第一氮化硅 薄膜234，再利用高沉积速率的化学气相沉积法在该第一氮化硅 薄膜234表面沉积厚度为10~50纳米的第二氮化硅薄膜235，再 利用低沉积速率的化学气相沉积法在该第二氮化硅薄膜235表面 沉积厚度为10 30纳米的第三氮化硅薄膜236。
最后，请参阅图10,利用化学气相沉积法在该第三氮化硅薄 膜236表面沉积厚度为30-70纳米的阻障氧化层233。
步骤340,在该隔离层表面形成一栅极电极；
请参阅图11，在该隔离层230表面形成栅极电极240的步骤 340具体如下
首先，在该阻障氧化层233表面沉积一厚度为200~500纳米 的栅极电极层。该栅极电极层的沉积方式可采用以下几种方法 第 一 ，利用溅射(Sputtering)或蒸发(Evaporation)等物理气相沉积 法(Physical Vapor Deposition, PVD)沉积材料为铝、铜、铬、钼或 鴒的金属层；第二，利用步骤320所述三种方法中的任一种沉积 一多晶硅层，并利用离子注入技术使该多晶硅层高掺杂。
其次，利用光刻技术对该栅极电极层进行图案化，形成该栅 极电极240。
步骤350，在该多晶硅层中定义出两个高掺杂区。
请参阅图12，利用自对准技术(Self-aligned)进行离子注入 (Ion Implantation),通过控制所注入的磷离子或石申离子的数量以及 注入时的能量，使该多晶硅层220中形成高掺杂的源区221和高 掺杂的漏区222。
由此，便可定义出包括该基板210、该多晶硅层220、该隔 离层230和该栅极电极240的只读存储器200。
相较于现有技术，本发明的只读存储器200的制造方法300, 其在该穿遂氧化层231表面形成包括多层具有界面陷阱的氮化硅薄膜的载流子存储层232，由此方法300所制得的只读存储器200， 由于该多层氮化硅薄膜的氮化硅-氮化硅界面存在大量界面陷 阱，该界面陷阱能提供大量电荷陷阱，使得该只读存储器200的子被捕获而产生的阈值电压的变化量相应增大，因此提高了该只读存储器200在电路设计和信号处理中的灵活性。
请参阅图13，是本发明只读存储器第二实施方式的剖面结构示意图。该只读存储器400包括一基板410以及在该基板410表面依次设置的 一栅极电极440、 一隔离层430和一半导体层420。 该基板410可为玻璃基板、非晶硅基板或多晶硅基板。
该栅极电极440可为铝、铜、铬、钼或钨等高电导率的金属， 也可为高掺杂的多晶硅。
该隔离层430为氧化物-氮化物-氧化物结构，其包括依次 设置的一阻障氧化层433、 一栽流子存储层432和一隧穿氧化层 431。该阻障氧化层433覆盖在该栅极电极440表面；该载流子存 储层432为三明治结构，其包括在该阻障氧化层433表面依次设 置的一第三氮化硅薄膜436、 一第二氮化硅薄膜435和一第一氮 化硅薄膜434,且相邻二氮化硅层的致密程度互不相同。
该半导体层420为一多晶硅层，其包括一高掺杂的源区421 和一高掺杂的漏区422，该源区421和该漏区422分别位于该栅 才及电极440两侧。
该只读存储器400的储存原理和读写原理与上述只读存储器 200相同。
另外，本发明只读存储器400并不局限于以上实施方式所描 述。如，该只读存储器400的载流子存储层432的氮化硅薄膜还 可为其它任意多层；该栽流子存储层432还可以采用其它内部具 有电荷陷阱且具有界面陷阱的薄膜层，如氧化铝薄膜等。
请参阅图14，是本发明只读存储器400的制造方法的流程图。 该只读存储器400的制造方法500与该只读存储器200的制造方法300的主要区别在于两者的制造步骤不同，该制造方法300所 述的制造纟支术可用在该制造方法500,该制造方法500包括以下 步骤
步骤510，提供一基板。 步骤520，在该基板表面形成一栅极电极。
在该基板410表面形成栅极电极440的步骤具体如下首先， 在该基板410表面沉积一栅极电极层；其次，图案化该栅极电极 层，形成该栅极电极440。
步骤530,在该栅极电极表面沉积一隔离层。
在该栅极电极440表面形成隔离层430的步骤具体如下首 先，在该栅极电极440表面沉积阻障氧化层433;其次，在该阻 障氧化层433表面沉积载流子存储层432,即在该阻障氧化层433 表面依次沉积第三氮化硅薄膜436、第二氮化硅薄膜435和第一 氮化硅薄膜434，且相邻两层氮化硅薄膜的沉积速率互不相同； 最后，在该第一氮化硅薄膜434表面沉积隧穿氧化层431。
步骤540，在该隔离层表面沉积一多晶硅层。
步骤550，在该多晶硅层表面形成两个高掺杂区。
在该多晶硅层420表面形成两个高掺杂区步骤具体如下首 先，在该多晶硅层420表面形成一高掺杂多晶硅层；其次，图案 化该高掺杂多晶珪层，形成源区421和漏区422。
由此，便可定义出包括该基板410、该栅极电极440、该隔 离层430和该多晶硅层420的只读存储器400。
权利要求
1.一种只读存储器，其包括一半导体层、一电极和一设置在该电极与该半导体层之间的隔离层，该隔离层包括在该半导体层表面依次设置的一第一绝缘层、一载流子存储层和一第二绝缘层，其特征在于该载流子存储层包括多层具有界面陷阱的薄膜层。
2. 如权利要求l所述的只读存储器，其特征在于该具有界 面陷阱的薄膜层为氮化硅薄膜。
3. 如权利要求2所述的只读存储器，其特征在于该氮化硅 薄膜的数量为三层，该三层氮化硅薄膜构成三明治结构。
4. 如权利要求l所述的只读存储器，其特征在于该半导体 层包括两个高掺杂区，该两个高掺杂区位于该半导体层中且位于 该电极的两端。
5. —种只读存储器的制造方法，其包括以下步骤提供一基 板；在该基板表面形成一半导体层；在该半导体层表面依次形成 一第一绝缘层、 一载流子存储层和一第二绝缘层，该载流子存储 层包括多层具有界面陷阱的薄膜层；在该第二绝缘层表面形成一 电极层，并图案化该电极层，形成一电极。
6. 如权利要求5所述的只读存储器的制造方法，其特征在于 该具有界面陷阱的薄膜为氮化硅薄膜。
7. 如权利要求6所述的只读存储器的制造方法，其特征在于 该氮化硅薄膜是利用低沉积速率化学气相沉积法和高沉积速率化 学气相沉积法交替进行而形成的。
8. 如权利要求6所述的只读存储器的制造方法，其特征在于 该氮化硅薄膜的数量为三层，该三层氮化硅薄膜构成三明治结构。
9. 如权利要求5所述的只读存储器的制造方法，其特征在于 该制造方法还包括一在该半导体层中定义出位于该电极两端的两 个高掺杂区的步骤。
10. —种只读存储器的制造方法，其包括以下步骤提供一基 板；在该基板表面形成一电极层，并图案化该电极层，形成一电 极；在该电极表面依次形成一第一绝缘层、 一载流子存储层和一 第二绝缘层，该载流子存储层包括多层具有界面陷阱的薄膜层； 在该第二绝缘层表面形成一半导体层。
全文摘要
本发明提供一种只读存储器。该只读存储器包括一半导体层、一电极和一设置在该电极与该半导体层之间的隔离层，该隔离层包括在该半导体层表面依次设置的一第一绝缘层、一载流子存储层和一第二绝缘层，且该载流子存储层包括多层具有界面陷阱的薄膜层。该只读存储器有效增加电荷陷阱，提高电路设计和信号处理的灵活性。本发明同时提供了一种该只读存储器的制造方法。
文档编号H01L29/792GK101202312SQ20061015751
公开日2008年6月18日 申请日期2006年12月13日 优先权日2006年12月13日
发明者颜硕廷 申请人:群康科技(深圳)有限公司;群创光电股份有限公司