专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种半导体装置的制造方法。
背景技术：
日本特开2003-318398(JP2003318398)号公报公开了 一种传 统的作为j吏用异质界面(hetero interface)的场效应晶体管的碳 化硅半导体装置。在JP2003318398中，施加到栅电极40的电压 控制异质界面的势垒厚度(barrier thickness),从而当元件导通 (ON)时，通过隧道电流(tunnel current)传送载流子(carrier)u JP2003318398的特征在于 一种诸如MOSFET的没有沟道区域 (channel area)且不可能受高沟道电阻影响的装置结构，从而实 现了特征为高电压性能(voltage capability)和低导通电阻(ON i-esistancc)的功率半导体开关。
发明内容
本发明的目的是提供一种半导体装置的制造方法，所述半
导体装置的特征在于低导通电阻和低反向泄漏电流的高电压性
台匕 fi匕。
根据本发明的第一方面，提供一种半导体装置的制造方法， 所述半导体装置包括l)半导体衬底；2)异质半导体区域，其 被配置为与所述半导体衬底的第一主面接触，并且在带隙(band gap)上与所述半导体衬底不同；3)栅电极，其通过栅极绝缘膜 与所述异质半导体区域和所述半导体衬底之间的接合部的 一 部 分接触；4)源电极，其被配置为连接到所述异质半导体区域； 以及5)漏电极，其被配置为与所述半导体衬底进行欧姆连接；所述半导体装置的制造方法包括以下连续工序i)形成栅极绝 缘膜；ii)氮化所述栅极绝缘膜。
根据本发明的第二方面，提供一种半导体装置，所述半导 体装置包括l)半导体衬底；2)异质半导体区域，其被配置为 与所述半导体衬底的第一主面接触，并且在带隙上与所述半导 体衬底不同；3)通过以下连续工序制造的栅极绝缘膜i)形成所 述栅极绝缘膜；ii)氮化所述栅极绝缘膜；4)栅电极，其通过所 述栅极绝缘膜与所述异质半导体区域和所述半导体村底之间的 接合部的一部分接触；5)源电极，其被配置为连接到所述异质 半导体区域；以及6)漏电极，其被配置为与所述半导体衬底进 行欧姆连接。
通过下面结合附图的说明，本发明的其它和进一步的特征、 优点和益处将变得明显。
图1是根据本发明第 一 实施例的装置结构的剖视图2是示出了栅极绝缘膜和N- SiC漏极区域之间的界面、栅 极绝缘膜和异质半导体区域之间的界面、以及异质半导体区域 和N- SiC漏4及区域之间的界面的放大图3示出了根据本发明第一实施例的工序；
图4示出了根据本发明第一实施例的图3中工序的后续工
序；
图5是根据本发明第二实施例的装置结构的剖视图； 图6示出了根据本发明第二实施例的工序； 图7示出了根据本发明第二实施例的图6中工序的后续工
序；
图8示出了根据本发明第二实施例的图7中工序的进一步的后续工序。
具体实施例方式
下面，'才艮据本发明的实施例详细说明本发明。 第一实施例
将参考图1 图4说明本发明的第一实施例。 结构
图l示出了由根据本发明第一实施例的半导体装置20的制 造方法制造的场效应晶体管的剖面结构，其中，使两个单位单 元(unh cell)相对。实际上，并行连接多个单位单元以形成元件。 然而，下面将以上述剖面结构为代表进行说明。
首先，在结构上，N+高浓度SiC衬底区域l具有第一主面， 在该第一主面上，形成N—低浓度SiC漏极区域2。 N- SiC漏极区 域2包括生长在N"" SiC衬底区域l上的外延层。SiC包括几种多晶 型(晶体多态)。然而，以下以4H-SiC作为典型说明SiC。当然， 可以用6H-SiC和3C-SiC等其它类型的SiC代替4H-SiC。图l省略 了NT SiC衬底区域l和N- SiC漏极区域2的厚度的详细概念。具 体地，N+SiC衬底区域l具有几百孩i米的厚度，而N-SiC漏极区 域2具有几微米到十几微米的厚度。N+ SiC衬底区域l和NT SiC 漏极区域2结合形成半导体衬底的结构元件。
N- SiC漏极区域2的第一主面2A形成有由多晶硅制成的异 质半导体区域3，其中，接触第一主面2A的异质半导体区域3在 带隙上与半导体衬底l、 2不同。SiC和多晶硅在带隙和电子亲和 力(electron affinity)上彼此不同。(N- SiC漏极区域2的)SiC和(异 质半导体区域3的)多晶硅之间的界面形成异质结13(这就是将 多晶硅称为异质半导体区域的原因)。此外，栅电极7通过栅极 绝缘膜6接触]Sr SiC漏极区域2和异质半导体区域3之间的接合部(或者异质结13)。异质半导体区域3连接到源电极8;而N+SiC 衬底区域1具有与漏电极9进行欧姆连接的底面1B,其特征为低 电阻。通过层间绝缘膜16，使栅电极7与源电极8绝缘。图2是示出了栅极绝缘膜6和lSr SiC漏极区域2之间的界面 11(Si02和SiC之间的界面)、栅极绝缘膜6和异质半导体区域3之 间的界面12(Si02和poly-Si之间的界面)、以及N- SiC漏极区域2 和异质半导体区域3之间的界面13(或者异质结13)(SiC和 poly-Si之间的界面)的放大图。以上，"poly-Si，，表示polysilicon, 换言之即多晶硅。这三个不同的界面ll、 12和13结合限定驱动 点10。当元件导通时，隧道电流在驱动点10附近流动。至此所说明的根据本发明第 一 实施例的结构与根据传统技 术的结构基本上相同。根据第一实施例的基本通断操作与根据 传统技术的通断操作基本上相同。本发明的第 一实施例的特征 在于一种半导体装置20的制造方法，具体地说是在形成栅极绝 缘膜6后氮化(nitriding)栅极绝缘膜6。根据第一实施例，所迷氮 化包括在包含N20的大气中进行的高温热处理(高温退火)。此 外，对于在包含氮化物的大气中进行的高温退火，上述氮化可 以使用从由N20、 NO和NOx构成的组中选择出的至少一种氮化 物。方法以下，参考图3和图4说明根椐本发明第 一 实施例的场效应 晶体管的制造方法。图3-(l)示出了形成N-低浓度SiC漏极区域2，其具有生长在 N'高浓度SiC衬底区域l的第一主面lA上的外延层。图3-(2)示出了通过预处理等清洁N- SiC漏极区域2的表面 (包括第一主面2A)，随后沉积由多晶硅制成的异质半导体区域 3。在此，通过离子注入等方法，将杂质引入异质半导体区域3，从而形成N+异质半导体区域3。图3-(3)示出了蚀刻异质半导体区域3的一部分以形成栅电 才及7。如此蚀刻的凹痕(dent)-陂称为蚀刻部14。在图3-(3)中，与 如此蚀刻的异质半导体区域3结合，NT SiC漏极区域2的表面被 部分蚀刻。然而，可以忽略该N-SiC漏极区域2表面的部分蚀刻。图3-(4)示出了沉积厚度从几百埃到几千埃的、由氧化硅膜 (二氧化硅膜)制成的栅极绝缘膜6。由氧化硅膜(二氧化硅膜)制 成的栅极绝缘膜6的沉积不用对半导体衬底1、 2等进行热氧化， 上述沉积方法的示例包^"化学气相沉积。然后，根据本发明的第一实施例，在例如900。C到1300°C 的温度下，在包含N20的大气中进行高温退火几十分钟到几小 时。图4-(5)示出了沉积多晶硅层15以在栅极绝缘膜6上形成栅 电极7。多晶硅层15的厚度随着异质半导体区域3的厚度而改变。 然而，根据第一实施例，调整多晶硅层15的厚度以便栅电极7 可以充分地填充蚀刻部14。图4-(6)示出了将栅电极7形成为期望形状的图案。 图4-(7)示出了形成层间绝缘膜16以覆盖所述元件。 图4-(8)示出了使层间绝缘膜16部分地具有接触孔，从而允 许由金属等制成的源电极8以低电阻与异质半导体区域3连接。 此外，在N+SiC衬底区域l的整个底面lB上，形成由金属等制成 的漏电极9以建立特征为低电阻的欧姆连接。利用上述工序，从而完成根据第一实施例的场效应晶体管 的制造。操作和效果以下说明由4艮据本发明第 一 实施例的方法制造的场效应晶 体管的操作和效果。当基于源电极8施加到栅电极7的电压小于或者等于阈值时，元件截止(OFF)。当向漏电极9施加小于或者 等于元件耐压的高电压时，N+异质半导体区域3和N-SiC漏极区 域2之间的具有势垒的异质界面阻止漏电极9和源电极8之间的 电流，从而保持了电压性能。施加在漏电极9和源电极8两端的 电压可以将耗尽层扩展到N- SiC漏极区域2。势垒的高度依据多 晶硅的费米能级(Fermi level)即异质半导体区域3的杂质浓度， 随着异质结13的带结构而改变。根据第一实施例，可以原样实 现根据传统技术的优选截止特性。当基于源电极8施加到栅电极7的电压大于或者等于阈值 时，元件导通。当来自栅电极7的电场降低了驱动点10处的势垒 厚度，从而通过隧道电流传送栽流子时，电流经由驱动点10在 漏电极9和源电极8之间流动。然后，在驱动点10附近，电流沿 着栅极绝缘膜6和N- SiC漏极区域2之间的界面ll以及栅极绝缘 膜6和异质半导体区域3之间的界面12流动。在包含N20的大气中进行的高温退火可以显著地降低界面 11、界面12和界面13中每个界面的界面能级(interfacc level), 由此提高了驱动点IO附近的界面11、 12和13上的电子迁移率 (electron mobility),从而实现特征为4氐导通电阻的场效应晶体 管。此外，作为本发明的独特效果，在包含N20的大气中进行 的高温退火可以降低异质半导体区域3(多晶硅)和N- SiC漏极区 域2之间的异质结13的界面能级，从而提高电子迁移率。本发明认真研究和试验的结果表明，在包含N2()的大气中 进行的高温退火可以大大地提高驱动力(换句话说，可以降低导 通电阻)。如上所述，才艮据第一实施例，在形成栅极绝缘膜6后，对栅 极绝缘膜6在包含N20的大气中进行高温退火，可以提高在驱动 点IO附近的三个界面11、 12和13上的电子迁移率，这是本发明的独特效果，由此制造出特征为低导通电阻的场效应晶体管。 第二实施例参考图5 图8说明本发明的第二实施例。 结构图5示出了由根据本发明第二实施例的半导体装置20的制 造方法制造的场效应晶体管的剖面结构。与图l中根据第一实施 例的结构相同，#>据第二实施例，在图5中两个单位单元相对。 图5中的基本结构元件与图l中的基本上相同，因此i说明不同 的结构元件。N-SiC漏极区域2的第一主面2A形成有由多晶硅制 成的异质半导体区域3。在此，将杂质引入异质半导体区域3， 从而形成P+异质半导体区域3，并且形成与源电极8有接触表面 的N"原极绘制区域17。与栅极绝缘膜6接触的部分形成有N卜异 质半导体区域18,从而经由N +源极绘制区域17与源电极8连接。方法以下，参考图6 图8说明根据本发明第二实施例的场效应 晶体管的制造方法。图6-(l)示出了形成N 氐浓度SiC漏极区域2，其具有生长在 Nh高浓度SiC衬底区域l的第一主面lA上的外延层。图6-(2)示出了通过预处理等清洁N- SiC漏极区域2的表面 (包括第一主面2A)，随后沉积由多晶硅制成的异质半导体区域 3。在此，通过离子注入等方法，将硼(B+)等杂质引入异质半导 体区域3，以形成P+异质半导体区域3。此外，图6-(3)示出了通过光刻法(photolithography)等在异 质半导体区域3表面的浅区域上形成图案，然后，将砷(As + )等 杂质引入源极绘制区域17以产生N +源极绘制区域17 。图6-(4)示出了蚀刻异质半导体区域3的一部分以形成栅电 极7。如此蚀刻的凹痕被称为蚀刻部14。在图6-(4)中，与如此蚀刻的异质半导体区域3结合，N- SiC漏极区域2的表面被部分 蚀刻。然而，可以忽略该N-SiC漏极区域2表面的部分蚀刻。图7-(5)示出了沿着蚀刻部14,通过As+等的杂质扩散等横 向形成N+异质半导体区域18。图7-(6)示出了沉积厚度从几百埃到几千埃的、由氧化硅膜 (二氧化硅膜)制成的栅极绝缘膜6。然后，根据第二实施例，在 例如900。C到1300。C的温度下，在包含NzO的大气中进行高温退 火几十分钟。图7-(7)示出了沉积多晶硅层15以在栅极绝缘膜6上形成栅 电极7。多晶硅层15的厚度随着异质半导体区域3的厚度而改变。然 而，根据第二实施例，调整多晶硅层15的厚度以便栅电极7可以 充分地填充蚀刻部14。图7-(8)示出了将栅电极7形成为期望形状的图案。 图8-(9)示出了形成层间绝缘膜16以覆盖所述元件。 图8-(10)示出了使层间绝缘膜16部分地具有接触孔，从而 允许由金属等制成的源电极8以低电阻与异质半导体.区域3和 N'源极绘制区域17连接。此外，在!^+SiC衬底区域l的整个底面 1B上，形成由金属等制成的漏电极9以建立特征为低电阻的欧 姆连接。利用上述工序，从而完成根据第二实施例的场效应晶体管 的制造。操作和效果以下说明由#4居本发明第二实施例的方法制造的场效应晶 体管的操作和效果。根据第二实施例的基本效果与根据第一实 施例所述的效果的基本相同。当基于源电极8施加到栅电极7的 电压小于或者等于阈值时，元件截止。当向漏电极9施加小于或者等于元件耐压的高电压时，p+异质半导体区域3和isr sic漏极区域2之间的异质界面具有比根据第一实施例的由N+异质半导 体区域3和1ST SiC漏极区域2产生的势垒高的势垒。电流不在漏 电极9和源电极8之间流动，从而保持了高电压性能。当基于源电极8施加到栅电极7的电压大于或者等于阈值 时，元件导通。当来自栅电极7的电场降低了驱动点10处的势垒 厚度，从而通过隧道电流传送载流子时，电流通过驱动点IO、 N +异质半导体区域18和N+源极绘制区域17在漏电极9和源电极 8之间流动。然后，在驱动点10附近，电流沿着栅极绝缘膜6和 N- SiC漏极区域2之间的界面11及栅极绝缘膜6和N+异质半导体 区域18之间的界面12流动。在包含N20的大气中进行的高温退火可以显著地降低界面 1、界面12和界面13中每个界面的界面能级，从而提高驱动点 lO附近的界面ll、 12和13上的电子迁移率，实现特征为低导通 电阻的场效应晶体管。此外，作为本发明的独特效果，在包含N20的大气中进行 的高温退火可以降低异质半导体区城3(多晶硅)和N- SiC漏极区 域2之间的异质结13的界面能级，从而提高电子迁移率。本发明认真研究和试验的结果表明，在包含N20的大气中 进行的高温退火可以大大地提高驱动力(换句话说，可以降低导 通电阻)。如上所述，根据第二实施例，在形成栅极绝缘膜6后，对栅 极绝缘膜6在包含N20的大气中进行高温退火，可以提高驱动点 lO附近的三个界面ll、 12和13上的电子迁移率，这是本发明的 独特效果，由此制造出特征为高电压性能和低导通电阻的场效 应晶体管。2005年7月5日在日本提交的日本专利申请2005-196533的全部内容通过引用包含于此。尽管以上参考两个实施例说明了本发明，但是本发明并不 限于上述两个实施例。根据上述示教，本领域技术人员能想到 对上述两个实施例的修改和变形。具体地，根据本发明的第一实施例和第二实施例，将碳化硅(SiC)用作半导体衬底的半导体。然而，本发明并不限于此。 氮化镓(gallium nitride)和金刚石中的任何一个都可以代替-友化 硅。此外，根据本发明的第一实施例和第二实施例，将多晶硅 用作异质半导体区域3的半导体。然而，本发明并不限于此。单 晶硅、非晶硅、锗和砷化镓中的任何一种都可以代替多晶硅。工业上的应用性本发明的半导体装置的制造方法可以大大地降低栅极绝缘 膜和异质半导体区域之间的界面以及栅极绝缘膜和半导体衬底 之间的界面的界面能级，从而制造出特征为低导通电阻和低反 向泄漏电流的高电压性能的半导体装置20。本发明的范围参考所附权利要求书来限定。
权利要求
1.一种半导体装置的制造方法，所述半导体装置包括1)半导体衬底；2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙上与所述半导体衬底不同；3)栅电极，其通过栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分接触；4)源电极，其被配置为连接到所述异质半导体区域；以及5)漏电极，其被配置为与所述半导体衬底进行欧姆连接，所述半导体装置的制造方法包括以下连续工序i)形成所述栅极绝缘膜；以及ii)氮化所述栅极绝缘膜。
2. 根据权利要求l所述的半导体装置的制造方法，其特征 在于，通过不进行热氧化的沉积来形成所述栅极绝缘膜。
3. 根据权利要求l所述的半导体装置的制造方法，其特征 在于，所述氮化是在包含从由N20、 NO和NOx构成的组中选择 出的至少一种的大气中进行的高温退火。
4. 根据权利要求l所述的半导体装置的制造方法，其特征 在于，所述半导体衬底由从碳化硅、氮化镓和金刚石所构成的组 中选择出的至少一个制成；以及所述异质半导体区域由从单晶硅、多晶硅、非晶硅、锗和 砷化镓所构成的组中选择出的至少一个制成。
5. 根据权利要求3所述的半导体装置的制造方法，其特征 在于，在900。C到1300。C的温度下，在所述大气中进行所述高 温退火几十分钟到几小时。
6. —种半导体装置，包括 l)半导体衬底；2) 异质半导体区域，其被配置为与所述半导体衬底的第一 主面接触，并且在带隙上与所述半导体村底不同； 3) 通过以下连续工序制造的栅极绝缘膜i) 形成所述栅极绝缘膜，以及ii) 氮化所述栅极绝缘膜； 4) 栅电极，其通过所述栅极绝缘膜与所述异质半导体区域 和所述半导体村底之间的接合部的一部分相接触； 5) 源电极，其被配置为连接到所述异质半导体区域；以及 6) 漏电极，其被配置为与所述半导体衬底进行欧姆连接。
全文摘要
公开了一种半导体装置(20)的制造方法。所述半导体装置(20)包括1)半导体衬底(1，2)；2)异质半导体区域(3)，其被配置为与半导体衬底(1，2)的第一主面(1A)接触，并且在带隙上与半导体衬底(1，2)不同；3)栅电极(7)，其通过栅极绝缘膜(6)与异质半导体区域(3)和半导体衬底(1，2)之间的接合部(13)的一部分接触；4)源电极(8)，其被配置为连接到异质半导体区域(3)；以及5)漏电极(9)，其被配置为与半导体衬底(1，2)进行欧姆连接。所述方法包括以下连续工序i)形成栅极绝缘膜(6)；ii)氮化所述栅极绝缘膜(6)。
文档编号H01L29/78GK101218681SQ20068002451
公开日2008年7月9日 申请日期2006年6月26日 优先权日2005年7月5日
发明者三浦峰生, 下井田良雄, 中村孝, 山上滋春, 川本典明, 星正胜, 林哲也, 田中秀明, 鬼头孝之 申请人:日产自动车株式会社;罗姆股份有限公司