专利名称：栅层的制造方法、半导体器件的制造方法和半导体结构的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种栅层的制造方法、 半导体器件的制造方法和半导体结构。
背景技术：
随着半导体制造工艺的不断进步，集成度越来越高，代表半导体制
造工艺水平的栅极的关键尺寸也越来越小；在金属氧化物半导体晶体管 中， 一般釆用多晶硅作为制造栅极的材料，而且，为降低功耗、提高响 应速度，常常对多晶硅进行掺杂，形成掺杂的多晶硅，以降低栅极的电 阻，例如，对于N型金属氧化物半导体晶体管(NMOS)的多晶硅栅极， 掺入N型杂质，对于P型金属氧化物半导体晶体管(PMOS)的多晶硅栅 极，掺入P型杂质。
利用掺杂多晶硅形成栅极的制造工艺如下首先在半导体衬底上沉 积栅极绝缘层，在所述栅极绝缘层上沉积多晶硅层；接着，对所述多晶 硅层进行离子注入掺杂，掺入的杂质用于提高多晶硅层的电阻率；然后， 通过光刻和刻蚀工艺去除部分多晶硅层，形成栅极；
专利申请号为US 6949471 B2的美国专利公开了一种栅极的制造方 法，图1至图3为所述的美国专利公开的栅极的制造方法的各步骤相应结 构的剖面示意如图1所示，首先提供半导体衬底210,在所述半导体衬底210上形成 栅极绝缘层212，在所述栅极绝缘层212上形成栅层(Gate Layer) 214, 所述栅层214的材料可以是多晶硅；
对所述栅层214进行掺杂，以降低所述栅层214的电阻；
如图2所示，在所述栅层214上形成掩膜层216和218,其中，所述掩
膜层216可以是氧化硅，所述掩膜层218可以是氮氧化硅；
如图3所示，通过光刻和刻蚀图形化所述^f层214,形成4册才及220，并
去除所述掩膜层216和218。 所述的采用掺杂的多晶硅形成栅极的工艺中，掺杂时离子注入的能 量和能量都4艮大，注入的能量可达到5&F至15&r,剂量可达到 2xl0"afom/on2至5xl0"atom/cm2 ,注入的离子会进入或穿透4册极绝缘层， 引起形成的金属氧化物半导体器件阈值电压漂移、漏电流增大等电性问 题。
发明内容
本发明提供一种4册层的制造方法、半导体器件的制造方法和半导体 结构，本发明能够避免或减少在对栅层离子注入掺杂时掺杂离子进入或
穿透栅极绝缘层的问题。
本发明提供的一种栅层的制造方法，包括 提供具有栅极绝缘层的半导体衬底； 在所述半导体衬底上形成第一多晶^珪层； 在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层； 对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂。 可选的，形成所述第二多晶硅层的方法为低压化学气相沉积。 可选的，形成所述第二多晶硅层的反应气体为SiH4、 Si2H6和H2。
可选的，形成所述第二多晶硅层的工艺和形成第 一多晶硅层的工艺 原位进行或在不同的工艺腔中分别进行。
可选的，进行离子注入掺杂之前在所述第二多晶硅层上形成非晶硅层。
可选的，在进行离子注入掺杂之前在所述第二多晶硅层上形成第三 多晶硅层。
可选的，形成所述第三多晶硅层的工艺与形成第一多晶硅层的工艺 相同。
可选的，形成所述第三多晶硅层的工艺与形成所述第二多晶硅层的 工艺可以原位进行或在不同的工艺腔中分别进行。 可选的，所述第二多晶硅层为一层或多层。
可选的，所述第二多晶硅层为多层，且随着层数的增加，晶粒尺寸 減小。
可选的，在进行离子注入掺杂之后对所述第一多晶硅层和第二多晶 硅层进行退火。
本发明还提供一种半导体器件的制造方法，包括
提供具有栅极绝缘层的半导体衬底；
在所述半导体村底上形成第一多晶硅层；
在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层；
对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂；
图形化所述第二多晶硅层和第一多晶硅层，形成栅极。
可选的，形成所述第二多晶硅层的方法为低压化学气相沉积。
可选的，形成所述第二多晶硅层的反应气体为SiH4、 Si2He和H2。
可选的，形成所述第二多晶硅层的工艺和形成第 一 多晶硅层的工艺 原位进行或在不同的工艺腔中分别进行。
可选的，该方法进一步包括在所述栅极上形成金属硅化物和对所 述栅极两侧的半导体衬底进行掺杂。
可选的，图形化所述第二多晶硅层和第一多晶硅层之前或之后，对 所述第二多晶硅和第一多晶硅层进行退火。
本发明还提供一种半导体结构，包括
具有4册极绝缘层的半导体衬底；
所述半导体衬底上的第一多晶^^圭层；
所述第一多晶硅层上的晶粒无序分布的第二多晶硅层。
可选的，所述第二多晶硅层为一层或多层。
可选的，在所述第二多晶硅层上还具有第三多晶硅层。
与现有技术相比，本发明具有以下优点
通过在第一多晶硅层上形成晶粒无序分布的第二多晶硅层，以减小 或消除在对第 一多晶硅层进行离子注入掺杂时掺杂离子进入或穿透栅
极绝缘层的现象；由于第二多晶硅层中晶粒无序分布，晶粒间隙的方向 也具有无序的分布状态；因而，在对第一多晶硅层进行离子注入掺杂时， 注入的离子由于受该第二多晶硅层中的无序分布的晶粒的阻挡，在进入 到第一多晶硅层时，能量会有所减小，因而可减少或避免注入的离子进 入到或穿过栅极绝缘层；可抑制或消除阈值电压漂移、漏电流较大的问 题，提高形成的半导体器件的稳定性，提高产品的良率；
此外，该第二多晶硅层位于第一多晶硅层的上面，也即在第二多晶 硅层和栅极绝缘层之间具有柱状晶粒的第一多晶硅层，该第一多晶硅层 与栅极绝缘层之间具有良好的界面特性，第二多晶硅层不会与栅极绝缘 层直接接触，从而不会影响所述的界面特性，形成的半导体器件仍然具 有较好的稳定性；
形成所述第二多晶硅层的工艺和形成所述第 一多晶硅层的工艺可 以原位进行，可避免半导体衬底的多次搬运或传送，减小;故污染的几率， 有助于提高形成的半导体器件的稳定性和良率，同时，还可以缩短制造 周期，降低制造成本。
图1至图3为现有技术的一种栅极的制造方法的实施例各步骤相应 结构的剖面示意图4至图7为本发明栅层的制造方法的第一实施例各步骤相应结构 的剖面示意图8为与本发明的栅层的制造方法的第二实施例相关的剖面示意
图9为与本发明的栅层的制造方法的第三实施例相关的剖面示意
图io为与本发明的栅层的制造方法的第四实施例相关的剖面示意
图11为本发明的半导体器件的制造方法的实施例的流程图。
具体实施例方式
下面结合附图对本发明的具体实施方式
做详细的说明。
随着半导体制造工艺的不断发展，栅极的尺寸越作越小，为保证形 成的半导体器件的快速响应以及低功耗的特性，需要降低栅极的电阻，
其中方法之一是在形成多晶硅栅极时，对多晶硅进行离子注入掺杂；然
而，在离子注入时，由于注入的离子的能量较大，导致注入的离子会穿 过栅极绝缘层，进入到导电沟道中。
本发明提供一种栅层的制造方法，在形成制造栅极的多晶硅栅层 时，在该栅层中至少形成一晶粒无序排布(或分布)的多晶硅层，该多 晶硅层可减緩注入的离子的能量，避免在离子注入时产生穿透栅极绝缘 层的问题。
下面结合实施例对所述的栅层的制造方法进行详细描述。
图4至图7为本发明的栅层的制造方法的第一实施例各步骤相应的
结构的剖面示意图。
如图4所示，提供半导体衬底IO,所述半导体衬底IO可以是单晶 硅、多晶硅、非晶硅中的一种；所述半导体衬底10也可以具有绝缘层 上硅(Silicon On Insulator, SOI)结构；在所述半导体衬底10中可以掺 入N型杂质或P型杂质。
对所述半导体衬底10表面进行预清洗，去除所述半导体衬底10表 面的氧化物或其它杂质。由于所述半导体衬底10暴露在空气中可在表 面形成自然氧化层，该自然氧化层的厚度均匀性和膜层特性均较差，为 避免该自然氧化层对后续形成的栅极绝缘层的膜层特性的影响，需要将 该自然氧化层去除。通常的去除方法为湿法腐蚀，例如BOE或HF或 RCA清洗等。
接着，在所述半导体衬底IO上形成栅极绝缘层12,所述栅极绝缘 层12为含氧的介质层，所述含氧的介质层包括氧化硅和氮氧化硅；其 中，形成氧化硅的方法为高温炉管氧化、快速热氧化(Rapid Thermal Oxidation, RTO)或原位水蒸汽产生氧化(In-Situ Stream Generation, ISSG)中的一种，对所述氧化硅执行氮化处理可形成氮氧化硅，其中氮
化的方法包括高温炉管氮化、快速热处理氮化或等离子体氮化中的一 种。
如图5所示，在所述栅极绝缘层12上形成第一多晶硅层14，所述 第一多晶硅层14的形成方法可以是低压化学气相沉积法，反应气体包 括SiH4或Si2H6，为提高形成的第一多晶硅层14的膜层的均匀性，在反 应气体中还可以加入N2;
在其中的一个实施例中，反应的温度为700至740度，反应腔室的 压力为200至300T,反应时间为10至50秒，才艮据反应的时间可以控 制形成的第一多晶硅层14的厚度；形成的第一多晶硅层14具有柱状结 构，晶粒间隙大致垂直于半导体衬底10的表面；
在形成第一多晶硅层14后，由于柱状的晶粒尺寸较大，而且晶粒 间隙大致垂直于半导体衬底10的表面，若直接执行离子注入工艺的操 作，注入的离子会有部分沿着所述的晶粒间隙进入到该第一多晶硅层14 中，而该晶粒间隙对注入的离子的阻力较小，使得离子注入会进一步的 进入到栅极绝缘层12中，甚至穿过该栅极绝缘层12进入到导电沟道中； 使栅极绝缘层12的绝缘性能下降，并造成形成的半导体器件的阈值电 压漂移、漏电流增大等问题；
为避免所述的问题，本实施例在进行离子注入掺杂之前，在所述第 一多晶硅层上再形成一第二多晶硅层16,如图6所示，该第二多晶硅层 16的晶粒无序分布；
由于该第二多晶硅层16中晶粒无序分布，晶粒间隙的方向也不再 与第一多晶硅层14一样，大致垂直于半导体衬底IO的表面，而是也具 有无序的分布状态；因而，在对第一多晶硅层14进行离子注入掺杂时， 注入的离子由于受该第二多晶硅层16中的无序分布的晶粒的阻挡，在 进入到第一多晶硅层14时，能量会有所减小，因而可减少或避免注入 的离子进入或穿过栅极绝缘层12;也即该第二多晶硅层16具有緩冲的 作用；
此外，该第二多晶硅层16位于第一多晶硅层14的上面，也即在第 二多晶硅层16和栅极绝缘层12之间具有柱状晶粒的第一多晶硅层14，
该第一多晶硅层14与栅极绝缘层12之间具有良好的界面特性，第二多 晶硅层16不会与栅极绝缘层12直接接触，从而不会影响所述的界面特 性，形成的半导体器件仍然具有较好的稳定性；
在其中的一个实施例中，形成所述第二多晶硅层16的方法为低压 化学气相沉积法，反应气体包括SiH4、 SizH6和H2，反应的温度为700 至740度，反应腔室的压力为200至300T,反应时间为10至30秒， 根据反应的时间可以控制形成的第二多晶硅层16的厚度，反应后，形 成的第二多晶硅层16中的晶粒无序分布；
为提高形成第二多晶硅层16的膜层的均匀性，在反应气体中也可 以加入Nj
此外，形成所述第二多晶硅层16的工艺和形成所述第一多晶硅层 14的工艺可以原位进行或在不同的工艺腔中分别进行；
若在同一工艺腔中原位进行，可避免半导体衬底10的多次搬运或 传送，减小被污染的几率，有助于提高形成的半导体器件的稳定性和良 率；同时，也可以缩短制造周期，降低制造成本；
如图7所示，形成所述第二多晶硅层16后，对所述第二多晶硅层 16和第一多晶硅层14进行离子注入掺杂，掺入的杂质可以是磷、砷、 硼等杂质；离子注入的能量为5KW至15&r;
由于第二多晶硅层16中无序晶粒的緩冲或阻挡作用，使得注入的 离子在经过第二多晶硅层16后能量有所降低，可使注入的离子能够进 入第一多晶硅层14的情况下，尽可能的减小进入栅极绝缘层12或不进 入4册纟及绝缘层12;
在另外的实施例中，可以对第二多晶硅层16和第一多晶硅层14进 行选择性掺杂，比如，在对需要制造NMOS的区域进行N型杂质的离 子注入，在对需要制造PMOS的区域进行P型杂质的离子注入，所述 的选择性掺杂需要借助光刻工艺定义出掺杂的区域，这里不再赘述；
完成离子注入掺杂工艺后，对所述第二多晶硅层16和第一多晶硅 层14执行退火工艺，通过退火工艺，可使所述第二多晶硅层16中晶粒
重新结晶，形成类似于所述第一多晶硅层14中的柱状晶粒，或者形成
与第一多晶硅层14中相同的柱状晶粒，从而使该第二多晶硅层16和第 一多晶硅层14具有大致相同的特性，共同作为形成栅极的栅层。
此外，该退火工艺也可使注入到第二多晶硅层16和第一多晶硅层 14中的离子^皮激活。
图8为与本发明的栅层的制造方法的第二实施例相关的剖面示意
如图8所示，在形成所述第二多晶层16之后，进行离子注入之前， 还可以在所述第二多晶层16上形成第三多晶硅层18，所述第三多晶硅 层18与所述第一多晶硅层14可以采用相同的制造工艺制造，厚度可以 不同，即所述第三多晶硅层18中的晶粒也具有柱状结构；然后对所述 第三多晶硅层18、第二多晶硅层16和第一多晶硅层14进行离子注入掺 杂和退火。所述第二多晶硅层16在进行离子注入掺杂时能够对注入的 离子起到緩冲或阻挡作用；
所述第三多晶硅层18、第二多晶硅层16和第一多晶硅层14可原位 进行或在不同的工艺腔中分别进行；
此外，所述第三多晶硅层18、第二多晶硅层16和第一多晶硅层14 的厚度可根据不同的半导体器件的而调整。
图9为与本发明的^"层的制造方法的第三实施例相关的剖面示意 图，如图9所示，在形成所述第二多晶硅层16之后，进行离子注入之 前，还可以在所述第二多晶硅层16上形成非晶硅17;然后对所述非晶 硅层17、第二多晶硅层16、第一多晶硅层14进行离子注入掺杂和退火。 所述非晶硅层17和所述第二多晶硅层16在进行离子注入时能够对注入 的离子起到緩冲或阻挡的作用。
图10为与分本发明的栅层的制造方法的第四实施例相关的剖面示 意图，所述第二多晶硅层16可以为多层，图IO给出所述第二多晶硅层 16为两层的示意图，即所述第二多晶硅层16包括16a和16b,其中所 述第二多晶硅层16b和16a中的晶粒均处于无序状态，且所述16a中的
晶粒尺寸小于所述16b中的晶粒尺寸；
所述第二多晶硅层16在进行离子注入掺杂时能够对注入的离子起 到緩沖或阻挡作用；
所述第二多晶硅层16和第一多晶硅层14可原位进行或在不同的工 艺腔中分别进行。
本发明还提供一种半导体器件的制造方法，图11为本发明的半导 体器件的制造方法的实施例的流程图。
如图11所示，
步骤S100,提供具有4册极绝缘层的半导体衬底。 步骤S110，在所述半导体衬底上形成第一多晶^^圭层。 所述第一多晶硅层中的晶粒具有柱状结构。
步骤S120,在所述第一多晶硅层上形成晶粒无序分布的第二多晶 硅层。
形成所述第二多晶硅层的方法为低压化学气相沉积；
形成所述第二多晶硅层的反应气体为SiH4、 Si2He和H2;
形成所述第二多晶硅层的工艺和形成第一多晶硅层的工艺原位进 行或在不同的工艺腔中分别进行。
步骤S130,对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂。
由于所述第二多晶硅层中具有无序分布的晶粒，对所述第 一 多晶硅 层进行掺杂时可对掺杂离子起到緩冲或阻挡作用，减少或避免注入的离 子进入栅极绝缘层或穿过栅极绝缘层，引起形成的半导体器件的电性漂 移。
对所述第一多晶硅层和第二多晶硅层进行退火；通过退火使所述第 二多晶硅层中的晶粒重新结晶为柱状结构，从而使得第二多晶硅层与第 一多晶硅层具有大致相同的特性；该第一多晶硅层和第二多晶硅层同为 形成栅极的栅层。
步骤S140,图形化所述第二多晶硅层和第一多晶硅层，形成栅极。
通过光刻和刻蚀工艺图形化所述第二多晶硅层和第一多晶硅层，可 形成栅才及。
在其它的实施例中，也可以在图形化之前不对所述第二多晶硅层和 第一多晶硅层进行退火，而在图形化之后对所述第二多晶硅层和第一多 晶硅层进行退火，这里不再赘述。
进一步的，可在在所述栅极上形成金属硅化物，并对所述栅极两侧 的半导体衬底进行捧杂，形成源极和漏极，从而形成具有栅极、源极和
漏极的金属氧化物半导体晶体管。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
权利要求
1、一种栅层的制造方法，其特征在于，包括提供具有栅极绝缘层的半导体衬底；在所述半导体衬底上形成第一多晶硅层；在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层；对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂。
2、 如权利要求1所述的栅层的制造方法，其特征在于形成所述 第二多晶硅层的方法为低压化学气相沉积。
3、 如权利要求1所述的栅层的制造方法，其特征在于形成所述第二多晶硅层的反应气体为SiH4、 Si2He和H2。
4、 如权利要求1至3中任一权利要求所述的栅层的制造方法，其 特征在于形成所述第二多晶硅层的工艺和形成第一多晶硅层的工艺原 位进行或在不同的工艺腔中分别进行。
5、 如权利要求1所述的栅层的制造方法，其特征在于进行离子 注入掺杂之前在所述第二多晶硅层上形成非晶硅层。
6、 如权利要求1所述的栅层的制造方法，其特征在于在进行离 子注入掺杂之前在所述第二多晶硅层上形成第三多晶硅层。
7、 如权利要求6所述的栅层的制造方法，其特征在于形成所述 第三多晶硅层的工艺与形成第 一 多晶硅层的工艺相同。
8、 如权利要求6或7所述的栅层的制造方法，其特征在于形成 所述第三多晶硅层的工艺与形成所述第二多晶硅层的工艺可以原位进 行或在不同的工艺腔中分别进行。
9、 如权利要求1所述的栅层的制造方法，其特征在于所述第二 多晶硅层为一层或多层。
10、 如权利要求1所述的栅层的制造方法，其特征在于所述第二 多晶硅层为多层，且随着层数的增加，晶粒尺寸减小。
11、 如权利要求1所述的栅层的制造方法，其特征在于在进行离 子注入掺杂之后对所述第一多晶硅层和第二多晶硅层进行退火。
12、 一种半导体器件的制造方法，其特征在于，包括 提供具有栅极绝缘层的半导体衬底； 在所述半导体衬底上形成第一多晶硅层； 在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层； 对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂； 图形化所述第二多晶硅层和第一多晶硅层，形成栅极。
13、 如权利要求12所述的半导体器件的制造方法，其特征在于 形成所述第二多晶硅层的方法为低压化学气相沉积。
14、 如权利要求12所述的半导体器件的制造方法，其特征在于 形成所述第二多晶硅层的反应气体为SiH4、 Si2He和H2。
15、 如权利要求12所述的半导体器件的制造方法，其特征在于 形成所述第二多晶硅层的工艺和形成第一多晶硅层的工艺原位进行或 在不同的工艺腔中分别进行。
16、 如权利要求12所述的半导体器件的制造方法，其特征在于， 该方法进一步包括在所述栅极上形成金属硅化物和对所述栅极两侧的 半导体衬底进行掺杂。
17、 如权利要求12所述的半导体器件的制造方法，其特征在于， 该方法进一步包括图形化所述第二多晶硅层和第一多晶硅层之前或之 后，对所述第二多晶硅和第一多晶硅层进行退火。
18、 一种半导体结构，其特征在于，包括 具有栅极绝缘层的半导体衬底； 所述半导体衬底上的第一多晶硅层；所述第一多晶硅层上的晶粒无序分布的第二多晶硅层。
19、 如权利要求18所述的半导体结构，其特征在于所述第二多 晶硅层为一层或多层。
20、如权利要求18所述的半导体结构，其特征在于在所述第二多 晶硅层上还具有第三多晶硅层。
全文摘要
一种栅层的制造方法，包括提供具有栅极绝缘层的半导体衬底；在所述半导体衬底上形成第一多晶硅层；在所述第一多晶硅层上形成晶粒无序分布的第二多晶硅层；对所述第二多晶硅层和第一多晶硅层进行离子注入掺杂。本发明还提供一种半导体器件的制造方法和半导体结构。本发明能够避免或减少在对栅层离子注入掺杂时掺杂离子进入或穿透栅极绝缘层的问题。
文档编号H01L21/02GK101364539SQ20071004481
公开日2009年2月11日 申请日期2007年8月9日 优先权日2007年8月9日
发明者何永根, 旺 陈 申请人:中芯国际集成电路制造(上海)有限公司