专利名称：半导体装置及半导体装置的制造方法
技术领域：
本发明涉及半导体装置及该半导体装置的制造方法，特别涉及使用薄膜晶体管的半导体装置的制造方法。
背景技术：
近年来，由于因特网的普及，IT(信息技术)掺透于全世界，而带来巨大变革。特别是最近，如被称为随时随地(ubiquitous)信息社会那样，随时随地都可访问信息网络的环境的筹备逐渐完善。在这种环境中，个体识别技术崭露头角，该个体识别技术是通过给各个对象物赋予ID(个体识别号码)，来明确该对象物的履历，并用于生产、管理等的技术。
目前，组合了使用单晶Si衬底来制造的超小型IC芯片和无线通讯用天线的小型半导体装置(也称为RFID(射频识别技术)标签、ID标签、IC标签、无线标签、无线芯片、电子标签)引人注目。该半导体装置可以通过使用无线通讯装置(以下称为读取/写入器)，而以无线方式写入数据或读取数据。
作为这种半导体装置的应用领域，例如可以举出流通业中的商品管理。目前，利用条码的商品管理是主流，但是，由于条码是通过光学读取的，所以在存在屏蔽物时无法读取数据。而对于上述半导体装置而言，由于以无线方式读取数据，所以即使在存在屏蔽物时也可以读取数据。因此，能够实现商品管理的效率化、低成本化等的RFID标签等半导体装置作为代替条码的技术而被期待。另外，该半导体装置还被期待广泛应用到IC卡、带有IC标签的标记、车票、飞机票、自动结账等上(例如，参考专利文件1、专利文件2)。
另外，在将RFID等半导体装置设置在各种各样的商品上时，希望廉价提供该半导体装置，但是，由于单晶Si衬底的价格高，所以在使用单晶Si衬底来制造半导体装置的情况下，低成本化是有限的。而且，目前，Si衬底被应用到各种各样的领域，因此，若大量地使用Si衬底，则有Si衬底供不应求的担忧。其结果，在使用单晶Si衬底的情况下，其低成本化更加困难。
另一方面，正在对使用形成在玻璃衬底或塑料衬底上的半导体薄膜来形成半导体装置的技术进行研究开发，以便廉价提供半导体装置。如果使用这种衬底，由于对其面积或形状没有大的限制，所以当例如使用一边长度为一米以上的矩形衬底时，期待比使用圆形硅衬底时高的生产性和低的制造成本。
另外，在使用半导体薄膜制造半导体装置的情况下，为了提高该半导体装置的信号处理速度等而使用具有结晶性的半导体薄膜，但是，有如下问题处理速度或通讯距离等依赖于形成在衬底上的半导体薄膜的结晶状态或使用该半导体薄膜来形成的电路的布局等。然而今后，对这种半导体装置越加要求低成本化、处理速度的高速化、以及通讯距离的扩大。
日本专利申请公开2002-366917号公报[专利文献2]日本专利申请公开2002-123805号公报发明内容本发明的目的在于提供一种半导体装置及该半导体装置的制造方法，该半导体装置即使在使用形成在衬底上的半导体薄膜的情况下也可以实现信号处理的高速化且能确保一定的通讯距离。
本发明的技术方案之一的半导体装置具有电容部，该电容部具有第一布线、第二布线、以及分别由多个电容元件构成的多个区块。多个电容元件的每一个具有半导体膜，该半导体膜具有第一杂质区和中间夹着第一杂质区相离而设置的第二杂质区；以及中间夹着绝缘膜设置在第一杂质区上方的导电膜，其中电容由第一杂质区、绝缘膜、以及导电膜形成，导电膜与第一布线电连接，第二杂质区与第二布线电连接，并且多个电容元件彼此并联连接。这里所说的区块是指将多个电容元件集中而设置的一个群体(一块)，更具体地说，是指将包括在多个电容元件中的半导体膜多个集中而设置的一个群体(一块)。
另外，本发明的技术方案之一的半导体装置具有电容部，该电容部具有第一布线、第二布线、以及分别由多个电容元件构成的多个区块。多个电容元件的每一个具有半导体膜，该半导体膜具有第一杂质区和中间夹着第一杂质区相离而设置的第二杂质区；以及中间夹着绝缘膜设置在第一杂质区上方的导电膜，其中电容由第一杂质区、绝缘膜、以及导电膜形成，设置在多个电容元件的每一个中的导电膜通过第一布线彼此电连接，并且设置在多个电容元件中的第二杂质区通过第二布线彼此电连接。
在上述结构中，本发明的半导体装置的技术要点在于第一布线和第二布线可以设置在相同的表面上。另外，设置在多个区块中的多个电容元件彼此可以并联连接。另外，第一布线可以由其电阻比导电膜低的材料形成。
在上述结构中，本发明的半导体装置的技术要点在于在多个区块中，分别设置在不同区块中的半导体膜之间的间隔可以是20μm以上至200μm以下。
本发明的技术方案之一的半导体装置的制造方法包括如下工序在衬底上形成具有多个半导体膜的多个区块；在多个半导体膜中引入第一杂质元素，以形成第一杂质区；覆盖多个半导体膜地形成第一绝缘膜；中间夹着第一绝缘膜覆盖半导体膜的一部分地将导电膜选择性地分别形成在多个半导体膜上；将导电膜作为掩模在多个半导体膜中引入第二杂质元素，以在与导电膜没有重叠的区域中形成第二杂质区；覆盖多个半导体膜及导电膜地形成第二绝缘膜；在第二绝缘膜上形成与导电膜电连接的第一布线及与第二杂质区电连接的第二布线；使分别形成在多个半导体膜上方的导电膜彼此电连接地设置第一布线；并且使分别形成在多个半导体膜中的第二杂质区彼此电连接地设置第二布线。
另外，本发明的技术方案之一的半导体装置的制造方法包括如下工序在衬底上形成半导体膜；对半导体膜照射激光束以形成晶体半导体膜；通过选择性地蚀刻晶体半导体膜，而设置具有多个晶体半导体膜的多个区块；在多个晶体半导体膜中引入第一杂质元素以形成第一杂质区；覆盖多个晶体半导体膜地形成第一绝缘膜；中间夹着第一绝缘膜覆盖晶体半导体膜的一部分地将半导体膜选择性地分别形成在多个晶体半导体膜上；将导电膜作为掩模在多个晶体半导体膜中引入第二杂质元素以在与导电膜不重叠的区域中形成第二杂质区；覆盖多个晶体半导体膜及导电膜地形成第二绝缘膜；在第二绝缘膜上形成与导电膜电连接的第一布线及与第二杂质区电连接的第二布线；使分别形成在多个晶体半导体膜上方的导电膜彼此电连接地设置第一布线；并且使分别形成在多个晶体半导体膜中的第二杂质区彼此电连接地设置第二布线。
在上述制造方法中，本发明的半导体装置的制造方法的技术要点在于可以使包含在第一杂质区中的杂质元素的浓度低于包含在第二杂质区中的杂质元素的浓度。另外，第一布线可以由其电阻比导电膜低的材料形成。
在上述制造方法中，本发明的半导体装置的制造方法的技术要点在于可以将设置在多个区块的每一个中的半导体膜之间的最短间隔形成为20μm以上至200μm以下。
本发明通过使用通过激光束的照射而形成的大粒径结晶区的半导体膜来形成电路或电容元件，而实现信号处理的高速化且能确保一定的通讯距离。
图1是示出本发明的半导体装置的一例的图；图2A和2B是示出本发明的半导体装置的一例的图；图3是示出在本发明的半导体装置中的电容部的一例的图；图4是示出在本发明的半导体装置中的电容部的一例的图；图5A和5B是示出在本发明的半导体装置中的电容部的一例的图；图6是示出在对半导体膜照射激光束后的半导体膜的表面的像片；图7A至7D是示出本发明的半导体装置的制造方法的一例的图；图8A至8D是示出本发明的半导体装置的制造方法的一例的图；图9是示出本发明的半导体装置的一例的图；图10A至10H是示出本发明的半导体装置的使用方式的一例的图；图11是示出本发明的半导体装置的一例的图。
具体实施例方式
下面，将参照附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。另外，有时在不同附图中使用共通的附图标记来表示在以下说明的本发明的结构中的相同的部分。
实施方式1在本实施方式中，将参照附图对本发明的半导体装置进行说明。
本发明的半导体装置100具有模拟电路部100a和数字电路部100b，模拟电路部100a和数字电路部100b被彼此分开而设置(参照图1)。模拟电路部100a具有解调电路101、调制电路102、整流电路103、恒压电路104、电容部105、振荡电路106、以及复位电路107。数字电路部100b具有存储器部、存储器电路等。
设置在模拟电路部100a或数据电路部100b中的电路由使用形成在衬底上的半导体薄膜来制造的薄膜晶体管等构成。另外，在电容部105中设置有多个使用形成在衬底上的半导体薄膜来制造的电容元件。在下文中，将参照图2A和2B对薄膜晶体管和电容元件的截面结构的一例进行说明。
图2A示出了在衬底201上设置薄膜晶体管210、220、以及电容元件230的例子。这里说明薄膜晶体管210是p沟道型，薄膜晶体管220是n沟道型的情况。
薄膜晶体管210至少具有中间夹着绝缘膜202设置在衬底201上的半导体膜211、设置在该半导体膜211上且用作栅极绝缘膜的绝缘膜203、以及设置在绝缘膜203上的栅电极213。半导体膜211具有设置在栅电极213下方的沟道形成区211a和中间夹着该沟道形成区211a相离而设置的用作源区或漏区的杂质区211b。
另外，薄膜晶体管220也同样地具有中间夹着绝缘膜202设置在衬底201上的半导体膜221、设置在该半导体膜221上且用作栅极绝缘膜的绝缘膜203、以及设置在绝缘膜203上的栅电极223。半导体膜221具有设置在栅电极223下方的沟道形成区221a和中间夹着该沟道形成区221a相离而设置的用作源区或漏区的杂质区221b。
另外，电容元件230至少具有中间夹着绝缘膜202设置在衬底201上的半导体膜231、设置在该半导体膜231上的绝缘膜203、以及设置在绝缘膜203上的导电膜233，其中由半导体膜231、绝缘膜203、以及导电膜233形成电容。半导体膜231具有设置在导电膜233下方的第一杂质区231a和中间夹着该第一杂质区231a相离而设置的第二杂质区231b。这里，在电容元件230中，半导体膜231和导电膜233用作电极。
另外，覆盖薄膜晶体管210、220、以及电容元件230地设置绝缘膜205，并且在该绝缘膜205上设置导电膜215a、215b、225a、225b、235a、235b。具体而言，导电膜215a、215b设置为分别与相离而设置在薄膜晶体管210中的用作源区的杂质区211b和用作漏区的杂质区211b电连接。另外，导电膜225a、225b设置为分别与相离而设置在薄膜晶体管220中的用作源区的杂质区211b和用作漏区的杂质区211b电连接。另外，导电膜235a、235b设置为分别与相离而设置设置在电容元件230中的第二杂质区231b电连接，并且导电膜235a和导电膜235b设置为在绝缘膜205上彼此电连接。
另外，在上述结构中，也可以在薄膜晶体管210、220的一方或双方设置LDD区(图2B)。例如，在n沟道型的薄膜晶体管220中，也可以采用如下结构，即与栅电极223的侧面接触地形成绝缘膜224(也称为侧壁)，并且在该绝缘膜224下方设置用作LDD区的杂质区221c。在此情况下，与薄膜晶体管210的栅电极213的侧面接触地形成绝缘膜214，与电容元件230的导电膜233的侧面接触地形成绝缘膜234。这里，虽然示出了在n沟道型薄膜晶体管220中设置用作LDD区的杂质区221c的例子，然而，当然也可以在p沟道型薄膜晶体管210中设置LDD区。
另外，在本发明的半导体装置中，使用晶体半导体膜作为形成在衬底201上的半导体膜211、221。与使用非晶半导体膜的薄膜晶体管相比，使用晶体半导体膜的薄膜晶体管具有高场效应迁移率(mobility)，从而可以提高工作速度。在本实施方式中，例如通过将非晶硅等非晶半导体膜形成于衬底上，并且对该非晶半导体膜进行激光束的照射(激光退火)使它结晶，而获得晶体半导体膜。尤其是，在使用耐热性不是很高的玻璃衬底等作为衬底的情况下，对半导体膜的晶化使用激光退火的方法，该方法对避免该衬底因热而变形是非常有效的。这里所说的激光退火法是指对形成在半导体膜中的损伤层或非晶层进行退火的技术、或使形成在衬底上的非晶半导体膜结晶的技术。
一般来说，在对形成在衬底上的半导体膜照射激光束来使该半导体膜结晶的情况下，为了获得晶化所需要的能量而将激光束的形状整形成例如具有长边和短边的线状(也包括矩形、椭圆等)，并且使该线状激光束在短边方向上扫描。在被激光束照射的半导体膜中，形成具有沿线状激光束的扫描方向延伸存在的晶粒界面的大粒径的结晶粒子。进行一次扫描而获得的结晶区的宽度与整形成线状的激光束的长边的长度大致相等。因此，为了将形成在衬底上的半导体膜整体晶化，以如下方式来进行激光束的照射将线状激光束的扫描位置以结晶区的长度向长边方向移动，所述结晶区是通过一次扫描线状激光束而获得的。
另一方面，有时在形成结晶区的同时，在线状激光束的长边方向上的两端因能量的衰减而形成结晶薄弱区。图6示出了在对形成在衬底上的半导体膜照射线状激光束而使它结晶之后的半导体膜的表面的像片。在图6中观察到被激光束照射的半导体膜中的结晶区的两端部的因为能量的衰减而没有充分结晶的区域(结晶薄弱区)。另外，还观察到该结晶薄弱区中的半导体膜的表面产生有凹凸。
像这样，在通过多次扫描线状激光束来进行半导体膜的晶化时，在激光束的扫描方向上连续形成结晶区，但是，在与扫描方向正交的方向上，在形成于半导体膜中的结晶区和结晶区之间产生有结晶薄弱区。在结晶薄弱区中在半导体膜的表面产生有凹凸。像这样，其平整性不够好，所以当使用该结晶薄弱区的半导体膜制造薄膜晶体管或电容元件等时，结晶薄弱区成为导致电特性的不均匀性和工作故障的原因。
因此，在本实施方式所示的半导体装置中，使用结晶薄弱区以外的部分的半导体膜来形成薄膜晶体管或电容元件等。换句话说，使用形成有通过激光退火而获得的大粒径结晶粒子的区域的半导体膜，并且将电路或电容部的布局为能够使用这样的半导体膜形成构成上述电路的晶体管或构成电容部的电容元件。在一般情况下，由于激光束的扫描方向和形成有大粒径结晶粒子的区域的宽度是已经规定好的，所以将电路布置为与该宽度对应地设置薄膜晶体管。具体而言，形成有大粒径结晶粒子的区域的宽度虽然依赖于照射的激光束的能量，但大约有200μm以上至1500μm以下，因此，在该范围内设置用于薄膜晶体管等的半导体薄膜。另一方面，在通过多次扫描激光束来形成大粒径结晶粒子的区域的情况下，在通过进行第n次的激光束的扫描而形成的大粒径结晶粒子的区域和通过第n+1次的激光束的扫描而获得的大粒径结晶粒子的区域之间形成宽度为3μm至10μm左右的结晶薄弱区，因此，在该结晶薄弱区以外的部分设置半导体薄膜。
另外，随着半导体装置的小型化，需要在限定的范围内形成多个电容地设置电容部。另一方面，因为构成电容元件的半导体膜也需要平整性，所以需要在结晶薄弱区以外的部分设置电容元件。在设置电容元件的情况下，可以通过将设置在电极之间的绝缘膜形成为薄而形成大电容，然而，在将薄的绝缘膜形成在平整性不好的电极(例如半导体膜)上的情况下，发生短路的可能性非常高。
因此，在构成本实施方式所示的半导体装置的电容部中，使用结晶薄弱区以外的半导体膜作为电容元件所包括的半导体膜。另外，在结晶薄弱区中布置引导布线等半导体膜以外的构件，并且将电容元件分割成多个区块而设置，以在形成有大粒径结晶粒子的区域高密度地设置电容元件，以便在限定的范围内形成更多个电容。这里，设置分别包括多个电容元件的多个区块。另外，区块是指集中多个电容元件而设置的一个群体(一块)。
接着，将参照附图对本发明的电容部的一例进行说明。图5A示出了图4中的沿线A-B的截面图，图5B示出了图4中的沿线C-D的截面图。
本实施方式所示的电容部具有第一布线301、第二布线302、以及多个电容元件303。另外，将多个电容元件303分成多个区块300a至300i而设置。换句话说，在区块300a至300i的每一个中形成有多个电容元件303(参照图3)。这里，在各个区块中，将多个半导体膜形成为岛状而设置多个电容元件。这是因为如下缘故在增加电容元件中的半导体膜的面积时，若半导体膜的电阻高，则不能形成相应于半导体的面积而需要的充分的电容。
设置在每个区块中的多个电容元件303至少具有半导体膜231，该半导体膜231具有第一杂质区231a和中间夹着该第一杂质区231a相离而设置的第二杂质区231b；和中间夹着绝缘膜203设置在半导体膜231上方的导电膜233。另外，在该电容元件303中，电容器由半导体膜231、绝缘膜203、以及导电膜233形成(参照图4、图5A和5B)。
电容元件303中的导电膜233与第一布线301电连接，而半导体膜231中的第二杂质区231b与第二布线302电连接。另外，设置在多个电容元件的每一个中的导电膜233彼此电连接，这里，设置在多个电容元件的每一个中的导电膜233通过第一布线301彼此电连接。换句话说，多个电容元件的每一个中的导电膜233彼此独立而设置，并且通过第一布线彼此电连接。另外，设置在多个电容元件的每一个中的多个第二杂质区231b通过第二布线302彼此电连接。这些多个电容元件设置为彼此并联连接。
另外，在本实施方式所示的电容部中，假设分别设置在一个区块中的彼此相邻的电容元件中的半导体膜之间的间隔为r1，并且假设设置在相邻的不同区块中的电容元件中的半导体膜之间的最短间隔为r2，使r1＜r2地进行设置。这里，相邻的区块之间的间隔就是包括在不同区块中的半导体膜之间的最短距离。
另外，这里所说的半导体膜之间的间隔是指在与激光束的扫描方向正交的方向上的半导体膜之间的间隔。这是因为形成在形成有大粒径结晶粒子的区域之间的结晶薄弱区沿激光束的扫描方向被形成的缘故。因此，在本实施方式中，优选将间隔r2设定为大于通过激光束的照射而形成的结晶薄弱区的宽度。这是因为如下缘故在结晶薄弱区中的半导体膜的表面的平整性不够好，从而在使用结晶薄弱区的半导体膜形成电容元件时有可能导致短路等。另外，优选将间隔r2设定为20μm以上至200μm以下，更优选设定为50μm以上至100μm以下。这是因为如下缘故由于以3μm至10μm的宽度形成结晶薄弱区，所以优选考虑工序的裕度将间隔r2设置为稍微大于结晶薄弱区的宽度，并且在使间隔r2的宽度过大时，用于设置电容元件的面积减少而不能确保足够的电容。
另外，这里考虑到布线电阻等，所以在激光束的扫描方向上也在每个区块中分别设置电容元件，并且在该每个区块之间设置引导布线等。然而，在几乎没有布线电阻等的影响时，由于在激光束的扫描方向上连续形成有结晶区，所以可以采用不在每个区块分别设置电容元件的结构。
另外，电容元件303优选以与构成电路的其他薄膜晶体管相同的工序来设置，以便实现制造工序的简化。例如，优选使用薄膜晶体管的栅极绝缘膜作为电容元件303的绝缘膜203。尤其是，在将栅极绝缘膜形成为薄时，可以增大电容元件303的电容。
另外，优选通过与用作薄膜晶体管的源区或漏区的杂质区同时引入高浓度杂质元素来形成半导体膜231中的第二杂质区231b。半导体膜231中的第一杂质区231a可以与第二杂质区231b同样地引入高浓度杂质元素来设置，但是，当引入高浓度杂质元素时，绝缘膜203有可能受损。因此，优选通过引入其浓度比引入到第二杂质区中的杂质元素低的杂质元素来形成第一杂质区231a。换句话说，在本实施方式中，将包含在第一杂质区231a中的杂质元素的浓度设定为低于包含在第二杂质区231b中的杂质元素的浓度。在本实施方式中，若考虑将多个电容元件设置为并联连接、或使用厚度小的绝缘膜203，在形成第一杂质区231a时降低对绝缘膜203造成的损伤是非常有效的。
另外，在本实施方式中，将设置在区块300a至300i的每一个中的多个电容元件303并联连接。像这样，通过将多个电容元件并联连接，而可以形成大电容。另外，在像这样将多个电容元件并联连接时，虽然担忧其可靠性，但在本实施方式中，通过将电容元件303的半导体膜231设置在产生凹凸的结晶薄弱区以外的高平整性的大粒径结晶区，而且在将第一杂质区231a形成在半导体膜231中时，通过对半导体膜231引入其浓度比添加到第二杂质区中的杂质元素低的杂质元素而将对绝缘膜203造成的损伤抑制为最小限度。因此，提高半导体装置的可靠性。
另外，通过与构成电路的其他薄膜晶体管的栅电极同时形成电容元件303的导电膜233，可以实现制造工序的简化，所以是优选的。另外，在此情况下，可以在多个电容元件303中共同设置相邻的电容元件的导电膜233，然而，如上所述，借助于通过使用其电阻比导电膜233小的材料形成的第一布线301可以连接设置在多个电容元件的每一个中的导电膜233，而可以降低布线电阻且降低耗电量。
另外，在本实施方式所示的半导体装置中，可以具有包围分开而设置的模拟电路和数据电路地设置布线的结构。像这样，通过包围模拟电路和数据电路地设置布线，可以降低半导体装置的电路中的布线电阻，而可以抑制由干扰造成的影响。另外，这里，包围数据电路部100b的周围地设置供应高电源电位(VDD)的布线150a和供应低电源电位(VSS)的布线150b(参照图11)。另一方面，可以为如下结构在模拟电路部100a的周围设置供应低电源电位(VSS)的布线150a，并且不将能够用作接地布线的布线150b包围模拟电路部100a。可以将低电源电位(以下称为VSS)作为GND。
另外，在经过布线将通过天线接收的射频信号输入到电路中时，因为布线变长或弯曲，而产生信号的反射或使信号泄漏到空间，因此，射频信号的损失增大。由此，在本实施方式所示的半导体装置中，在天线连接部160附近设置接收射频信号的整流电路103，以便减短传达射频信号的布线的长度并使它为直线。通过这样设置整流电路，而可以降低当经过布线时损失的射频信号。
如上所述，通过使用通过激光束的照射形成的形成有大粒径结晶的区域的半导体膜来形成电路或电容元件，可以制造高迁移率的薄膜晶体管，并且可以获得具有高可靠性且大电容量的电容元件，因此，可以实现信号处理的高速化，并且可以确保一定的通讯距离。
本实施方式可以与本说明书的其他实施方式自由地组合来实施。
实施方式2在本实施方式中，将参照附图对本发明的半导体装置的制造方法的一例进行说明。
首先，在衬底401上中间夹着绝缘膜402形成半导体膜403。接着，通过对该半导体膜403照射激光束，在半导体膜403中形成大粒径结晶区403a(图7A)。另外，在大粒径结晶区403a的端部形成有结晶薄弱区403b。
衬底401是选自半导体衬底如玻璃衬底、石英衬底、金属衬底(例如不锈钢衬底等)、陶瓷衬底、Si衬底等的衬底。另外，还可以选择作为塑料衬底的聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯等的衬底。
通过使用CVD法或溅射法等并且使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等绝缘材料来形成绝缘膜402。例如，在使绝缘膜402具有双层结构时，优选形成氮氧化硅膜作为第一层绝缘膜，并且形成氧氮化硅膜作为第二层绝缘膜。此外，也可以形成氮化硅膜作为第一层绝缘膜，并且形成氧化硅膜作为第二层绝缘膜。像这样，通过形成用作阻挡层的绝缘膜402，可以防止来自衬底401的Na等碱金属或碱土金属给形成在衬底401上的元件造成不良影响。在使用石英作为衬底401时，可以免去形成绝缘膜402。
通过CVD法等并且使用硅等的非晶半导体膜形成半导体膜403。
在通过激光束的照射进行晶化时，作为激光束的光源可以使用LD激发的连续振荡(CW)激光(YVO4，第二高次谐波(波长为532nm))。并不需要特别限定于第二高次谐波，但是在能量效率上，第二高次谐波比更高次的高次谐波优越。在将CW激光照射到半导体膜时，因为能量连续地供给给半导体膜，所以一旦使半导体膜成为熔化状态，可以持续保持该熔化状态。进而，可以通过扫描CW激光使半导体膜的固液界面移动，形成沿着读移动方向的朝向一个方向的长的晶粒。另外，使用固体激光是因为与气体激光等相比，固体激光的输出的稳定性高，可以期待稳定的处理的缘故。另外，不局限于CW激光，也可以使用重复频率为10MHz以上的脉冲激光。在使用高重复频率的脉冲激光时，如果激光的脉冲间隔短于半导体膜从熔化到固化的时间，则可以使半导体膜一直处于熔化状态，并且可以通过固液界面的移动形成由朝向一个方向的长的晶粒构成的半导体膜。也可以使用其他CW激光以及重复频率为10MHz以上的脉冲激光。例如，作为气体激光有如下激光Ar激光、Kr激光、以及CO2激光等。作为固体激光有如下激光YAG激光、YLF激光、YAlO3激光、GdVO4激光、KGW激光、KYW激光、变石激光、Ti蓝宝石激光、Y2O3激光、以及YVO4激光等。将YAG激光、Y2O3激光、GdVO4激光、YVO4激光等也称作陶瓷激光。作为金属蒸气激光，可以举出氦镉激光等。另外，在将激光束从激光振荡器中以TEM00(单横模)振荡来发射时，可以提高在被照射面上获得的线状射束点的能量均匀性，因而是优选的。另外，也可以使用脉冲振荡的受激准分子激光。
另外，也可以在半导体膜403中预先引入低浓度的杂质元素，以便控制其阈值电压等。在此情况下，在半导体膜403中的之后成为沟道形成区的区域中也引入了杂质元素。作为杂质元素，可以使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、或镓(Ga)等。例如，在半导体膜403的整个表面预先引入作为杂质元素的硼(B)，并使半导体膜403以5×1015至5×1017atoms/cm3的浓度包含硼(B)。
接着，通过选择性地蚀刻半导体膜403，形成岛状半导体膜404a至404d、405a至405d(图7B)。这里，通过选择性地去除在半导体膜403中的结晶薄弱区403b，并且使用形成有大粒径结晶区403a的半导体膜403来设置岛状半导体膜。半导体膜404a至404d构成之后形成的薄膜晶体管，而半导体膜405a至405d构成之后形成的电容元件。另外，在半导体膜404a、404b与半导体膜404c、404d之间或者在半导体膜405a、405b与半导体膜405c、405d之间产生有相当于结晶薄弱区大小的间隔。
接着，在覆盖岛状半导体膜404a至404d、半导体膜405a至405d地形成绝缘膜406后，在半导体膜405a至405d中选择性地引入杂质元素，以形成杂质区407(图7C)。形成在半导体膜404a至404d上方的绝缘膜406用作薄膜晶体管的栅极绝缘膜，而形成在半导体膜405a至405d的上方的绝缘膜406用作电容元件的电介质层。
作为杂质元素，可以使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、或镓(Ga)等。
此外，半导体膜405a至405d在电容元件中用作电极。因此，优选通过引入杂质元素而增加半导体膜405a至405d的导电率，但是，在引入高浓度杂质元素时绝缘膜406受损。其结果，电容元件有可能短路。因此，在引入杂质元素时，优选在不给绝缘膜406造成损伤的条件下引入杂质，例如，通过在半导体膜405a至405d中引入磷(P)来形成呈现n型的杂质区407。
接着，中间夹着绝缘膜406在半导体膜404a至404d的上方选择性地形成导电膜408a至408d，并且中间夹着绝缘膜406在半导体膜405a至405d的上方选择性地形成导电膜409a至409d。这里，在半导体膜404a至404d的上方分别形成导电膜408a至408d，并且在半导体膜405a至405d的上方分别形成导电膜409a至409d。之后，将导电膜408a至408d作为掩模在半导体膜404a至404d中引入杂质元素，以形成杂质区410。接着，使用抗蚀剂选择性地覆盖半导体膜404b、404d、以及半导体膜405a至405d，并且将导电膜408a、408c作为掩模在半导体膜404a、404c中引入杂质元素。其结果，在半导体膜404a、404c中形成沟道形成区411a、用作源区或漏区的杂质区411b(图7D)。
另外，在半导体膜404a、404c中的用作源区或漏区的杂质区域411b中间夹着沟道形成区411a彼此相离而设置。
导电膜408a至408d、导电膜409a至409d可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和铌(Nb)等中的元素；以这些元素为主要成分的合金材料或化合物材料形成。此外，导电膜408a至408d、导电膜409a至409d还可以由将这些元素氮化了的金属氮化膜形成。除此之外，导电膜还可以由以掺杂了磷等杂质元素的多晶硅为代表的半导体材料形成。这里，作为导电膜408a至408d、导电膜409a至409d，形成按顺序层叠了氮化钽和钨的叠层结构。
作为杂质元素，可以使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、或镓(Ga)等。这里，通过引入磷(P)形成呈现n型的杂质区410，并且通过引入硼(B)形成呈现p型的杂质区411b。
接着，与导电膜408a至408d、导电膜409a至409d的侧面接触地形成绝缘膜412a至412d、绝缘膜413a至413d(图8A)。绝缘膜412a至412d、绝缘膜413a至413d也称为侧壁。
作为绝缘膜412a至412d、绝缘膜413a至413d的制造方法，首先，通过等离子体CVD法或溅射法等覆盖绝缘膜406地以单层或叠层形成如下绝缘膜包含无机材料如硅、硅的氧化物或硅的氮化物等的绝缘膜；包含有机树脂等有机材料的绝缘膜。接着，通过以垂直方向为主体的各向异性蚀刻选择性地蚀刻这些绝缘膜，形成与导电膜408a至408d、导电膜409a至409d的侧面接触的绝缘膜。有时在形成绝缘膜412a至412d、绝缘膜413a至413d的同时，绝缘膜406的一部分被蚀刻而去除(参照图8A)。在绝缘膜406的一部分被去除的情况下，残留的绝缘膜406形成在导电膜408a至408d、导电膜409a至409d、以及绝缘膜412a至412d、绝缘膜413a至413d的下方。
接着，使用抗蚀剂选择性地覆盖半导体膜404a、404c，将导电膜408b、408d、导电膜409a至409d、绝缘膜412b、412d、绝缘膜413a至413d作为掩模在半导体膜404b、404d、半导体膜405a至405d中引入杂质元素。结果，在半导体膜404b、404d中形成沟道形成区414a、用作源区或漏区的杂质区414b、以及用作LDD区的杂质区414c。另外，在半导体膜405a至405d中形成第一杂质区415a和第二杂质区415b(图8B)。
在半导体膜404b和404d中，用作源区或漏区的杂质区414b和用作LDD区的杂质区414c都中间夹着沟道形成区414a彼此相离而设置，在沟道形成区414a和用作源区或漏区的杂质区414b之间且绝缘膜412b、412d的下方设置用作LDD区的杂质区414c。另外，在半导体膜405a至405d中，第二杂质区415b中间夹着第一杂质区415a彼此相离而设置。
作为杂质元素，可以使用赋予n型的杂质元素或赋予p型的杂质元素。作为赋予n型的杂质元素，可以使用磷(P)或砷(As)等。作为赋予p型的杂质元素，可以使用硼(B)、铝(Al)、或镓(Ga)等。这里，通过引入磷(P)形成呈现n型的杂质区414b、414c、杂质区域415a和415b。在本实施方式中，使包含在杂质区414b、414c、第二杂质区415b的杂质元素的浓度高于第一杂质区415a地引入杂质元素。
接着，覆盖半导体膜404a至404d、半导体膜405a至405d、导电膜408a至408d、导电膜409a至409d地形成绝缘膜416(图8C)。
绝缘膜416可以通过CVD法或溅射法等并且采用如下膜以单层或叠层结构形成包含氧或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、或氮氧化硅(SiNxOy)(x＞y)等的绝缘层；包含碳如DLC(类金刚石碳)等的膜；由有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯和丙烯等或硅氧烷材料如硅氧烷树脂等构成的膜。硅氧烷材料相当于包含Si-O-Si键的材料。硅氧烷的骨架由硅(Si)和氧(O)的键构成。作为取代基，使用至少包含氢的有机基(例如，烷基或芳香烃)。作为取代基，也可以使用氟基团。或者，作为取代基，也可以使用至少包含氢的有机基和氟基团。
接着，覆盖绝缘膜416地形成绝缘膜417，并且在该绝缘膜417上形成导电膜418a至425a、418b至425b(图8D)。
这里，导电膜418a、418b设置为与半导体膜404a中的用作源区或漏区的杂质区411b电连接。同样地，导电膜419a、419b设置为与半导体膜404b中的杂质区414b电连接，导电膜420a、420b设置为与半导体膜404c中的杂质区411b电连接，以及导电膜421a、421b设置为与半导体膜404d中的杂质区414b电连接。另外，导电膜422a、422b设置为与半导体膜405a中的第二杂质区415b电连接。同样地，导电膜423a、423b设置为与半导体膜405b中的第二杂质区415b电连接，导电膜424a、424b设置为与半导体膜405c中的第二杂质区415b电连接，以及导电膜425a、425b设置为与半导体膜405d中的第二杂质区415b电连接。
另外，导电膜422a和导电膜422b在绝缘膜417上彼此电连接。此外，导电膜422a至425a、422b至425b彼此电连接。
绝缘膜417可以通过CVD法或溅射法等并且采用如下膜以单层或叠层结构形成包含氧或氮如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)和氮氧化硅(SiNxOy)(x＞y)等的绝缘层；包含碳如DLC(类金刚石碳)等的膜；由有机材料如环氧、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯和丙烯等或硅氧烷材料如硅氧烷树脂等构成的膜。在本实施方式中，在形成绝缘膜416后进行热处理来使半导体膜404a至404d、半导体膜405a至405d激活，然后形成绝缘膜417。
导电膜418a至425a、418b至425b通过CVD法或溅射法等并且使用如下材料以单层或叠层形成选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)和硅(Si)中的元素；以这些元素为主要成分的合金材料或化合物材料。以铝为主要成分的合金材料例如相当于以铝为主要成分并包含镍的材料；或以铝为主要成分并包含镍以及碳和硅的一方或双方的合金材料。导电膜418a至425a、418b至425b优选采用如下结构，例如阻挡膜、铝硅(Al-Si)膜、以及阻挡膜的叠层结构；阻挡膜、铝硅(Al-Si)膜、氮化钛(TiN)膜、以及阻挡膜的叠层结构。另外，阻挡膜优选相当于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。由于铝和铝硅电阻值低并且价格低廉，所以最适合作为形成导电膜418a至425a、418b至425b的材料。此外，通过设置上层和下层的阻挡层，可以防止产生铝或铝硅的小丘。此外，通过形成由高还原性的元素的钛构成的阻挡膜，即使在结晶半导体层上产生薄的自然氧化膜，也可以将该自然氧化膜还原以与结晶半导体层良好地接触。
通过上述工序，可以制造半导体装置。另外，作为薄膜晶体管的结构，可以采用各种各样的方式，而不局限于特定的结构。例如，也可以采用栅电极数量为两个以上的多栅极结构。通过采用多栅极结构，可以降低截断电流，提高晶体管的耐压性，并且在饱和区工作时即使漏-源电压改变，也可以减小漏-源电流的变化。另外，不仅可以在n型薄膜晶体管中，而且也可以在p型薄膜晶体管中设置LDD区。通过设置LDD区，可以降低截断电流，提高晶体管的耐压性，并且在饱和区工作时即使漏-源电压改变，也可以减小漏-源电流的变化。
注意，本实施方式可以与本说明书中的其他实施方式自由地组合来实施。
实施方式3在本实施方式中，将参照附图对本发明的半导体装置的一例进行说明。具体而言，参照附图对设置有PLL(锁相环)电路部的半导体装置进行说明。
图9是示出以无线信号可以收发指令或数据的半导体装置的一个结构例子的框图。该半导体装置包括如下部件天线部902、射频电路部903、电源电路部905、以及逻辑电路部907。天线部902与通讯装置进行信号的收发，该通讯装置也称为读取/写入器。发送信号的载波的频率可以适用长波段的1至135kHz；短波段的6.78MHz、13.56MHz、27.125MHz、40.68MHz、5.0MHz；微波段的2.45GHz、5.8GHz、24.125GHz等。天线部902相应于通讯频率段成为线圈型、单级型或偶极型的方式。
天线部902所接收的载波经过检波电容部904分别流入到电源电路部905和逻辑电路部907。在电源电路部905中，由整流电路部910进行半波整流并且充电到保持电容部912中。恒电压电路部914相对于接收的载波电力，即使被供给某一定量以上的电力，也输出一定量的电压，从而供给该半导体装置中的逻辑电路部907等的工作所需要的电力。
在射频电路部903中的解调电路部908解调载波，并产生逻辑电路部907的工作所需要的时钟信号，而且将信号输出到对该信号进行校正的PLL电路部918和密码识别以及判定电路部916。例如，解调电路部908从振幅调制(ASK)的接收信号中检测出作为振幅变动的“0”或“1”的接收数据。解调电路部908例如包含低通滤波器而构成。此外，调制电路部906将发送数据作为振幅调制(ASK)的发送信号而发送。
密码识别以及判定电路部916识别指令密码且作出判定。由各个密码识别以及判定电路部916识别及判定的指令密码是帧结束(EOF、end of frame)信号、帧开始(SOF、start of frame)信号、标记(flag)、指令密码、掩模长度(masklength)、掩模值(maskvalue)等。此外，各个密码识别以及判定电路部916还具有用于识别发送错误的循环冗余校验(CRC、cyclic redundancy check)的功能。来自密码识别以及判定电路部916的结果被输出到存储控制器部920。存储控制器部920基于判定结果控制存储器部922的读取。在编码电路部924中将从存储器部922读取的数据编码，并在调制电路部906中调制，而产生响应信号。
作为存储器部922的结构，可以适用只存储固定数据的掩模ROM(Read Only Memory；只读存储器)、SRAM(Static Random AccessMemory；静态随机存取存储器)等能够任意读取和写入的存储器、以及具有用于存储电荷的浮动电极的非易失性存储器等。
像这样，在图9所示的半导体装置具有接收来自通讯装置的指令，并且将数据写入到存储器部922，或从存储器部922读取数据的功能。该通讯装置也称为读取/写入器。
以下，对在具有上述结构及功能的半导体装置中的电路的布局进行说明。
在上述电路中，PLL电路部918在集成在相同的衬底上的各种电路中适用作产生任意频率的时钟信号的电路，该时钟与被供应的信号同步。PLL电路918具有电压控制振荡电路(以下称为VCO(压控振荡器)电路)，并且通过以来自VCO电路的输出为回波信号来进行与被供应的信号的相位比较。然后，PLL电路部918使被供应的信号与回波信号具有相同的相位地通过负回波调整输出信号。
但是，有时因为工序等的制造条件PLL电路部918受影响，而不能使输出信号的频率成为所希望的频率。因此，在本实施方式的半导体装置中，将与PLL电路部918之间具有相互关系的电路相邻而设置。这里，通过相邻设置PLL电路部918和恒压电路部914，而可以使PLL电路部918的工作稳定。而且，通过在进行一次扫描而获得的晶体半导体膜的区域中设置构成PLL电路部918和恒压电路部914的半导体膜，可以降低工序的影响，并且可以进一步有效地实现PLL电路部918的工作改善。
在考虑生产性和成本时，与由使用单晶硅衬底的MOS晶体管形成这种半导体装置相比，优选由在玻璃等绝缘衬底上的薄膜晶体管形成这种半导体装置。
换言之，要将这样的可以无接触地收发数据的半导体装置在社会上普及，就起码需要降低其制造成本。但是，如果使用半导体集成电路的制造技术而设立新的生产线，设备投资就增长，所以难以实现低成本化。例如，如果设立使用12英寸晶片的生产线，需要大约1500亿日元的设备投资，而且加上运行成本的话，使单价为100日元以下是相当困难的。此外，12英寸晶片的面积是73000mm2，即使当由具有宽度20μm至50μm的刀片的切割装置来分割时不考虑需要大约100μm的冗余宽度，当切割1mm角的芯片时也只能获取73000个芯片，当切割0.4mm角的芯片时只能获取182,500个芯片，所以确保充分的供给量是非常困难的。另一方面，如上所述，在由使用玻璃等绝缘衬底的薄膜晶体管制造所述半导体装置的情况下，与单晶硅衬底相比，可以使用大面积衬底，因此，可以从一个衬底制造更多的芯片。
本实施方式可以与本说明书中的其他实施方式自由地组合来实施。
实施方式4在本实施方式中，对本发明的半导体装置的使用方式的一例进行说明。
本发明的半导体装置的用途广泛，可以应用于任何能够无接触地确认对象物的历史等的信息且用于生产/管理等的商品，。例如，可以将本发明的半导体装置设于纸币、硬币、有价证券、证书、无记名债券、包装容器、书籍、记录介质、身边带的东西、交通工具、食品、衣物、保健用品、生活用品、药品、以及电子设备等而使用。对这些例子参照图10A至10H进行说明。
纸币和硬币就是在市场上流通的货币，并且包括在特定区域中与货币同样通用的票据(现金凭据)、以及纪念币等。有价证券是指支票、证券、以及期票等(图10A)。证书是指驾驶执照、居民证等(图10B)。无记名债券是指邮票、米券、以及各种赠券等(图10C)。包装容器是指用于盒饭等的包装纸、塑料瓶等(图10D)。书籍是指书、合订本等(图10E)。记录介质是指DVD软件、录像带等(图10F)。交通工具是指自行车等车辆、船舶等(图10G)。身边带的东西是指提包、眼镜等(图10H)。食品是指食物用品、饮料等。衣物是指衣服、鞋等。保健用品是指医疗仪器、保健仪器等。生活用品是指家具、照明设备等。药品是指医药品、农药等。电子设备是指液晶显示装置、EL显示装置、电视装置(电视接收机、薄型电视接收机)、以及携带电话机等。
通过将半导体装置80设置到纸币、硬币、有价证券、证书、无记名债券等，可以防止对其的伪造。另外，通过将半导体装置80设置到包装容器、书籍、记录介质、身边带的东西、食品、生活用品、电子设备等，可以实现检查系统或租赁店的系统等的效率化。通过将半导体装置80设置到交通工具、保健用品、药品等，可以防止对其的伪造、或偷窃，并且防止误食药品。半导体装置80可以贴附到物品的表面上，或嵌入到物品中。例如，半导体装置80优选嵌入到书籍的纸中，或嵌入到由有机树脂构成的包装的该有机树脂中。
像这样，通过将半导体装置设置到包装容器、记录介质、身边带的东西、食品、衣物、生活用品、电子设备等，可以实现检查系统或租赁店的系统等的效率化。通过将半导体装置设置到交通工具，可以防止对其的伪造或偷窃。另外，通过将半导体装置嵌入到动物等生物中，可以简单地识别各个生物。例如，通过将具有传感器的半导体装置嵌入到家畜等生物中，可以不仅识别生年、性别或种类等，而且可以简单地管理体温等健康状态。
本实施方式可以与本说明书的其他实施方式自由地组合来实施。
本说明书根据2006年6月1日在日本专利局受理的日本专利申请编号2006-153548而制作，所述申请内容包括在本说明书中。
权利要求
1.一种半导体装置，包括电容部，该电容部包括分别包括多个电容元件的多个区块、第一布线、以及第二布线，其中，所述多个电容元件的每一个包括半导体膜，该半导体膜包括第一杂质区和中间夹着所述第一杂质区而设置的多个第二杂质区；以及导电膜，该导电膜中间夹着绝缘膜设置在所述第一杂质区上，并且，所述导电膜与所述第一布线电连接，并且，所述第二杂质区与所述第二布线电连接，并且，所述多个电容元件彼此并联连接。
2.一种半导体装置，包括电容部，该电容部包括分别包括多个电容元件的多个区块、第一布线、以及第二布线，其中，所述多个电容元件的每一个包括半导体膜，该半导体膜包括第一杂质区和中间夹着所述第一杂质区而设置的多个第二杂质区；以及导电膜，该导电膜中间夹着绝缘膜设置在所述第一杂质区上，并且，设置在所述多个电容元件中的所述导电膜通过所述第一布线彼此电连接，并且，设置在所述多个电容元件中的所述第二杂质区通过所述第二布线彼此电连接。
3.根据权利要求1或2所述的半导体装置，其中包含在所述第一杂质区中的杂质元素的浓度低于包含在所述第二杂质区中的杂质元素的浓度。
4.根据权利要求1或2所述的半导体装置，其中所述第一布线和所述第二布线设置在相同的表面上。
5.根据权利要求1或2所述的半导体装置，其中设置在所述多个区块中的所述多个电容元件彼此并联连接。
6.根据权利要求1或2所述的半导体装置，其中所述第一布线是使用其电阻比所述导电膜低的材料形成的。
7.根据权利要求1或2所述的半导体装置，其中所述多个区块包括第一区块和与所述第一区块相邻的第二区块，并且设置在所述第一区块中的半导体膜和设置在所述第二区块中的半导体膜之间的最短间隔为20μm至200μm。
8.一种半导体装置的制造方法，包括如下工序在衬底上形成包括多个半导体膜的多个区块；在所述多个半导体膜中引入第一杂质元素，以形成第一杂质区；形成覆盖所述多个半导体膜的第一绝缘膜；中间夹着所述第一绝缘膜覆盖所述半导体膜的一部分地将导电膜选择性地分别形成在所述多个半导体膜上；将所述导电膜用作掩模在所述多个半导体膜中引入第二杂质元素，以在与所述导电膜没有重叠的区域形成第二杂质区；形成覆盖所述多个半导体膜及所述导电膜的第二绝缘膜；在所述第二绝缘膜上形成与所述导电膜电连接的第一布线及与所述第二杂质区电连接的第二布线，其中，使形成在所述多个半导体膜上的所述导电膜彼此电连接地设置所述第一布线；以及使形成在所述多个半导体膜中的所述第二杂质区彼此电连接地设置所述第二布线。
9.根据权利要求8所述的半导体装置的制造方法，其中所述多个区块是通过如下工序形成的在所述衬底上形成半导体膜；对所述半导体膜照射激光束以形成晶体半导体膜；以及选择性地蚀刻所述晶体半导体膜。
10.根据权利要求8所述的半导体装置的制造方法，其中包含在所述第一杂质区中的杂质元素的浓度低于包含在所述第二杂质区中的杂质元素的浓度。
11.根据权利要求8所述的半导体装置的制造方法，其中所述第一布线由其电阻比所述导电膜低的材料形成。
12.根据权利要求8所述的半导体装置的制造方法，其中所述多个区块包括第一区块和与所述第一区块相邻的第二区块，并且设置在所述第一区块中的半导体膜和设置在所述第二区块中的半导体膜之间的最短间隔为20μm至200μm。
全文摘要
本发明的目的在于提供一种半导体装置及其制造方法，该半导体装置即使在使用形成在衬底上的半导体薄膜时，也可以实现信号处理的高速化且能确保一定的通讯距离。本发明的半导体装置包括具有设置在衬底上的电容部的模拟电路部和数据电路部，其中在该电容部中设置有分别包括多个电容元件的多个区块、第一布线、以及第二布线。另外，设置在各个区块中的多个电容元件的每一个具有半导体膜，该半导体膜具有第一杂质区和中间夹着第一杂质区彼此相离而设置的多个第二杂质区；以及中间夹着绝缘膜设置在第一杂质区上方的导电膜，其中电容由第一杂质区、绝缘膜、以及导电膜形成。
文档编号H01L21/82GK101083262SQ200710106488
公开日2007年12月5日 申请日期2007年6月1日 优先权日2006年6月1日
发明者热海知昭, 井上广树 申请人:株式会社半导体能源研究所