专利名称：存储器件和制作该存储器件的方法
技术领域：
本发明涉及一种存储器件，尤其涉及一种电阻性转换存储器件，例如具有晶体管的相变随机存取存储器(“PCRAM”)。而且，本发明涉及制作存储器件的方法。
背景技术：
在常规存储器件，尤其是常规半导体存储器件的情况，区分为所谓的功能存储器件(例如，PLA、PAL等)和所谓的表格存储器件，例如，ROM器件(ROM＝只读存储器-具体而言，PROM、EPROM、EEPROM、闪存等)和RAM器件(RAM＝随机存取存储器-具体而言，例如，DRAM和SRAM)。
RAM器件是一种存储器，在预定义的地址下保持数据并在以后从该地址读取数据。在SRAM(SRAM＝静态随机存取存储器)的情况，例如，单个存储单元包括一些(例如6个)晶体管，且在所谓的DRAM(DRAM＝动态随机存取存储器)的情况，一般而言，仅包括单个相应受控电容性元件。
而且，最近逐渐知道了所谓的“电阻性”或“电阻性转换”的存储器件，例如，所谓的相变随机存取存储器(“PCRAM”)、导电桥接随机存取存储器(“CBRAM”)等等。
在“电阻性”或“电阻性转换”存储器件中，通过适当的转换步骤，例如，位于两个合适电极之间的“活性”或“转换活性”材料设置在较多或较少的导电状态(其中，例如，较多导电状态对应于存储逻辑“1”，且较少导电状态对应于存储逻辑“0”，反之亦然)。
在相变随机存取存储器(PCRAM)的情况，例如，适当的硫族化物或硫族化合物材料可用作“转换活性”材料(例如，Ge-Sb-Te(“GST”)或Ag-In-Sb-Te化合物材料等)。通过适当的转换步骤，硫族化合物材料经过调整，处于非晶态，即，相对弱的导电状态，或晶态，即相对强的导电状态(其中，例如，相对强的导电状态可以对应于存储逻辑“1”，且相对弱的导电状态对应于存储逻辑“0”，反之亦然)。例如，相变存储单元可以从以下资料获知G.Wicker，“Nonvolatile，High Density，High Performance Phase Change Memory”，SPIE Conference onElectronics and Structures for MEMS，vol.3891，Queensland，2，1999，以及，例如，Y.N.Hwang et.al.，“Completely CMOS CompatiblePhase Change Nonvolatile RAM Using NMOS Cell Transistors”，IEEEProceeding of the Nonvolatile Semiconductor Memory Workshop，Monterey，91，2003；S.Lai et al.，“0UM-a 180nm nonvolatilememory cell element technology for stand alone and embeddedapplications”，IEDM 2001；Y.Ha et.al.，“An edge contact typecell for phase change RAM featuring very low power consumption”，VLSI 2003；H.Horii et.al.，“A novel cell technology using N-doped GeSbTe films for phase change RAM”，VLSI 2003；Y.Hwanget al.，“Full integration and reliability evaluation of phase-change RAM based on 0.24um-CMOS technologies”，VLSI 2003，以及S.Ahn et al.，“Highly Manufac tufable High Density PhaseChange Memory of 64Mb and beyond”，IEDM 2004，等等。
在上述导电桥接随机存取存储器(CBRAM)中，使用基于“转换活性”材料中的多个富金属沉积物的统计桥连的转换机制，执行数据的存储。当向与“转换活性”材料接触的两个相应电极施加写入脉冲(正脉冲)时，沉积物在密度上生长，直到它们最终彼此接触，形成贯穿“转换活性”材料的导电桥，这导致相应CBRAM存储单元的高导电状态。向相应电极施加负脉冲，该过程正好相反，因此，将该CBRAM存储单元转换回它的低导电状态。例如，这种存储元件在如下文献中公开Y.Hirose，H.Hirose，J.Appl.Phys.47，2767(1975)，T.Kawaguchi et.al.，“Optical，electrical and structural properties of amorphous Ag-Ge-S and Ag-Ge-Se films and comparison of photoinduced andthermally induced phenomena of both systems”，J.Appl.Phys.79(12)，9096，1996；M.Kawasaki et.al.，“Ionic conductivity ofAgx(GeSe3)1-x(0＜x＜0.571)glasses”，solid state Ionics123，259，1999，等等。
与上述PCRAM的情况类似，对于CBRAM存储单元，合适的硫族化物或硫族化合物(例如，GeSe、GeS、AgSe、CuS等)可以用作“转换活性”材料。
在PCRAM的情况，为使用相应的PCRAM存储单元，获得从上述非晶态，即转换活性材料的相对弱的导电状态，到上述晶态，即，转换活性材料的相对强的导电状态的转变，必须向电极施加合适的相对高的加热电流脉冲，所述加热电流脉冲导致转换活性材料被加热，超出结晶温度并结晶(“写入过程”)。
反之亦然，还是通过合适的(相对高的)加热电流脉冲-转换活性材料被加热，超出熔化温度，然后通过快速冷却“淬火”到非晶态-获得转换活性材料从晶态，即相对强的导电状态，到非晶态，即，相对弱的导电状态的状态转变(擦除过程)。
一般地，上述擦除或写入加热电流脉冲通过相应源极线和位线、以及与相应存储单元相关的相应FET或双极存取晶体管提供，并通过相应字线控制。
如上所述，可能需要相对高的擦除或写入加热电流脉冲，必须使用相对大(宽)的存取晶体管，导致相对大的存储器件。基于这些或其它原因，需要本发明。
发明内容
根据本发明的一个方案，提供一种包括至少一个纳米线或纳米管或纳米纤维存取晶体管的存储器件。优选地，该纳米线或纳米管或纳米纤维存取晶体管直接与存储器件的转换活性材料接触。根据另一方案，存储器件包括至少一个具有垂直安置的纳米线或纳米管或纳米纤维的纳米线或纳米管或纳米纤维晶体管。优选地，存储器件是电阻性转换存储器件，例如，相变随机存取存储器或导电桥接随机存取存储器。
附图是为了提供本发明更彻底的理解，它与本说明书结合，并组成说明书的一部分。附图阐述了本发明的实施例，并和说明一起，用于解释本发明的原理。当参考下面的详述更好地理解本发明时，将易于理解本发明的其它实施例和本发明的很多潜在优势。
图1a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图1b示出了图1a所示的存储器件的顶视图。
图2a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图2b示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图2c示出了图2b所示的存储器件的顶视图。
图3a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图3b示出了图3a所示的存储器件的顶视图。
图3c示出了图3a所示的存储器件的外围区域的示意性剖面图。
图4a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图4b示出了图4a所示的存储器件的顶视图。
图4c示出了图4a所示的存储器件的外围区域的示意性剖面图。
图5a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图5b示出了图5a所示的存储器件的顶视图。
图5c示出了图5a所示的存储器件的外围区域的示意性剖面图。
图6示出了根据本发明的一个实施例，部分制作的存储器件的外围区域的示意性剖面图。
图7a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面7b示出了图7a所示的存储器件的顶视图。
图7c示出了图7a所示的存储器件的外围区域的示意性剖面图。
图8a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图8b示出了图8a所示的存储器件的顶视图。
图8c示出了图8a所示的存储器件的外围区域的示意性剖面图。
图9a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图9b示出了图9a所示的存储器件的顶视图。
图9c示出了图9a所示的存储器件的外围区域的示意性剖面图。
图10a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图10b示出了图10a所示的存储器件的顶视图。
图10c示出了图10a所示的存储器件的外围区域的示意性剖面图。
图10d示出了图10a所示的存储器件的存储阵列区域的示意性剖面图。
图11a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图11b示出了图11a所示的存储器件的顶视图。
图12a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
图12b示出了图12a所示的存储器件的顶视图。
图12c示出了图12a所示的存储器件的存储阵列区域的示意性剖面图。
具体实施例方式
在下面的详述中，参考附图，附图构成了详述的一部分，且附图中，通过说明的方式示出了可以执行本发明的特定实施例。在这点上，方向术语，例如“顶”、“底”、“前”、“后”等用于表示所描述的图的方向。因为本发明的实施例的元件可以以各种不同方向放置，方向术语用于说明性而非限制性的目的。应当理解可以实现其它实施例，且可以做出结构或其它的变化，而不偏离本发明的范围。因此，下面的详述中，并没有限制性意思，本发明的范围受所附权利要求书的限制。
图1a示出了根据本发明的一个实施例，部分制作的存储器件的存储阵列区域的示意性剖面图。
存储器件1优选地是所谓的“电阻性”或“电阻性转换”存储器件，尤其是，相变随机存取存储(“PCRAM”)器件。
作为常规“电阻性转换”存储器件的“电阻性转换”存储器件1包括“活性”或“转换活性”材料2，通过适当的转换过程，该材料2处于较多或较少的导电状态(其中，例如，较多导电状态对应于存储逻辑“1”，且较少导电状态对应于存储状态“0”，反之亦然)。
例如，可以使用合适的硫族化物或硫族化合物材料(这里例如，Ge-Sb-Te(“GST”)化合物材料(或例如，Ag-In-Sb-Te化合物材料等))作为“转换活性”材料2。硫族化合物材料被调整在非晶态，即，相对弱的导电，或晶态，即，相对强的导电状态。
如图1所示，且将在下面进一步描述，不同于常规相变随机存取存储(“PCRAM”)器件，“转换活性”材料2不放置在两个相应电极之间，而是放置在电极3和纳米线晶体管4之间。
为了获得从上述非晶态，即转换活性材料2的相对弱的导电态，到上述晶态，即转换活性材料2的相对强的导电态的转变，向转换活性材料2施加适当的加热电流脉冲，所述加热电流脉冲导致该转换活性材料2被加热超出结晶温度并结晶(“写入过程”)。
反之亦然，还是通过适当的加热电流脉冲，转换活性材料被加热超出熔化温度并通过快速冷却“淬火”到非晶态-获得转换活性材料2从晶态，即相对强的导电态，到非晶态，即相对弱的导电态的转变(“擦除过程”)。
如下面进一步描述的，并如图1a所示，通过相应源极线5，并通过与转换活性材料2直接接触的上述纳米线晶体管4(具体而言，晶体管4的相应的npn掺杂区域4a)提供上述擦除或写入加热电流脉冲。
相应的擦除或写入加热脉冲从转换活性材料2流经上述电极3(也与转换活性材料2直接接触)以及与电极3接触的位线(未示出)。
如下面进一步描述的，晶体管4的上述npn掺杂区域4a被相应晶体管栅极区域4b环绕，这些栅极区域还用作字线。
纳米线晶体管4在垂直方向构建。纳米线晶体管4用作“存取晶体管”，并且-由于npn掺杂区域4a与转换活性材料2之间的直接接触-纳米线晶体管4还用作电极。
如图1b所示，相应npn掺杂区域4a和相应的转换活性材料2之间的接触区域相对小，导致转换活性材料2中相对高的电流密度。
相应晶体管4是处在导电状态(这种情况擦除或写入加热电流脉冲可以从相应源极线5流经相应npn掺杂晶体管区域4a到达相关联的转换活性材料2)还是非导电状态(防止擦除或写入加热电流脉冲可能从相应源极线5流经相应npn掺杂晶体管区域4a到达相关联的转换活性材料2)是由上述字线/晶体管栅极区域4b的状态决定。
如图1b所示(且也在图2c中示出)，上述源极线5(以及例如接触电极3的上述位线)沿方向A穿过存储器件1，方向A垂直于方向B，其中字线4b沿方向B经过存储器件1。
因此，可以通过激活与转换活性材料2相关联的相应字线4b，并向相应源极线5施加擦除或写入加热脉冲，来选择相应转换活性材料2用于写入/擦除。
再次参考图1a，源极线5通过相应STI-区域6(STI＝浅沟槽隔离)彼此隔离。
对于上述电极3，例如，可以使用TiN，或例如，W、Ti、Ta，或例如，Cu、Ag、Au、Zn等，或例如WN、TaN、NbN、ZrN，HfN，或例如TiSiN、TaSiN、TiAlN等，或任意其它合适的材料。
通过合适的隔离材料，例如SiO2(未示出)，相关联的一对转换活性材料2/电极3与相邻一对转换活性材料2/电极3隔离。
下面，更详细地描述制作图1a和1b中所示的存储器件1的过程的实例。
首先，如图2a所示，且如在常规相变随机存取存储器(“PCRAM”)的情况那样，在相应硅衬底7中构建上述STI-区域6。在存储器件1的存储阵列区域(如图2a所示)以及存储器件1的外围区域(未示出)中都构建STI-区域6。
如图2c所示，STI-区域6在上述方向A中延伸，即与源极线5(在STI-区域6之后构建，见下面的描述)平行。
在构建STI-区域6之后，且如在常规相变随机存取存储器(“PCRAM”)的情况那样，在存储器件1的上述外围区域中可以构建用于控制例如上述字线4b和/或上述源极线5的相应晶体管8(或更准确地说相应晶体管8的一部分)。
此后，如图2b所示，使用相应的硅化步骤，且还是如在常规相变随机存取存储器(“PCRAM”)的情况那样，在存储器件1的上述存储阵列区域中，可以构建上述源极线5(以及例如存储器件1的上述外围区域中的相应的源极/漏极和栅极，例如上述外围晶体管8的源极/漏极5a和栅极5b)。在上述硅化过程中，发生相应的自对准硅化，导致例如钴(或者例如镍、钛等)与上述衬底7中提供的硅反应，由此，例如形成上述源极线5(以及上述源极/漏极5a和栅极5b)。可选地，此后，经历上述硅化过程的区域部分(例如，不制备接触的区域)可以覆盖有相应的抗蚀剂。
在后续步骤中，且如图3a和3c所示(且在如常规相变随机存取存储器(“PCRAM”)的情况那样)，在存储器件1的存储阵列区域和外围区域上都可以淀积相应的隔离层，例如首先是SiN层9，然后是SiO2层10，覆盖例如上述源极线5以及STI-区域6。由此，例如，可以使用相应的ILD(层间电介质)淀积工艺。在淀积上述SiN和/或SiO2层9、10之后，可以进行相应的抛光。例如，SiO2层10具有200nm～600nm，例如300nm～500nm的高度，且SiN层9具有5nm～50nm，例如10nm～30nm的高度。
在淀积上述SiN和SiO2层9、10之后，在后续步骤中，且如图4a和4c所示(且在如常规相变随机存取存储器(“PCRAM”)的情况那样)，在存储器件1的存储阵列区域和外围区域上都可以淀积相应的刻蚀停止层11以及另一隔离层12，例如首先是SiC层11作为刻蚀停止层11(例如覆盖上述SiO2层10)，且然后是SiO2层作为另一隔离层12(例如，覆盖上述SiC层)。例如，SiC层11具有5nm～50nm，例如10nm～30nm的高度，且SiO2层12具有100nm～400nm，例如150nm～250nm的高度。
在淀积上述SiC和SiO2层11、12之后，在后续步骤中，且如图5c所示(且在如常规相变随机存取存储器(“PCRAM”)的情况那样)，在存储器件1的外围区域中(但不在存储阵列区域中，见图5a和5b)可以构建相应的接触孔13，优选通过使用相应的接触光刻和刻蚀工艺，例如，涉及4步刻蚀，例如，相应的SiO2/SiC/SiO2/SiN的刻蚀工艺。如图5c所示，接触孔13完全穿过上述层9、10、11、12，使得上述外围晶体管8的上述源极/漏极5a暴露。
在后续步骤中，且如图6所示(且在如常规相变随机存取存储器(“PCRAM”)的情况那样)，在存储器件1的外围区域中，在接触孔13中，淀积线14，例如Ti/TiN，以向下的方向接触上述外围晶体管8的上述源极/漏极5a，以及在侧面方向接触上述层9、10、11、12。此后，如图6所示，接触孔13被填充了相应的填充材料15，例如钨。此后，执行相应的抛光工艺，例如，相应的CMP(化学机械抛光)工艺。
在执行抛光工艺之后，在后续步骤中，且如图7a和7c所示，在存储器件1的存储阵列区域上(这里例如图5a所示的层12上，)和存储器件1的外围区域上(这里层12和填充材料15上)淀积另一SiO2层12a。由此，例如，SiO2层12被增加到SiO2层12b的高度，具有200nm～500nm，例如250nm～350nm的(总)高度(例如见图7 a)。
在淀积上述SiO2层12a、12b之后，在后续步骤中，如图8a、8b、8c所示，在存储器件1的外围区域(见图8c)以及存储阵列区域(见图8a和8b)中，优选地通过使用相应的“金属1”(＝第一金属层)光刻和刻蚀工艺来刻蚀相应区域20。由此，如图8c所示，在存储器件1的外围区域中，在填充材料15上(并因此，在外围晶体管8的源极/漏极5a上)构建了贯穿所述SiO2层12a的相应沟槽，使得填充材料15暴露。而且，如图8a，8b所示，在存储器件1的存储阵列区域中，在以后要构建上述字线/晶体管栅极区域4b的区域20中(例如，见图1a)，刻蚀上述SiO2层12b，使得上述刻蚀停止层11(这里，例如上述SiC层11)暴露。
从图8b可以看出，存储阵列区域中刻蚀的区域20-正是以后要构建字线/晶体管栅极区域4b的区域-在上述方向B中延伸，穿过存储阵列区域，即垂直于方向A，其中源极线5在方向A上穿过存储器件1。而且，存储阵列区域中刻蚀的相邻区域20-正是以后将要构建的相邻字线/晶体管栅极区域4b的区域-彼此平行。
存储阵列区域中刻蚀的区域20-正是以后将要建立字线/晶体管栅极区域4b的区域-可以具有约3F的宽度(此处F代表最小结构尺寸，例如，为40nm～80nm，例如，50nm～70nm，例如65nm)。存储阵列区域中刻蚀的两个相邻区域20之间的距离-正是以后将要建立的相邻字线/晶体管栅极区域4b之间的距离-例如可以是约1F。
从图8a和8b可以看出，当实施上述金属1的光刻和刻蚀工艺时，直接位于源极线5之上的区域21-更具体而言，以后将要构建上述晶体管4的区域21(更具体而言，npn掺杂晶体管区域4a，见图1a)-保留备用。区域21可以具有基本矩形或正方形的剖面，和例如可以具有约1F的宽度和高度。而且，相邻区域21之间的距离也可以约为1F。
在执行上述金属1的光刻和刻蚀工艺之后，在后续步骤中，如图9a、9b、9c所示，在存储器件1的外围区域(见图9c)和存储阵列区域(见图9a和9c)中，被刻蚀的区域20(见图8a、8b、8c)被填充。为此，首先，在被刻蚀的区域20中(例如在存储器件1的外围区域中，在填充材料15的表面上和层12a的侧壁上(见图9c)，以及在存储阵列区域中，在层11的表面上和层12b/上述区域21的侧壁上(见图9a))淀积TaN/Ta阻挡层31。此后-例如通过使用相应的溅射工艺-Cu晶粒被淀积到TaN/Ta阻挡层31的表面上。此后，例如通过执行相应的Cu电镀工艺，电化学淀积相应的金属30，例如Cu。由此，上述被刻蚀的区域20完全填充有上述金属30(这里Cu)。最后，执行相应的抛光工艺，例如CMP(化学机械抛光)工艺。综上所述，为了构建包括上述金属30的上述字线/栅极区域4b，根据图7a-9c的解释，实施“金属镶嵌”工艺。
此后，在后续步骤中，且如图10a、10b、10c、10d所示，执行相应的光刻和刻蚀工艺。为此，第一步，在存储器件1的外围区域(见图10c)和存储器件1的存储阵列区域(见图10a、10b)覆盖相应的抗蚀剂40。此后，抗蚀剂40-在存储阵列区域但不在外围区域中的部分(见下面)-被照射(例如曝光)，并显影，使得照射(曝光)区域41中的抗蚀剂40被去除。如图10b所示，存储阵列区域中的剩余的-未去除的-抗蚀剂40具有在上述方向B延伸的条形形状，穿过存储阵列区域(平行于字线/晶体管栅极区域4b并垂直于上述方向A，其中源极线5以方向A穿过存储器件1)。如图10b所示，存储阵列区域中剩余的抗蚀剂的条形40可以具有约2F的宽度。而且，如图10b和10d所示，抗蚀剂40被去除的上述照射区域41的纵向中轴是以如图8a、8b所示的上述区域21的纵向中轴为中心，当结合图8a、8b描述的实施上述金属1的光刻和刻蚀工艺时，区域21是被固定留下的(即，关于区域21的纵向中轴为中心，其中以后在该区域要构建上述npn掺杂晶体管区域4a，见图1a)。
此后，如图10a、10b、10d所示，存储器件1的存储阵列区域中(但不在外围区域中，见图10c)，优选地，以类似于构建外围区域中的上述接触孔13使用的工艺，以及如图5c所述-使用相应的4步刻蚀，例如相应的SiO2/SiC/SiO2/SiN刻蚀工艺，构建相应的接触孔50。如图10a、10b和10d，接触孔50经过上述层9、10、11、12b(更具体而言上述被固定留下的区域21)-然而，不经过上述金属30，因为上述铜金属和TaN/Ta阻挡层31阻止了其刻蚀-使得上述源极线5部分地暴露。此后，执行自对准于上述第一金属层的刻蚀，这里，第一金属层为晶体管栅极区域/字线4b。
在执行上述4步刻蚀之后，在存储器件1的存储阵列区域和外围区域中去除(剩下的)抗蚀剂40。
此后，如图11a、11b所示，在上述接触孔50中构建(纳米线)npn掺杂的晶体管区域4a。为此，在第一步，例如通过相应的无电沉积工艺，在源极线5的开放的暴露部分的表面上淀积催化剂51。例如，催化剂51主要可以包括相应的硅化物形成金属，例如，Ti、Pd、Pt、Au、Cu、Co、Cr、Hf、Ir、Mn、Mo、Ni、Rh、Ta、W、Zr等。此后，在源极线5的(开放的、暴露的)部分的表面上淀积的催化剂51可以被加热，使得它的区域通过凝结而减少。由此，从下面的描述可以清楚知道，需要构建的npn掺杂晶体管区域4a和转换活性材料2(也在以后要被构建)之间的接触区域可以进一步减少，额外地提高了转换活性材料2中的电流密度。
此后，使用上述催化剂51，在接触孔50中生长相应的纳米线/纳米管/纳米纤维(例如，如Cui，Y.；Duan，X.；Hu，J；Lieber，C.M.J.Phys.Chem.B 2000，103，5213中描述的相应的Si纳米线，或任意其它合适的纳米线/纳米管/纳米纤维，例如，相应的碳纳米线/纳米管/纳米纤维等)，使得最终形成上述npn掺杂晶体管区域4a。从图11a可以看出，在生长相应的纳米线/纳米管/纳米纤维的同时，催化剂51(在图11b中未示出)保持在其顶部上。图11a还进一步示出，在纳米线/纳米管/纳米纤维和上述层9、10、11/上述阻挡层31之间留出了空间。而且-如图11b所示-纳米线/纳米管/纳米纤维具有基本圆形的剖面。纳米线/纳米管/纳米纤维的直径可以相对小，例如小于1F，例如为0.1F～1F，例如为0.2F～0.5F。
根据图11a，纳米线/纳米管/纳米纤维的底部可以是n型掺杂的(或可替换地p型掺杂的)，纳米线/纳米管/纳米纤维的中间部分可以是p型掺杂的(或可替换地n型掺杂的)，且纳米线/纳米管/纳米纤维的上部可以又是n型掺杂的(或可替换地p型掺杂的)。例如，可以通过在纳米线/纳米管/纳米纤维的生长过程中向氛围添加相应气体来得到纳米线/纳米管/纳米纤维的相应的掺杂。例如，在生长上述纳米线/纳米管/纳米纤维的底部时，例如，可以向氛围添加PH3，从而获得纳米线/纳米管/纳米纤维的底部的相应的n型掺杂。而且，当生长纳米线/纳米管/纳米纤维的中间部分时，可以向氛围添加B2H6，从而获得纳米线/纳米管/纳米纤维的中间部分的相应p型掺杂。最后，在生长纳米线/纳米管/纳米纤维的上部时，例如，再次向氛围添加PH3，从而获得纳米线/纳米管/纳米纤维的上部的相应n型掺杂。
在构建纳米线/纳米管/纳米纤维之后，且如图12a、12b、12c所示，例如，通过共形淀积SiO2，i)在纳米线/纳米管/纳米纤维和层9、10、11/阻挡层31之间的空间中，以及ii)在金属30(这里Cu)上/阻挡层31上，形成晶体管4的栅极氧化物(例如，见图12a、12b、12c所示的SiO2层60)。由此(尤其是对于上述步骤i))，例如，可以使用相应的热SiO2淀积工艺，和/或(尤其对于上述步骤ii))，例如可用使用相应的CVD(化学气相淀积)或ALD(原子层淀积)工艺等。此后，执行相应的抛光工艺，例如相应的CMP(化学机械抛光)工艺，由此，去除纳米线/纳米管/纳米纤维的顶上的催化剂51。
接着，如图1a和1b所示(对应于常规相变随机存取存储(“PCRAM”器件的情况))，可以淀积“转换活性”材料2，例如，上述Ge-Sb-Te(“GST”)化合物材料2(这里在纳米线/纳米管/纳米纤维的上表面上以及上述SiO2层60的上表面上，即整个存储阵列区域)。对于淀积“转换活性”材料2，例如，可以使用相应的PVD(物理气相淀积)工艺，或，例如相应的CVD(化学气相淀积)工艺。
此后，如图1a和1b所示(对应于常规相变随机存取存储(“PCRAM”器件的情况))，在“转换活性”材料2上，即在整个存储阵列区域上淀积电极3。此后，执行相应的光刻和刻蚀工艺以获得电极3和“转换活性”材料2-如图1b所示-它们都具有基本矩形或正方形的截面，和例如具有约1F的宽度和长度。
如图1a所示，“转换活性”材料2(以及电极3)的垂直轴以纳米线/纳米管/纳米纤维(即，npn掺杂晶体管区域4a)的垂直轴为中心。“转换活性”材料2的下表面与纳米线/纳米管/纳米纤维的上表面(以及SiO2层60环绕纳米线/纳米管/纳米纤维的那部分的上表面)接触。
此后，淀积上述隔离材料(未示出)，例如SiO2，它将相关联一对转换活性材料2/电极3与相邻一对转换活性材料2/电极3隔离。此后，执行相应的抛光工艺，例如，相应的CMP(化学机械抛光)工艺(以便对隔离材料以及电极3的上表面进行抛光)。
尽管这里阐述和描述了特定实施例，本领域技术人员应当理解，很多备选和等价的执行方案可以替换示出和描述的特定实施例，而不偏离本发明的范围。适用性意欲覆盖这里讨论的特定实施例的任意调整或修改。因此，意味着本发明仅受权利要求及其等价物的限制。
权利要求
1.一种存储器件，包括至少一个纳米线或纳米管或纳米纤维存取晶体管。
2.权利要求1的存储器件，其中该存储器件是电阻性转换存储器件。
3.权利要求2的存储器件，其中电阻性转换存储器件是相变随机存取存储器。
4.权利要求2的存储器件，其中电阻性转换存储器件是导电桥接随机存取存储器。
5.权利要求2的存储器件，其中纳米线或纳米管或纳米纤维存取晶体管直接接触电阻性转换存储器件的转换活性材料。
6.权利要求5的存储器件，其中纳米线或纳米管或纳米纤维存取晶体管和电阻性转换存储器件的转换活性材料之间的接触区域具有小于1F的宽度和/或长度和/或直径。
7.权利要求5的存储器件，其中纳米线或纳米管或纳米纤维存取晶体管和电阻性转换存储器件的转换活性材料之间的接触区域具有0.1F～1F的宽度和/或长度和/或直径。
8.权利要求5的存储器件，其中纳米线或纳米管或纳米纤维存取晶体管和电阻性转换存储器件的转换活性材料之间的接触区域具有0.2F～0.5F的宽度和/或长度和/或直径。
9.权利要求5的存储器件，其中转换活性材料包括硫族化物或硫族化合物材料。
10.权利要求9的存储器件，其中转换活性材料包括GST化合物材料。
11.一种存储器件，包括具有垂直布置的纳米线或纳米管或纳米纤维的至少一个纳米线或纳米管或纳米纤维晶体管。
12.权利要求11的存储器件，其中该存储器件是电阻性转换存储器件。
13.权利要求12的存储器件，其中电阻性转换存储器件是相变随机存取存储器。
14.权利要求12的存储器件，其中电阻性转换存储器件是导电桥接随机存取存储器。
15.权利要求12的存储器件，其中垂直布置的纳米线或纳米管或纳米纤维的一端直接接触电阻性转换存储器件的转换活性材料。
16.权利要求15的存储器件，其中垂直布置的纳米线或纳米管或纳米纤维的另一端直接接触电流线。
17.权利要求11的存储器件，其中晶体管还包括晶体管栅极区域。
18.权利要求17的存储器件，其中晶体管栅极区域是字线的一部分。
19.一种电阻性转换存储器件，包括直接接触转换活性材料的纳米线或纳米管或纳米纤维晶体管；以及改变纳米线或纳米管或纳米纤维晶体管的状态的装置。
20.一种制作存储器件的方法，包括以下步骤制作纳米线或纳米管或纳米纤维；以及制作与纳米线或纳米管或纳米纤维直接接触的转换活性材料。
21.权利要求20的方法，其中纳米线或纳米管或纳米纤维是纳米线或纳米管或纳米纤维晶体管的一部分。
22.权利要求21的方法，其中纳米线或纳米管或纳米纤维晶体管还包括晶体管栅极区域，且其中相对于该晶体管栅极区域自对准地制作该纳米线或纳米管或纳米纤维。
23.权利要求1的存储器件，包括用于存储数据的电容性元件。
24.权利要求23的存储器件，其中存储器件是DRAM存储器件。
25.权利要求1的存储器件，其中晶体管是Si纳米线晶体管。
26.权利要求25的存储器件，其中晶体管包括npn或pnp掺杂的纳米线。
全文摘要
本发明涉及一种存储器件，尤其涉及一种具有晶体管的电阻性转换存储器件，例如相变随机存取存储器(“PCRAM”)。而且，本发明涉及一种制作存储器件的方法。根据本发明的一个方案，提供一种存储器件，包括至少一个纳米线或纳米管或纳米纤维存取晶体管。优选地，该纳米线或纳米管或纳米纤维存取晶体管直接接触存储器件的转换活性材料。根据另一方案，存储器件包括具有垂直布置的纳米线或纳米管或纳米纤维的至少一个纳米线或纳米管或纳米纤维晶体管。
文档编号H01L29/78GK101093850SQ20071010647
公开日2007年12月26日 申请日期2007年6月1日 优先权日2006年6月2日
发明者H·塞德尔 申请人:奇梦达股份公司