非易失性存储器装置及其制造方法

专利名称：非易失性存储器装置及其制造方法
技术领域：
示例实施例涉及一种半导体装置及制造该半导体装置的方法。其它示例
实施例涉及一种具有阻抗变化存储层(resistance variation storage layer)的非 易失性存储器装置以及制造该非易失性存储器装置的方法。
背景技术：
对较高容量的移动电子装置的需求已经增加。还存在对更小尺寸高容量 的电子装置的需求。随着电子装置的尺寸减小并且容量增大，更期望获得具 有较高的集成密度和较高容量的非易失性存储器装置。由于光刻技术的限制， 所以限制了由高度集成的图案形成的非易失性存储器装置的集成密度。
例如，由于非易失性存储器装置的每个单位单元的面积较小，所以利用 阻抗变化存储层和二极管开关的非易失性存储器装置被期望用于获得较高的 集成密度。
在传统的技术中，单层结构的非易失性存储器装置的集成密度受到限制。

发明内容
示例实施例涉及一种半导体装置及制造该半导体装置的方法。其它示例 实施例涉及一种具有阻抗变化存储层的非易失性存储器装置及制造该非易失 性存储器装置的方法。
示例实施例还涉及一种高度集成的非易失性存储器装置。其它示例实施 例还涉及一种更经济地制造高度集成的非易失性存储器装置的方法。
根据示例实施例，提供了一种非易失性存储器装置。在该非易失性存储 器装置中，至少一个具有第一传导类型的第一半导体层形成在基底的部分上 (或接触基底的部分)。如果形成两个或两个以上的第一半导体层，则第一半 导体层相互分隔开地形成。多个第一阻抗变化存储层可形成在至少一个第一 半导体层的每个的第一侧壁上(或覆盖至少一个第一半导体层的每个的第一 侧壁)。多个具有第二传导类型的第二半导体层可置于至少一个第一半导体层
的每个的第 一侧壁和多个第 一 阻抗变化存储层之间，第二传导类型与第 一传 导类型相反。多个位线电极可连接到多个第一阻抗变化存储层的每个。至少 一个第 一半导体层和多个第二半导体层可包括单晶结构的外延层。
该非易失性存储器装置还可包括多个第二阻抗变化存储层，第二阻抗
变化存储层形成在至少一个第一半导体层的每个的第二侧壁上(或覆盖至少
一个第一半导体层的每个的第二侧壁)；多个具有第二传导类型的第三半导体 层，可置于(或形成在)至少一个第一半导体层的每个的第二侧壁与多个第 二阻抗变化存储层之间。多个第一阻抗变化存储层和多个第二阻抗变化存储 层可交替地定位。
根据示例实施例，提供了一种制造非易失性存储器装置的方法。在该方 法中，可在基底的部分上形成至少一个具有第一传导类型的第一半导体层。 如果存在一个以上的第一半导体层，则第一半导体层可相互分隔开。多个具 有第二传导类型的第二半导体层可形成在至少一个第一半导体层的每个的第
一侧壁上(或覆盖至少一个第一半导体层的每个的第一侧壁)，第二传导类型 与第一传导类型相反。多个第一阻抗变化存储层可形成在多个第二半导体层 的侧壁上。多个位线电极可形成为分别连接到多个第一阻抗变化存储层的每个。
形成至少一个第一半导体层的步骤可包括在基底上交替地堆叠多个第 一半导体层和多个牺牲层；沿(或平行于)多个第一半导体层的第一侧壁， 形成相互分隔开的多个第 一柱状绝缘层。
制造非易失性存储器装置的方法可包括在形成多个第一柱状绝缘层之后 去除多个牺牲层。


通过下面结合附图进行的详细描述，示例实施例将会被更清楚地理解。 图1至图8表示如在这里描述的非限制的示例实施例。
图1A、图2A、图3A、图4A、图5A、图6A和图7是示出根据示例实 施例的非易失性存储器装置和制造该非易失性存储器装置的方法的平面图的 视图1B、图2B、图3B、图4B、图5 B和图6 B分别是示出沿图1A、 困2A、图3A、图4A、图5A和图6A中的非易失性存储器装置的线B-B' 截取的剖视图的视图2C、图3C、图4C、图5C和图6C分别是示出沿图2A、图3A、图 4A、图5A和图6A中的非易失性存储器装置的线C-C'截取的剖视图的视图； 图8是示出根据示例实施例的非易失性存储器装置的平面图的视图。
具体实施例方式
现在，将参照附图更充分地描述各种示例实施例，在附图中示出了一些 示例实施例。在附图中，为了清晰起见，会夸大层和区域的厚度。
在此公开了详细的示例性实施例。然而，为了描述示例实施例的目的， 在此公开的具体的结构和功能的细节仅仅是代表性的。然而，本发明可以以 很多可替换的形式来实施，并不应该被解释为限于仅在此阐述的示例实施例。
因此，尽管示例实施例能够为各种修改和可替换的形式，但是通过附图 中的示例的方式来示出本发明的实施例，并在此对所述实施例进行详细地描 述。然而，应该理解，并不意图将示例实施例限制为公开的具体形式，而是 相反，示例实施例覆盖所有落入本发明的范围内的修改、等价物和可替换的 形式。贯穿附图的描述，相同的标号表示相同的元件。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件， 但是这些元件并不应该受这些术语的限制。这些术语仅是用来将一个元件与 另一个元件区分开来。例如，在不脱离示例实施例的范围的情况下，第一元 件可被命名为第二元件，同样地，第二元件可被命名为第一元件。如在这里 使用的，术语"和/或"包括一个或多个相关所列的项目的任意组合和所有组 合。
应该理解，当元件被称作"连接"或"结合"到另一元件时，它可以直 接连接到或直接结合到另一元件，或者可以存在中间元件。相反，当元件被 称作"直接连接"或"直接结合"到另一元件时，不存在中间元件。应该以 相同的方式来解释用于描述元件之间的关系的其它词语(例如，"在...之间" 与"直接在...之间"、"相邻"与"直接相邻"等)。
在此使用的术语仅仅是出于描述具体实施例的目的，并不意图限制示例 实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意 图包括复数形式。还将理解的是，在此使用的术语"包含"和/或"包括"说 明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加
一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同 的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部 分并不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、 层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离 示例实施例的范围的情况下，下面讨论的第一元件、组件、区域、层或部分 可被命名为第二元件、组件、区域、层或部分。
为了容易描述，在这里可使用空间相对术语，如"在...之下"、"在...下 方"、"下面的"、"在...上方"、"上面的"等，用来描述如图中所示的一个元 件或特征与其它元件或特征的关系。应该理解的
是7 2
间相对术语意在包含
除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如 果在附图中装置被翻转，则描述为"在"其它元件或特征"下方"或"之下" 的元件随后将被定位为"在"其它元件或特征"上方"。因此，例如，术语"在… 下方"可包括"在...上方"和"在...下方"的两种方位。所述装置可被另外
定位(旋转90度或者在其它方位观察或参照)，应当相应地解释这里使用的 空间相对描述符。
在此参照作为理想实施例(和中间结构)的示例性示例的剖视图来描述 示例实施例。这样，预计会出现例如由制造技术和/或公差引起的示例的形状 变化。因此，示例实施例不应该被理解为限制于在此示出的区域的具体形状， 而可包括例如由制造导致的形状变形。例如，示出为矩形的注入区域在其边 缘可具有倒圆或弯曲的特征和/或(例如，注入浓度的)梯度，而不是从注入 区域到非注入区域的突然变化。同样地，通过注入形成的埋区域可导致在埋 区和通过其可发生注入的表面之间的区域中出现一定程度的注入。因此，在 图中示出的区域实际上是示意性的，它们的形状没有必要示出装置的区域的 实际形状，也不意图限制本发明的范围。
还应该指出的是，在一些可替换的实施方式中，标出的功能/动作可不按 照图中标出的顺序发生。例如，根据涉及的功能/动作，连续示出的两幅图实 际上可基本同时执行，或者某些时候可按相反的顺序执行。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语) 具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。 将进一步理解，除非这里明确定义，否则术语(例如在通用的字典中定义的
术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而不 是理想地或者过于正式地解释它们的意思。
为了更具体地描述示例实施例，将参照附图详细描述各个方面。然而， 本发明并不限于描述的示例实施例。
示例实施例涉及半导体装置及其制造方法。其它示例实施例涉及具有阻 抗变化存储层的非易失性存储器装置和制造该非易失性存储器装置的方法。
将参照图6A、图6B、图6C和图7来描述根据示例实施例的非易失性存 储器装置。
参照图6A、图6B、图6C和图7,非易失性存储器装置可利用多个第一 阻抗变化存储层155来存储数据。多个第一半导体层110可被用作多个字线 电极(未示出)的部分。第一半导体层110和第二半导体层150的结结构 (junction structure)可用作二极管开关。第一阻抗变化存储层155可连接到 多个位线电极170 (如图7所示)。可将字线电极以多层设置在基底105上， 从而增大非易失性存储器装置的集成密度。
第一半导体层110可堆叠在基底105上。第一半导体层110可相互分隔 开。空隙(void) 145a可由第一半导体层110之间的空间来限定(或可形成 在第一半导体层110之间的空间内)。第一半导体层110可包括单晶结构的外 延层(未示出)。如果基底105是单晶结构的体硅(bulk silicon),则第一半导 体层110可包括生长在基底105上的硅(Si)外延层。第一半导体层110的 最下层可包括(或接触)基底105的表面。可以根据非易失性存储器装置的 容量来选择第一半导体层110的数量。可以以单层来设置第一半导体层110。 第一半导体层no的数量并不限制示例实施例的范围。
多个第一柱状绝缘层135可形成在第一半导体层110的第一侧壁上。第 一柱状绝缘层135可形成在第一半导体层110的第一侧壁110a的部分上(如 图6A所示)。第一柱状绝缘层135可定位成沿着(或平行于)第一半导体层 110的第一侧壁110a相互分隔开。第一柱状绝缘层135可从基底105向上突 出。
第二柱状绝缘层130可形成在第一半导体层110的第二侧壁110b上。第 一半导体层110的第二侧壁110b可与第一侧壁110a相对。第二柱状绝缘层 130可沿着(或平行于)第一半导体层110的第二侧壁110b延伸。第二柱状 绝缘层130可从基底105向上突出。
第二半导体层150可形成在第一半导体层110的第一侧壁110a上(或覆 盖第一半导体层IIO的第一侧壁110a)。第二半导体层150可形成在第一半导 体层110的第一侧壁110a的在第一柱状绝缘层135之间的部分上。第二半导 体层150可形成在每个第一半导体层110的顶表面和底表面上。
第一半导体层IIO和第二半导体层150具有(或形成)二极管结结构。 第一半导体层no可具有第一传导类型，第二半导体层150可具有第二传导 类型，其中，第二传导类型与第一传导类型相反。第一传导类型和第二传导 类型可分别为n-型和p-型，或反之亦然。第二半导体层150可包括硅-锗(SiGe ) 外延层。
第一阻抗变化存储层155可沿着(或平行于)第一半导体层110的第一 侧壁110a形成。第二半导体层150可置于第一阻抗变化存储层155与第一半 导体层110之间。第二半导体层150可置于(或形成在)第一阻抗变化存储 层155与基底105之间。第一阻抗变化存储层155可在空隙145a内部延伸。
在第一阻抗变化存储层155中，阻抗值根据电功率(electric power)的 值而变化。在去除电功率之后，保持改变后的阻抗值。如果施加期望值的电 功率，则第一阻抗变化存储层155的阻抗值恢复到初始值。这样，可通过改 变第一阻抗变化存储层155的阻抗值来存储数据。通过读取第一阻抗变化存 储层155的阻抗值来读取数据。第一阻抗变化存储层155处理1比特的数据。
第一阻抗变化存储层155可包含NiO、 Nb205、掺杂Cr的SrTi03、 Zr()x、 GST(GeSbxTey)、 Ti02或HfO。如果改变阻抗值，则第一阻抗变化存储层155 可伴随有相变或没有伴随有相变。非易失性存储器装置可为PRAM (相变随 机存取存储器)或RRAM (电阻型RAM )。
第一半导体层no和第二半导体层150的二极管结结构用作开关，从而 控制数据的流向。二极管结结构和第一阻抗变化存储层155形成单位单元。
位线电极170的每个包括塞部分(plug portion )160和线部分(line portion ) 165。塞部分160位于从基底105向上的位置处，并与第一半导体层IIO的第 一侧壁110a交叉延伸。塞部分160接触第一阻抗变化存储层155的侧壁。线 部分165可与第一半导体层110的顶部交叉地延伸。还可以在线部分165和 第一半导体层no的顶表面之间设置层间绝缘层(未示出)。緩冲绝缘层162 可置于塞部分160和基底105之间。緩沖绝缘层162可位于基底105和第一 阻抗变化存储层155的底表面之间。
参照图7，第一半导体层110可以以多行设置在第一柱状绝缘层135和 第二柱状绝缘层130之间。第一柱状绝缘层135和第二柱状绝缘层130在相 邻行中的第一半导体层110之间被共用。位于同一列中的塞部分160可连接 到同一位线电极170的线部分165。根据示例实施例的非易失性存储器装置 具有阵列结构，在该阵列结构中，字线按行布置，位线按列布置。
在根据示例实施例的非易失性存储器装置中，字线可位于由多层结构的 第一半导体层no形成的堆叠结构中。通过使多个第一阻抗变化存储层155 位于第一半导体层110的第一侧壁110a上，可以减小单位单元的面积。根据 示例实施例的非易失性存储器装置可通过减小单位单元的面积并堆叠单位单 元而具有较高的集成密度。根据示例实施例的非易失性存储器装置可用于处 理较高容量的数据。
根据示例实施例的非易失性存储器装置可通过选择至少一个位线电极 170并选择至少一条字线(即，至少一个第一半导体层110)而能够访问一个 单位单元或多个单位单元。通过利用根据示例实施例的非易失性存储器装置 来实现随机访问至少 一个单位单元。
图8是示出了根据示例实施例的非易失性存储器装置的平面图的视图。 该非易失性存储器装置是图6A中的非易失性存储器装置的修改示例。因此， 为了简洁的缘故，将不再重复对图6A和图8中的相似元件的描述。可参照 图6B、图6C和图7来描述图8中示出的根据示例实施例的非易失性存储器 装置。
在图8中，第一柱状绝缘层135a位于沿着第一半导体层110的第一侧壁 110a的位置处(或沿着第一半导体层IIO的第一侧壁110a形成)。第三柱状 绝缘层135b位于沿着第一半导体层110的第二侧壁110b的位置处(或沿着 第一半导体层110的第二侧壁110b形成)。第三柱状绝缘层135b和第一柱状 绝缘层135a交替地定位。第一柱状绝缘层135a与图6A中的第一柱状绝缘层 135相似。第三柱状绝缘层135b与图6A中的第二柱状绝缘层130相似。
第二半导体层150a、第一阻抗变化存储层155a和第一塞部分160a可位 于第一半导体层110的在第一柱状绝缘层135a之间的第一侧壁110a上。第 三半导体层150b、第二阻抗变化存储层155b和第二塞部分160b可位于第一 半导体层110的在第三柱状绝缘层135b之间的第二侧壁110b上。第一阻抗 变化存储层155a和第二阻抗变化存储层155b可交替地定位。第一塞部分160a
和第二塞部分160b可交替地定位。
第一塞部分160a可连接到线部分(例如，图7中的位线电极170的线部 分165)，第二塞部分160b还可以连接到其它线部分(未示出)。连接到第一 塞部分160a的线部分和连接到第二塞部分160b的线部分可定位成使得线部 分不相互接触。可减小线部分的临界尺寸和/或线部分可位于相互不同的层 中。
与图6A中的非易失性存储器装置相比，图8中的非易失性存储器装置 的集成密度可增大大约2倍。
在图8中的非易失性存储器装置中，空隙(例如，图6B和图6C中的空 隙145a)可填充有绝缘牺牲层(未示出)。第二半导体层150a和第三半导体 层150b可被限制到第一半导体层110的侧壁110a和110b。绝缘牺牲层可包 括氧化物层。
将参照图1A至图7来描述根据示例实施例的制造非易失性存储器装置 的方法。
图1A、图2A、图3A、图4A、图5A、图6A和图7是示出了根据示例 实施例的非易失性存储器装置和制造非易失性存储器装置的方法的平面图的 视图。图1B、图2B、图3B、图4B、图5B和图6B是分别示出了沿图1A、 图2A、图3A、图4A、图5A和图6A中的非易失性存储器装置的线B-B' 截取的剖视图的视图。图2C、图3C、图4C、图5 C和图6C分别是示出了 沿图2A、图3A、图4A、图5A和图6A的非易失性存储器装置的线C-C' 截取的剖视图的视图。
在图1A和图1B中，至少一个第一半导体层IIO和至少一个牺牲层115 可交替地形成在基底105上。第一半导体层110可通过牺牲层115相互分隔 开。第一半导体层110和牺牲层115可以以单层或以多层堆叠。层的数目并 不限制示例实施例的范围。
基底105可为单晶结构的体硅。第一半导体层IIO可包括硅外延层。牺 牲层115可包括硅-锗外延层。第一半导体层110和牺牲层115可交替地作为 外延生长在基底105上。第一半导体层110和牺牲层115可具有单晶结构。 然而，示例实施例不限于单晶结构。
在图2A、图2B和图2C中，可形成多个第一孔125,从而暴露第一半导 体层110的第一侧壁110a的部分。可形成沟槽120以暴露第一半导体层110的第二侧壁110b。第一孔125和沟槽120可同时形成或按任意的顺序形成。 第一孔125和沟槽120可位于多行中。第一半导体层IIO可部分地位于多行 中。在相邻行中的第一半导体层110的第一侧壁110a和第二侧壁110b之间 可共用第一孔125和沟槽120。
可利用传统的平板印刷(lithography)和蚀刻技术来形成第一孔125和 沟槽120。第一孔125可定位成(或形成为)沿第一半导体层110的第一侧 壁110a以期望的间隔相互分隔开。第二侧壁110b由沟槽120限定。第一侧 壁110a由第一孔125部分限定(或形成)。第一侧壁110a由线限定(或形成)， 以沿第一孔125被定位的方向连接第一孔125的角。
第一半导体层110可通过第一孔125和沟槽120被掺杂有第一传导类型 的杂质。第一半导体层110可通过经热处理而执行的离子植入而均勻地掺杂 有第一传导类型的杂质。在沉积过程中，第一半导体层110可掺杂有第一传 导类型的杂质。第一传导类型可包括n-型或p-型。
在图3A、图3B和图3C中，第一柱状绝缘层135可填充在(或形成在) 第一孔125的每个中。第二柱状绝缘层130可填充(或形成)在沟槽120中。 根据其它示例实施例，为了减少成本，同时形成第一柱状绝缘层135和第二 柱状绝缘层130。然而，可以以任意的顺序形成第一柱状绝缘层和第二柱状 绝缘层。第一柱状绝缘层135和第二柱状绝缘层130可包括氮化物层(未示 出)。
在氮化物层形成在第一孔125和沟槽120中(或填充第一孔125和沟槽 120)之后，将氮化物层平坦化，从而可同时形成第一柱状绝缘层135和第二 柱状绝缘层130。
在图4A、图4B和图4C中，可通过进一步选择性地蚀刻第一半导体层 110的位于第一柱状绝缘层135之间的部分，来形成第二孔140。第一半导体 层110的第一侧壁110a可被暴露。第一半导体层110可按行相互分隔开。第 二孔140可交替地位于第一柱状绝缘层135之间。第二孔140可由第一半导 体层110限定。
除了第二孔140之外，第一半导体层110的部分可被掩模层(未示出) 覆盖。可利用掩模层、第一柱状绝缘层135和第二柱状绝缘层130作为蚀刻 保护层来蚀刻暴露的第一半导体层110，从而形成第二孔140。
在图5A、图5B和图5C中，可选^H"生地去除牺牲层115。可通过各向同
性蚀刻来去除牺牲层115。如果蚀刻剂溶液流经第二孔140，则可向内蚀刻通
过第二孔140暴露的牺牲层115的侧壁。如果利用湿法蚀刻技术，则硅外延 层的第一半导体层110和硅-锗外延层的牺牲层115具有1:200或更大的蚀刻 选择性。
如果去除了牺牲层115，则在第一半导体层IIO之间形成隧道145。隧道 145的一侧可连接到第二孔140。第二柱状绝缘层130可形成在隧道145的另 一侧上(或覆盖隧道145的另 一侧)。
第二半导体层150可形成在至少第一半导体层IIO的第一侧壁110a的每 个上(或覆盖至少第一半导体层110的第一侧壁110a的每个)。可利用化学 气相沉积法来形成第二半导体层150。可通过第二孔145将反应气体提供到 第一半导体层no的第一侧壁110a。根据沉积条件，第二半导体层150可在 第一半导体层no的顶表面和底表面上延伸(或覆盖第一半导体层110的顶 表面和底表面)。第二半导体层150可形成在第一半导体层110的上层(或最 高层)的顶表面上。
第二半导体层150可形成为第二传导类型的硅外延层，其中，第二传导 类型与第一传导类型相反。第一半导体层IIO和第二半导体层150可形成二 极管结结构(例如，p-n结或n-p结)。
在图6A、图6B和图6C中，第一阻抗变化存储层155可形成在第二半 导体层150的侧壁上。第一阻抗变化存储层155可通过经第二孔140提供反 应气体而形成。第一阻抗变化存储层155可与堆叠的第一半导体层110交叉 地延伸。第一阻抗变化存储层155可从基底105向上突出。第一阻抗变化存 储层155可接触第二半导体层150。第一阻抗变化存储层155可在空隙145a 内部延伸。
在形成第一阻抗变化存储层155之前，可在被第二孔暴露的基底105上 形成缓沖绝缘层162。
连接到第一阻抗变化存储层155的塞部分160可形成在緩沖绝缘层162 上。在导电层(未示出)形成在由第一阻抗变化存储层155限定的第二孔140 中(或填充由第一阻抗变化存储层155限定的第二孔140)之后，可将导电 层平坦化，从而形成塞部分160。导电层可包括多晶硅、金属或金属硅化物。 塞部分160可接触相邻行中的沿(或平行于)第一半导体层110的第一侧壁 110a形成的第一阻抗变化存储层155 (或者在相邻行中的沿(或平行于)第
一半导体层110的第一侧壁110a形成的第一阻抗变化存储层155之间共用塞 部分160)。
在图7中，线部分165可形成为连接到塞部分160。线部分165可形成 为与第一半导体层110的顶部交叉。塞部分160和线部分165形成位线电极 170的部分。层间绝缘层(未示出)可置于线部分165和第一半导体层110 的顶部之间。
根据以上描述的示例实施例，以更经济的方法形成多层的单位单元结构。 可将根据示例实施例的制造非易失性存储器装置的方法应用于制造图8中的 非易失性存储器装置的方法。图2A、图2B和图2C中的沟槽120可用多个 第三孔(未示出)来代替。可以这样的方式来定位第三孔，即，第三孔对应 于形成第三柱状绝缘层135b的区域。第三孔可与第一孔125交替地定位。随 后可执行与图3A至图6C类似的工艺。可参照图7形成位线电极。位线电极 的线部分可密集地布置以连接塞部分160a和160b,或者布置成多层。
在根据示例实施例的制造非易失性存储器装置的方法中，牺牲层115可 用绝缘层(例如，氧化物层)来替换。在图1A和图1B中，可参照形成绝缘 体上硅(SOI)结构的方法来执行牺牲层115和第一半导体层110的堆叠结构 的形成。在图5A、图5B和图5C中，可以省略对牺牲层115的选择性蚀刻。 在不需要限定隧道(例如，图5B中的隧道145)和空隙(例如，图6B中的 空隙145a)的情况下，可以保留牺牲层115。可将第二半导体层150限制到 第一半导体层110的侧壁。
通过以多层结构来布置(或形成)第一半导体层，根据示例实施例的非 易失性存储器装置具有较高的集成密度。这样，可将这种非易失性存储器装 置用于处理较高容量的数据。
如果使用根据示例实施例的非易失性存储器装置，则可实现对一个或多 个单位单元的随机访问。
通过以多层结构同时形成单位单元的根据示例实施例的制造非易失性存 储器装置的方法可以减少与制造非易失性存储器装置相关的成本。
上述内容是对示例实施例的说明，并不应该-陂理解为限制示例实施例。 尽管已经描述了几个示例实施例，但是本领域的技术人员应该容易理解，在 本质上不脱离本发明的新颖性教导和优点的'，况下，可以对示例实施例进行 多种修改。因此，所有这种修改意图被包括在权利要求限定的本发明的范围
内。在权利要求书中，功能性条款意图覆盖在此描述为执行所述功能的结构， 不仅覆盖结构等价物还覆盖等价物结构。因此，将要理解的是，以上所述是 对本发明的说明，不应该被理解为限于公开的具体实施例，对公开的实施例 所作的修改以及其它实施例意图被包括在权利要求书的范围内。本发明由权 利要求书以及包括在权利要求书中的权利要求的等价物来限定。
权利要求
1、一种非易失性存储器装置，包括至少一个第一传导类型的第一半导体层，形成在基底的部分上；多个第一阻抗变化存储层，在所述至少一个第一半导体层的每个的第一侧壁上；多个第二传导类型的第二半导体层，置于所述至少一个第一半导体层的每个的第一侧壁和多个第一阻抗变化存储层之间，其中，第二传导类型与第一传导类型相反；多个位线电极，连接到所述多个第一阻抗变化存储层的每个。
2、 根据权利要求1所述的非易失性存储器装置，其中，所述至少一个第 一半导体层和所述多个第二半导体层包括单晶结构的外延层。
3、 根据权利要求2所述的非易失性存储器装置，其中，基底包括体硅； 外延层包括硅外延层。
4、 根据权利要求1所述的非易失性存储器装置，还包括 第一柱状绝缘层，形成在基底上，其中，第一柱状绝缘层置于所述多个第一阻抗变化存储层之间。
5、 根据权利要求4所述的非易失性存储器装置，还包括 第二柱状绝缘层，形成在基底上，其中，第二柱状绝缘层接触所述至少一个第 一半导体层的第二侧壁。
6、 根据权利要求1所述的非易失性存储器装置，其中，所述多个第二半 导体层形成在所述至少一个第一半导体层的顶表面和底表面上。
7、 根据权利要求1所述的非易失性存储器装置，还包括 多个第二阻抗变化存储层，在所述至少一个第一半导体层的第二侧壁上； 多个第三半导体层，置于所述至少一个第一半导体层的第二侧壁和所述多个第二阻抗变化存储层之间，其中，所述多个第三半导体层为第二传导类 型，其中，所述多个第 一阻抗变化存储层和所述多个第二阻抗变化存储层交 替地定位。
8、 根据权利要求7所述的非易失性存储器装置，还包括 第三柱状绝缘层，形成在基底上，其中，第三柱状绝缘层置于所述多个 第二阻抗变化存储层之间。
9、 根据权利要求1所述的非易失性存储器装置，其中，所述至少一个第 一半导体层包括相互分隔开的至少两个第一半导体层。
10、 根据权利要求9所述的非易失性存储器装置，其中，空隙存在于所 述至少两个第 一半导体层之间。
11、 根据权利要求9所述的非易失性存储器装置，还包括置于所述至少 两个第 一半导体层之间的绝缘牺牲层。
12、 根据权利要求9所述的非易失性存储器装置，其中，所述多个第一 阻抗变化存储层的每个与所述至少两个第一半导体层的第一侧壁交叉地延 伸。
13、 根据权利要求12所述的非易失性存储器装置，其中，所述多个位线 电极的每个包括塞部分，与所述至少两个第一半导体层的第一侧壁交叉地延伸，其中， 塞部分连接到所述多个第一阻抗变化存储层的每个；线部分，连接到塞部分，其中，线部分与所述至少两个第一半导体层的 顶表面交叉地延伸。
14、 根据权利要求1所述的非易失性存储器装置，其中，所述多个第一 阻抗变化存储层包括从由NiO、 Nb205、掺杂Cr的SrTi03、 ZrOx、 GeSbxTey、 Ti02和HfO组成的组中选择的至少一种。
15、 一种制造非易失性存储器装置的方法，包括 在基底的部分上形成至少一个第一传导类型的第一半导体层； 形成多个第二传导类型的第二半导体层，所述多个第二半导体层接触所述至少一个第一半导体层的每个的第一侧壁，其中，第二传导类型与第一传 导类型相反；在所述多个第二半导体层的侧壁上形成多个第一阻抗变化存储层； 形成多个连接到多个第 一 阻抗变化存储层的每个的位线电极。
16、 根据权利要求15所述的方法，其中，所述至少一个第一半导体层为 单晶结构的外延层。
17、 根据权利要求16所述的方法，其中，基底为体硅基底，外延层为硅 外延层。
18、 根据权利要求15所述的方法，其中，形成所述至少一个第一半导体层的步骤包括形成至少两个第 一半导体层。
19、 根据权利要求18所述的方法，其中，形成所述至少两个第一半导体层的步骤包括将所述至少两个第一半导体层和多个牺牲层交替地堆叠在基底上； 沿所述至少两个第一半导体层的第一侧壁形成多个彼此分隔开的第一柱 状绝缘层。
20、 根据权利要求19所述的方法，其中，形成所述多个第一柱状绝缘层 的步骤包括形成多个第一孔，所述多个第一孔暴露所述至少两个第一半导体层的第 一侧壁的部分；用所述多个第 一柱状绝缘层填充所述多个第 一孔；选择性地去除所述至少两个第一半导体层的在所述多个第一柱状绝缘层 之间的部分。
21、 根据权利要求19所述的方法，其中，所述多个第二半导体层形成在 所述至少两个第 一半导体层的第 一侧壁的在所述多个第 一柱状绝缘层之间的 剩余部分上。
22、 根据权利要求19所述的方法，其中，牺牲层包括氧化物层。
23、 根据权利要求19所述的方法，还包括在形成所述多个第一柱状绝缘 层之后，去除牺牲层。
24、 根据权利要求23所述的方法，其中，去除牺牲层的步骤包括利用渗 透在第 一柱状绝缘层之间的蚀刻剂溶液。
25、 根据权利要求23所述的方法，其中，第一半导体层包括硅外延层， 牺牲层包括硅-锗外延层。
26、 根据权利要求19所述的方法，还包括形成暴露所述至少两个第一半 导体层的第二侧壁的沟槽；形成填充沟槽的第二柱状绝缘层。
27、 根据权利要求19所述的方法，还包括沿所述至少两个第一半导体层的第二侧壁形成相互分隔开的多个第三柱 状绝缘层，其中，所述多个第三柱状绝缘层与所述多个第一柱状绝缘层交替 地形成；在所述至少两个第一半导体层的在所述多个第三柱状绝缘层之间的第二 侧壁上形成多个第二阻抗变化存储层。
全文摘要
本发明提供了一种非易失性存储器装置及其制造方法。在该非易失性存储器装置中，至少一个第一传导类型的第一半导体层可相互分隔开地形成在基底的部分上。多个第一阻抗变化存储层可接触至少一个第一半导体层的每个的第一侧壁。多个第二传导类型的第二半导体层可置于至少一个第一半导体层的每个的第一侧壁和多个第一阻抗变化存储层之间，第二传导类型与第一传导类型相反。多个位线电极可连接到多个第一阻抗变化存储层的每个。
文档编号H01L27/24GK101192621SQ200710187399
公开日2008年6月4日 申请日期2007年11月27日 优先权日2006年11月28日
发明者具俊谟, 朴允童, 金元柱, 金锡必 申请人:三星电子株式会社