专利名称：制造具有电荷俘获层的非易失性存储器元件的方法
技术领域：
本发明涉及一种制造非易失性存储器元件的方法，以及更特别地，涉及 一种制造具有电荷俘获层的非易失性存储器元件的方法。
背景技术：
可以将用以存储数据的半导体存储器无件分类成易失性及非易失性半 导体存储器元件。当停止电源供应时，易失性存储器元件丧失存储数据，然 而非易失性存储器元件保持存储的数据。因此，当不能持续供应电源或者如 在可携式电话系统、用以存储音乐和/或图像数据的记忆卡及其它设备中需要 使用低功率时，广泛地使用非易失性存储器元件。在该非易失性存储器元件中所使用的单元晶体管通常具有浮置栅极结 构。该浮置栅极结构包括栅极绝缘层、浮置栅电极、栅极之间的绝缘层及控 制栅电极，它们顺序堆叠在该单元晶体管的沟道区域上。然而，根据集成密 度的增加，在该浮置栅极结构中产生严重干扰现象。因此，该浮置栅极结构 造成对元件的集成密度的增加的限制。因此，最近，逐渐增加对具有电荷俘 获层的非易失性存储器元件的关注，其中随着集成度增加，比较少产生干扰 现象。该具有电荷俘获层的非易失性存储器元件通常具有一种结构，其中顺序 堆叠具有沟道区域的基板、隧穿层、电荷俘获层、阻挡层及控制栅电极。如 以上所述，该具有一电荷俘获层的非易失性存储器元件相较于该浮置栅极结 构可实现高集成密度，然而它具有相对低的抹除操作速度的缺点。应该增加 在该抹除操作中被施加至该控制栅电极的电压的大小，以克服该缺点。然而， 当在该抹除操作中将一高电压施加至该控制栅电极时，可能会有像逆向隧穿现象(backward tunneling phenomenon)的问题，其中在该控制栅电极中的电子 通过该阻挡层及进入该电荷俘获层。因此，最近已提出一种所谓金属-氧化 铝-氮化物-氧化物-硅(MANOS)结构，以抑制该逆向隧穿现象的产生，其中使 用像氧化铝(八1203)层的高k绝缘层被用作阻挡层且具有充分大功函数的金属栅极被用作控制栅电极。为了形成MANOS元件，首先，在基板上顺序堆叠隧穿层、电荷俘获层、 阻挡层及控制栅电极层。该隧穿层可以由氧化物层形成。该电荷俘获层可以 由氮化物层形成。该阻挡层可以由氧化铝层形成。该控制栅电极层可以由金 属层形成。然后，进行使用硬掩模层图案的蚀刻工艺，以蚀刻该控制栅电极 层的暴露部分及亦蚀刻该暴露阻挡层。在此情况中，通常，进行过度蚀刻， 以充分蚀刻该阻挡层。因此，亦通过该过度蚀刻来将该电荷俘获层蚀刻一特 定厚度。然后，在蚀刻该暴露电荷俘获层及隧穿层后，移除该硬掩模层图案。然而，当在该阻挡层上进行该过度蚀刻时，可能在该阻挡层及该电荷俘 获层的暴露侧壁以及该电荷俘获层的暴露表面上产生由离子撞击所造成的蚀刻损害。再者，含像铝(A1)或氮(N)的蚀刻副产物的导电聚合物可能附着至该阻挡层的暴露侧壁。在此情况中，可能在具有该蚀刻损害的部分上形成不 期望的俘获位置。当在这些俘获位置中俘获电子或空穴时，可以容易产生漏 电流。再者，附着于该阻挡层的暴露侧壁的导电聚合物可能形成电荷移动路 径，以及在该电荷俘获层中的电荷可能经由该电荷移动路径移动至该控制栅 电极。因此，可能降低该元件的阈值电压分布特性和/或保存特性。发明内容本发明的一方面提供一种制造具有电荷俘获层的非易失性存储器元件 的方法，该电荷俘获层能防止因在制造工艺中的蚀刻所产生的蚀刻损害造成 元件特性的降低及能通过隔离由导电聚合物所不正常形成的电荷移动路径 以抑制漏电流的产生。依据本发明的一方面，提供一种制造具有电荷俘获层的非易失性存储器元件的方法，该方法包括顺序形成隧穿层、电荷俘获层、阻挡层及控制柵 电极层于基板上；使用掩模层图案作为蚀刻掩模来进行第一蚀刻工艺，以移 除该掩模层图案所暴露的控制^f册电极层及亦将该阻挡层移除了一特定厚度； 形成绝缘层于该第 一蚀刻工艺所暴露的控制栅电极层及阻挡层的侧壁上；以 及使用该掩模层图案及该绝缘层作为蚀刻掩模来进行第二蚀刻工艺，以移除 该阻挡层的暴露部分。依据本发明的另一方面，提供一种制造具有电荷俘获层的非易失性存储 器元件的方法，该方法包括顺序形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上；使用掩模层图案作为蚀刻掩模来进行第一蚀刻工艺，以移除该掩模层图案所暴露的控制栅电极层及亦将该阻挡层移除一特定厚度； 形成绝缘层于该第一蚀刻工艺所暴露的控制栅电极层及阻挡层的侧壁上；使 用该掩模层图案及该绝缘层作为蚀刻掩模来进行第二蚀刻工艺，以移除该阻 挡层的暴露部分，其中以过度蚀刻进行该第二蚀刻工艺，以将该电荷俘获层 移除一特定厚度；以及进行修复蚀刻损害的工艺，以在该第二蚀刻工艺所暴 露的阻挡层的侧壁及电荷俘获层的暴露部分上形成蚀刻损害修复层。依据本发明的又一方面，提供一种制造具有电荷俘获层的非易失性存储 器元件的方法，该方法包括顺序形成隧穿层、电荷俘获层、阻挡层及控制 栅电极层于基板上；使用掩模层图案作为蚀刻掩模来进行第一蚀刻工艺，以 移除该控制栅电极层及该阻挡层的暴露部分及亦将该电荷俘获层移除一特 定厚度；以及形成绝缘层于该第一蚀刻工艺所暴露的控制栅电极层、阻挡层 及电荷俘获层的侧壁上。依据本发明的又一方面，提供一种制造具有电荷俘获层的非易失性存储 器元件的方法，该方法包括顺序形成隧穿层、电荷俘获层、阻挡层及控制 栅电极层于基板上；使用掩模层图案作为蚀刻掩模来进行第一蚀刻工艺，以 移除该控制栅电极层、该阻挡层及该电荷俘获层的暴露部分及亦将该隧穿层 移除一特定厚度；以及形成绝缘层于该第一蚀刻工艺所暴露的控制栅电极 层、阻挡层、电荷俘获层及隧穿层的侧壁上。为了阻挡在蚀刻中所产生的导电聚合物形成的电荷泄漏路径，依据本发 明的方法可包括在进行该蚀刻前，形成阻挡层于该电荷俘获层的上侧壁及该 控制栅电极的侧壁上。再者，依据本发明的方法可包括在进行该蚀刻后，进 行修复蚀刻损害的工艺，以便通过修复该蚀刻损害来抑制不受期望俘获位置 的形成。
图1至6显示用以说明依据本发明的一实施例的制造非易失性存储器元 件的方法的剖面图。图7至10显示用以说明依据本发明的另一实施例的制造非易失性存储 器元件的方法的剖面图。图11及12显示用以说明依据本发明的又一实施例的制造非易失性存储器元件的方法的剖面图。图13及14显示用以说明依据本发明的又一实施例的制造非易失性存储 器元件的方法的剖面图。图15显示用以比较通过依据本发明的实施例的制造非易失性存储器元件的方法所形成的结构与通过传统方法所形成的结构中的保存特性的曲线 图。图16显示用以比较通过依据本发明的一实施例的制造非易失性存储器 元件的方法所形成的结构与通过传统方法所形成的结构中的漏电流特性的 曲线图。具体进行方式图1至6显示用以说明依据本发明的一实施例的制造非易失性存储器元 件的方法的剖面图。参考图1,在基板100上形成隧穿层110。虽然该基板 100通常是硅基板，但是该基板100根据情况可以是另一类型的基板(例如， 绝缘层上硅(SOI)基板)。该隧穿层110可以由具有约20A-60A范围的厚度的 氧化物层形成。然后，在该隧穿层110上形成电荷俘获层120。该电荷俘获 层120可以由具有约20A-100A范围的厚度的氮化硅层形成。在另一实施例 中，该电荷俘获层120可以包括化学计量比氮化硅层及富硅氮化硅层的至少 之一。当该电荷俘获层120包括富硅氮化硅层时，硅(Si)对氮(N)的比率优选 设定在约0.85:1至10:1的范围。可以通过控制硅源气体对氮源气体的供应 比率以适当地控制硅(Si)对氮(N)的比率。然后，在该电荷俘获层120上形成阻挡层130。该阻挡层130可以由具 有优选大于或等于8的介电常数的高k绝缘层形成。该高k绝缘层可以包括 具有约50A-300A范围的厚度的氧化铝(八1203)层。在另一实施例中，该高k 绝缘层可以包括氧化铪(Hf02)层、氧化铪铝(HfA10)层或氧化锆(Zr()2)层。在 又一实施例中，该阻挡层可以通过化学气相沉积(CVD)法由氧化物层形成。 在该阻挡层130由高k绝缘层形成后，通过快速热处理致密化该阻挡层130。然后，在该阻挡层130上形成控制栅电极140。该控制栅电极140可以 由具有大于或等于约4.5eV的功函数的金属层形成，例如，氮化钛(TiN)层、 氮化钽(TaN)层、氮化铪(HfN)层或氮化鴒(WN)层。在一实施例中，可以在该 控制栅电极140上形成作为字线的金属层(未显示)。该金属层可以形成以具有一种堆叠结构从上至下顺序为鴒(W)层、硅化鴒(WSi)层及多晶硅层。在 形成该控制栅电极140后，在该控制栅电极140上形成掩模层图案150。该 掩模层图案150具有暴露该控制栅电极140的一部分的开口 152。该掩模层 图案150可以由氮化物层或氮氧化物层与氧化物层的双层形成。参考图2，通过使用该掩模层图案150作为蚀刻掩模的第一蚀刻工艺移 除该控制栅电极140的暴露部分。优选使用干式蚀刻法(例如，反应离子蚀 刻(RIE)法)进行该第一蚀刻工艺。在此情况中，在该第一蚀刻工艺中所使用 的蚀刻气体可以根据形成该控制栅电极140的材料的类型而变。例如，当该 控制栅电极140由氮化钛(TiN)层形成时，使用三氯化硼(BCl3)气体、氯(Cb)气体或BCl3气体与Cl2气体的混合物作为蚀刻气体。进行该第一蚀刻工艺，以在移除该控制栅电极140的暴露部分后将该暴露阻挡层移除一特定厚度。 该阻挡层130被移除了 一厚度D2，该厚度D2优选是在该阻挡层130的总厚 度Dl的约20%至50%的范围。例如，当该阻挡层130具有50A的总厚度 Dl时，该阻挡层130的移除厚度D2优选是在约10A至25A的范围。当该 阻挡层130具有300A的总厚度Dl时，该阻挡层130的移除厚度D2优选是 在约60 A至150 A的范围。在任何情况中，该阻挡层130优选被移除至少 10 A的厚度。通过上述蚀刻工艺完全暴露该控制栅电极140的侧壁及暴露该 阻挡层130的通常对应于该特定厚度的上侧壁。参考图3,在图2所示所得结构的整个表面上形成绝缘层160。该绝缘 层160形成于该阻挡层130、该控制栅电极140及该掩模层图案150,的整个 暴露表面上。例如，该绝缘层160由具有约20A至100A范围的厚度的氮化 物层形成，以阻挡电荷在该电荷俘获层120与该控制栅电极140间移动的通 路。作为其它范例，该绝缘层160可以包括由低压化学气相沉积(LPCVD)法 所形成的氧化物层、由原子层沉积(AL D)法或等离子体增强化学气相沉积 (PECVD)法所形成的氧化物层或氮氧化物层。作为又一范例，该绝缘层160 可以由氧化铅(Ab03)层或高k介电层形成。参考图4，在该绝缘层160上进行各向异性蚀刻。可以使用回蚀刻法进 行该各向异性蚀刻。根据情况可以使用干式蚀刻法进行该各向异性蚀刻。在 任何方法中，进行该各向异性蚀刻，以移除与该掩模层图案150的上部分及 该阻挡层130的上部分接触的绝缘层160。通过该各向异性蚀刻，暴露该掩 模层图案150的上表面及该阻挡层130的部分上表面，由此形成阻挡层162,该阻挡层162由在该阻挡层130的部分上侧壁、该控制栅电极140的侧壁及 该掩模层图案150的侧壁上所保留的绝缘层形成。参考图5，在该暴露阻挡层130上进行第二蚀刻工艺，以移除该阻挡层 130的暴露部分。优选亦使用干式蚀刻法(例如，反应离子蚀刻(RIE)法)进行 该第二蚀刻工艺。在此情况中，在该第二蚀刻工艺中所使用的反应气体可以 根据形成该阻挡层130的材料的类型而变。例如，当该阻挡层130由氧化铝 (八1203)层形成时，可以使用BCl3气体及CH4气体作为蚀刻气体。优选进行 该第二蚀刻工艺，以便也将通过移除该阻挡层130的暴露部分所暴露的电荷 俘获层120移除一特定厚度。根据情况，可以完全移除该电荷俘获层120的 暴露部分，以暴露在该移除部分下方的该隧穿层110的上表面。在该第二蚀 刻工艺期间，可能在该阻挡层130的侧壁上形成导电聚合物170。然而，通 过该阻挡层162在该电荷俘获层120与该控制栅电极140间形成电阻障。因 此，虽然该导电聚合物170在该阻挡层130的侧壁上形成电荷移动路径，但 是该阻挡层162防止电荷从该电荷俘获层120移动至该控制栅电极140。该 第二蚀刻工艺所蚀刻的该电荷俘获层120的厚度D4为该电荷俘获层120的 总厚度D3的至少50。/。。例如，当该电荷俘获层120具有20A的总厚度时， 该电荷俘获层120的移除厚度D4优选为至少10 A。当该电荷俘获层120具 有100A的总厚度时，该电荷俘获层120的移除厚度D4优选为至少50 A。参考图6,在该阻挡层130及该电荷俘获层120的暴露侧壁及该电荷俘 获层120的暴露上表面上进行修复蚀刻损害的工艺。如图6所示，可以以 NH3处理来进行该修复蚀刻损害的工艺。在一实施例中，可以通过快速热处 理(RTP)来进行该NH3处理。在此情况中，优选在该快速热处理的工艺室中 以约700。C至1000。C范围的温度形成NH3环境。在另一实施例中，可以通过 在炉中的热处理来进行该NH3处理。在此情况中，优选^f吏该炉维持在约700 。C至IOO(TC的范围。在又一实施例中，可通过等离子体方法进行该NH3处理。在此情况中，优选将N2气体供应至等离子体室及激发成等离子体状态。然后，将处于等离子体状态的氮引入基板。在进行该NH3处理后，可以进行 该快速热处理及炉中热处理，以移除氢。根据情况，可以在取代该NH3环境 的NJ不境、02环境或选择性氧化环境中进行该修复蚀刻损害的工艺。通过 该修复蚀刻损害的工艺将氮注入该阻挡层130及该电荷俘获层120的暴露侧 壁及该电荷俘获层120的暴露表面，由此形成蚀刻损害修复层170,其中移除通过该蚀刻损害所不期望形成的俘获位置。当该阻挡层130由氧化铝形成时，在该阻挡层130的侧表面上所形成的蚀刻损害修复层170为AION层。图7至10显示用以说明依据本发明的另一实施例的制造非易失性存储 器元件的方法的剖面图。在图7至10及图1至6中的相同元件符号表示相 同组件。首先，如参考图1所述，在基板IOO上形成隧穿层110、电荷俘获层120、 阻挡层130、控制栅电极140及掩模层图案150。然后，使用该掩模层图案 150作为蚀刻掩模以进行蚀刻工艺。进行该蚀刻工艺，直到将该电荷俘获层 120移除一特定厚度，如图7所示。接着，如图8所示，在图7所示所得的 结构的整个表面上形成用以形成阻挡层的绝缘层180。该绝缘层180形成于 该电荷俘获层120、该阻挡层130、该控制栅电极140及该掩模图案150的 整个暴露表面上。例如，优选该绝缘层180由具有约20A至IOOA范围的厚 度的氮化物层形成，以阻挡电荷在该电荷俘获层120与该控制栅电极140间 移动的通路。作为另一范例，该绝缘层180可以包括由低压化学气相沉积 (LPCVD)法所形成的氧化物层、由等离子体增强化学气相沉积(PECVD)法形 成的氧化物层或氮氧化物层。作为又一范例，该绝缘层180可以由氧化铝 (八1203)层或高k介电层形成。然后，如图9所示，在该绝缘层180上进行该各向异性蚀刻。进行该各 向异性蚀刻，以移除与该掩模层图案150的上部分及该电荷俘获层120的上 部分接触的绝缘层180。通过该各向异性蚀刻，暴露该掩模层图案150的上 表面及该电荷俘获层120的部分上表面，由此形成阻挡层182，该阻挡层182 由在该电荷俘获层120的部分上侧壁、该阻挡层130的侧壁、该控制栅电极 140的侧壁及该掩模层图案150的侧壁上所保留的绝缘层形成。接着，如图 IO所示，在该电荷俘获层120的暴露表面上进行修复蚀刻损害的工艺。因为 如参考图6所述进行该修复蚀刻损害的工艺，所以在此实施例中省略其叙述。 通过该修复蚀刻损害的工艺将氮注入该电荷俘获层120的暴露表面，由此形 成蚀刻损害修复层172，其中移除该蚀刻损害所不期望形成的俘获位置。图11及12显示用以说明依据本发明的又一实施例的制造非易失性存储 器元件的方法的剖面图。在图1及12及图1至6中的相同参考符号表示相 同组件。首先，参考图11,依据本实施例的制造非易失性存储器元件的方法 于上述实施例的不同之处在于进行使用掩模层图案150作为蚀刻掩模的蚀刻工艺，以将隧穿层110移除该隧穿层的总厚度的至少50%。然后，在图11所示所得的结构的整个表面(未显示)上形成绝缘层。接着，在该绝缘层上进行各向异性蚀刻，由此如图12所示在该隧穿层110的部分上侧壁、该电荷 俘获层10的侧壁、该阻挡层130的侧壁、该控制栅电极140的侧壁及该掩 模层图案150的侧壁上形成阻挡层192。图13及14显示用以说明依据本发明的又一实施例的制造非易失性存储 器元件的方法的剖面图。在图13及14及图1至6中的相同参考符号表示相 同组件。首先，如参考图2所述，使用掩模层图案150作为蚀刻掩模在控制 栅电极140上进行过度蚀刻，以移除该控制栅电极140的暴露部分及亦将该 阻挡层130的上部分移除一特定厚度。在此情况中，如图13所示，进行该 蚀刻，以便该阻挡层130及该控制栅电极140的暴露侧壁的倾角，亦即，该 阻挡层130及该控制栅电极140的暴露侧壁与基板100的表面间的角度e， 小于90°。亦即，该阻挡层130及该控制栅电极140的暴露侧壁具有负倾角。 因此，如图14所示，当进行用以形成阻挡层162'的各向异性蚀刻时，抑制 该阻挡层的损失，由此形成具有一充分厚度的阻挡层162'。图15显示用以比较在依据本发明的制造非易失性存储器元件的方法所 形成的结构与传统方法所形成的结构中的保存特性的曲线图。参考图15,当 像在本发明中形成该阻挡层162及进行该NH3处理以作为修复蚀刻损害的工 艺时，阈值电压漂移(见该图示中的"B")小于在传统情况中的阈值电压漂移 (见该图示中的"A")。因此，可看到电荷泄漏小且改善这些保持特性。图16显示用以比较在依据本发明的制it非易失性存储器元件的方法所 形成的结构与传统方法所形成的结构中的漏电流特性的曲线图。参考图16, 当像在本发明中形成该阻挡层162及进行该NH3处理以作为修复蚀刻损害的 工艺时，通过施加栅极电压所产生的漏电流量(见该图示中的"D")小于在传统 情况中的漏电流量(见该图示中的"C")。因此，可看到改善了漏电流特性。依据本发明，在该控制栅电极的蚀刻中亦暴露该阻挡层的部分侧壁后， 在该阻挡层的侧壁上形成一阻挡层。因此，虽然在该阻挡层的随后蚀刻中导 电聚合物附着于该电荷俘获层的侧壁，但是该阻挡层电性隔离该导电聚合物 与该控制栅电极。因此，本发明具有抑制从该电荷俘获层至该控制栅电极的 电荷泄漏的效果。再者，接着进行该修复蚀刻损害的工艺，以通过修复在蚀 刻中在该电荷俘获层的暴露部分上的蚀刻损害以抑制不受期望俘获位置的的效果。虽然为了说明的目的披露本发明的优选实施例，但是本领域的技术人员 将理解到在不脱离所附权利要求所披露的本发明的范围及精神内可允许各 种修改、附加及替代。要求于2007年6月29日提交的韩国专利申请No. 10-2007-0065846的优 先权，其全部内容通过引用的方式引入于此。
权利要求
1.一种制造具有电荷俘获层的非易失性存储器元件的方法，包括形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上方；使用掩模层图案作为蚀刻掩模来进行第一蚀刻工艺，以移除该掩模层图案所暴露的控制栅电极层及亦将该阻挡层移除一特定厚度；形成绝缘层于该第一蚀刻工艺所暴露的控制栅电极层的侧壁及阻挡层的侧壁上；以及使用该掩模层图案及该绝缘层作为蚀刻掩模来进行第二蚀刻工艺，以移除该阻挡层的暴露部分。
2. 如权利要求1的方法，其中该电荷俘获层包括氮化物层、化学计量比 氮化物层及富硅氮化物层中的至少之一。
3. 如权利要求2的方法，其中该电荷俘获层包括富硅氮化物层，在该硅 富硅氮化物层中硅对氮的比率在0.85:1至10:1的范围。
4. 如权利要求1的方法，其中该阻挡层包括氧化物层、氧化铝层、氧化 铪层、氧化铪铝层或氧化锆层。
5. 如权利要求1的方法，其中该第一蚀刻工艺所移除的该阻挡层的特定 厚度是在该阻挡层的总厚度的20%至50%的范围。
6. 如权利要求1的方法，包括进行该第一蚀刻工艺，以便该控制栅电极 层及该阻挡层的暴露侧壁与该基板的表面之间的倾角小于90°。
7. 如权利要求1的方法，包括通过下列方法形成该绝缘层，该方法包括 形成绝缘层于通过该第一蚀刻工艺所形成的所得结构的整个表面上方；以及在该绝缘层上方进行各向异性蚀刻，以便该绝缘层保留于该控制栅电极 层及该阻挡层的暴露侧壁上。
8. 如权利要求1的方法，其中该绝缘层包括氮化物层、由原子层沉积法 或低压化学气相沉积法所形成的氧化物层、由等离子体增强化学气相沉积法 所形成的氧化物层、氮氧化物层或高k介电层。
9. 如权利要求1的方法，包括形成该绝缘层以具有20A至100A的厚度。
10. 如权利要求1的方法，包括以过度蚀刻进行该第二蚀刻工艺，以移除 该电荷俘获层的总厚度的至少50%。
11. 如权利要求IO的方法，进一步包括在通过对该阻挡层的过度蚀刻所 暴露的该阻挡层的侧壁及该电荷俘获层的暴露部分的侧壁上进行修复蚀刻 损害的工艺。
12. 如权利要求11的方法，其中该修复蚀刻损害的工艺包括NH3处理、 N2处理、02处理或选^^生氧化处理。
13. 如权利要求12的方法，其中该修复蚀刻损害的工艺包括NH3处理， 以及进一步包括在进行该NH3处理后，进行快速热处理或炉中热处理，以移 除氢。
14. 一种制造具有电荷俘获层的非易失性存储器元件的方法，该方法包括形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上方；使用掩模层图案作为蚀刻掩模来进行第 一蚀刻工艺，以移除该掩模层图案所暴露的该控制栅电极层及亦将该阻挡层移除一特定厚度；形成绝缘层于该第一蚀刻工艺所暴露的该控制栅电极层的侧壁及该阻挡层的侧壁上；使用该掩模层图案及该绝缘层作为蚀刻掩模来进行第二蚀刻工艺，以移 除该阻挡层的暴露部分，其中以过度蚀刻进行该第二蚀刻工艺，以将该电荷 俘获层移除一特定厚度；以及进行修复蚀刻损害的工艺，以在通过该第二蚀刻工艺所暴露的该阻挡层 的侧壁及该电荷俘获层的暴露部分的侧壁上形成蚀刻损害修复层。
15. 如权利要求14的方法，其中该形成绝缘层的步骤包括形成绝缘层，以在通过该第一蚀刻工艺所形成的所得结构的整个表面上 方形成阻挡层；以及在该绝缘层上进行各向异性蚀刻，以便该绝缘层保留于该控制栅电极层 的暴露侧壁及该阻挡层的暴露侧壁上。
16. 如权利要求14的方法，其中该绝缘层包括氮化物层、由原子层沉积 法或低压化学气相沉积法所形成的氧化物层、由等离子体增强化学气相沉积 法所形成的氧化物层、氮氧化物层或高k介电层。
17. 如权利要求14的方法，包括形成该绝缘层以具有20A至100A的厚度。
18. 如权利要求14的方法，包括进行该第二蚀刻工艺，以移除该电荷俘获层的总厚度的至少50%。
19. 如权利要求14的方法，其中该修复蚀刻损害的工艺包括NH3处理、 N2处理、02处理或选择性氧化处理。
20. 如权利要求19的方法，其中该修复蚀刻损害的工艺包括NH3处理， 以及进一步包括在进行该NH3处理后，进行快速热处理或炉中热处理，以移除氢。
21 .—种制造具有电荷俘获层的非易失性存储器元件的方法，该方法包括形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上方；使用掩模层图案作为蚀刻掩模来进行第 一蚀刻工艺，以移除该控制栅电极层及该阻挡层的暴露部分及亦将该电荷俘获层移除一特定厚度；以及形成绝缘层于通过该第一蚀刻工艺所暴露的该控制栅电极层的侧壁、该阻挡层的侧壁及该电荷俘获层的侧壁上。
22. 如权利要求21的方法，进一步包括在该绝缘层所暴露的该电荷俘获 层的暴露部分上进行修复蚀刻损害的工艺。
23. 如权利要求22的方法，其中该修复蚀刻损害的工艺包括NH3处理、 N2处理、02处理或选择性氧化处理。
24. 如权利要求23的方法，其中该修复蚀刻损害的工艺包括NH3处理， 以及进一步包括在进行该,3处理后，进行快速热处理或炉中热处理，以移 除氢。
25. —种制造具有电荷俘获层的非易失性存储器元件的方法，该方法包括形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上方；使用掩模层图案作为蚀刻掩模来进行第 一蚀刻工艺，以移除该控制栅电极层、该阻挡层及该电荷俘获层的暴露部分及亦将该隧穿层移除一特定厚度；以及形成绝缘层于通过该第 一蚀刻工艺所暴露的该控制栅电极层的侧壁、该 阻挡层的侧壁、该电荷俘获层的侧壁及该隧穿层的侧壁上。
全文摘要
本发明公开了一种制造具有电荷俘获层的非易失性存储器元件的方法。该方法包括形成隧穿层、电荷俘获层、阻挡层及控制栅电极层于基板上方；形成掩模层图案于该控制栅电极层上；使用该掩模层图案作为蚀刻掩模来进行蚀刻工艺，以移除该控制栅电极层的暴露部分，其中以过度蚀刻进行该蚀刻工艺，以将该电荷俘获层移除一特定厚度；形成用以阻挡电荷移动的绝缘层于该控制栅电极层及该掩模层图案上；在该绝缘层上进行各向异性蚀刻，以形成绝缘层图案于该控制栅电极层的侧壁及该阻挡层的部分上侧壁上；以及在通过该各向异性蚀刻所暴露的阻挡层上进行蚀刻工艺，其中以过度蚀刻进行该蚀刻工艺，以将该电荷俘获层移除一特定厚度。
文档编号H01L21/336GK101335208SQ20081009137
公开日2008年12月31日 申请日期2008年5月8日 优先权日2007年6月29日
发明者周文植, 朴基善, 皮升浩, 赵兴在, 金容漯 申请人:海力士半导体有限公司